JP2003330552A - 定電圧定電流制御回路 - Google Patents

定電圧定電流制御回路

Info

Publication number
JP2003330552A
JP2003330552A JP2002142286A JP2002142286A JP2003330552A JP 2003330552 A JP2003330552 A JP 2003330552A JP 2002142286 A JP2002142286 A JP 2002142286A JP 2002142286 A JP2002142286 A JP 2002142286A JP 2003330552 A JP2003330552 A JP 2003330552A
Authority
JP
Japan
Prior art keywords
voltage
constant
current
transistor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002142286A
Other languages
English (en)
Other versions
JP4077242B2 (ja
Inventor
Haruhiko Yoshida
晴彦 吉田
Tetsuya Miyagawa
哲也 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2002142286A priority Critical patent/JP4077242B2/ja
Publication of JP2003330552A publication Critical patent/JP2003330552A/ja
Application granted granted Critical
Publication of JP4077242B2 publication Critical patent/JP4077242B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

(57)【要約】 【課題】 外付け部品が極力少なくて済み、しかも、ロ
ードレギュレーションの良好な定電圧定電流制御回路を
提供する。 【解決手段】 定電圧定電流制御回路を構成する電流検
出用アンプ52の入力段においては、第2及び第3のト
ランジスタ2,3による差動増幅回路が構成されてお
り、第2のトランジスタ2には、第5のトランジスタ5
を介して非反転入力端子の信号が印加されるようになっ
ている一方、第3のトランジスタ3のベース側は、第6
のトランジスタ6を介して反転入力端子とされると共
に、このベース側に設けられた電位差回路54によっ
て、非反転入力端子と反転入力端子との間に電位差が生
ずるようになっており、これが、電流検出用の基準電圧
として作用するものとなっている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、定電圧定電流回路
の出力電圧、出力電流の安定化を図る制御回路に係り、
特に、出力特性の改善と共に使い勝手の向上等を図った
ものに関する。
【0002】
【従来の技術】電子回路においては、その電源電圧の安
定化と共に、電源電流の安定化が必要とされる場合があ
り、このため、供給電圧の定電圧化と共に、供給電流の
定電流化を行う定電圧定電流回路が様々提案されてい
る。図4及び図5には、従来の定電圧定電流回路の構成
例が示されており、以下、同図を参照しつつこれらの従
来回路について説明することとする。最初に、図4に示
された定電圧定電流制御回路について説明すれば、この
回路は、入出力間に設けられたトランジスタQ1と、定
電圧定電流制御回路(図4においては「IC」と表記)
とを中心にして、いわゆるシリーズレギュレータが構成
されたものとなっている。定電圧定電流制御回路は、電
圧検出用アンプ61と電流検出用アンプ62とを有し、
これらの出力信号がNOR回路63を介して出力される
ようになっており、その出力信号は、トランジスタQ1
の動作制御用としてベースに印加されるようになってい
る。
【0003】また、この定電圧定電流制御回路は、その
内部において、電圧検出用アンプ61における比較動作
用に、電圧検出用基準電圧(図4においては「電圧検出
用Vref」と表記)が生成できるよう構成されており、定
電圧定電流制御回路の出力電圧がこの電圧検出用基準電
圧を中心に安定化制御されるようになっている。その一
方、この定電圧定電流制御回路は、その内部において、
電流検出用アンプ62の比較動作の際の基準となる電流
検出用基準電圧が発生できるようには構成されていない
ために、IC外部において、外付けの抵抗器R4,R5
によって電圧検出用基準電圧を抵抗分割して電流検出用
基準電圧(図4においては「電流検出用Vref」と表記)
を得、これを電流検出用アンプ62の反転入力端子へ印
加するようにしてある。
【0004】そして、かかる構成において、OUTPUT+端
子とOUTPUT-端子との間に得られる安定化出力電圧は、
下記する式によって表されるものとなる。
【0005】安定化出力電圧=電圧検出用基準電圧×
(R1+R2)/R2
【0006】ここで、R1及びR2は、図4に示された
ように、定電圧定電流制御回路の電圧検出用アンプ61
へ印加する安定化出力電圧に対応する電圧を得るべく、
安定化出力電圧を分割するためにOUTPUT+端子とOUTPUT-
端子との間に直列接続されて設けられた2つの抵抗器の
抵抗値であるとする。
【0007】また、最大出力電流は、次式によって表さ
れるものとなる。
【0008】最大出力電流={(R5/R4)×電圧検
出量基準電圧}/R3
【0009】ここで、R3は、電流検出用にINPUT-端子
とOUTPUT-端子との間に直列に設けられた抵抗器の抵抗
値であり、R4,R5は、上述した電圧検出用基準電圧
の分割のために設けられたそれぞれの抵抗器の抵抗値で
あるとする。
【0010】次に、図5に示された従来回路について、
同図を参照しつつ説明する。なお、図4に示された構成
要素と同一の構成要素については、同一の符号を付し
て、その詳細な説明を省略し、以下、異なる点を中心に
説明することとする。この従来回路においては、定電圧
定電流制御回路が、電流検出用基準電圧を得るための分
割用の抵抗器R4,R5を内蔵するものとなっており、
この定電圧定電流制御回路とトランジスタQ1を中心に
して、いわゆるシリーズレギュレータが構成されたもの
となっている。そして、この回路によって得られる安定
化出力電圧は、下記する式によって表されるものとな
る。
【0011】安定化出力電圧=電圧検出用基準電圧×
(R1+R2)/R2−出力電流×R3
【0012】また、最大出力電流は、次式によって表さ
れるものとなる。
【0013】最大出力電流=電流検出用基準電圧/R3
【0014】
【発明が解決しようとする課題】しかしながら、図4に
示された従来回路においては、定電圧定電流制御回路に
外付けの抵抗器が必要となるばかりか、定電圧定電流制
御回路においては、外部接続のための端子を設ける必要
があるため、回路全体が高価なものとなるという問題が
ある。また、図5に示された従来回路においては、定電
圧定電流制御回路に外付け抵抗器が不要である点でコス
ト的な改善はなされているが、定電圧定電流制御回路内
部の電圧検出用基準電圧を分割して定電圧定電流制御回
路のグランド電位との間に、電流検出用基準電圧を発生
させているために、回路のOUTPUT-端子と定電圧定電流
制御回路のグランド電位との間に、電流検出用の抵抗器
R3が挿入される回路構成を採らざるを得ず、回路構成
が限定されてしまうという問題がある。さらに、この回
路構成のため、先に示された安定化出力電圧を表す式か
ら理解できるように、出力電圧のロードレギュレーショ
ンが電流検出用の抵抗器における電圧降下分以下に下げ
られないために、出力電流が増加すると出力電圧は、図
3において点線の特性線で示されたように徐々に低下し
てゆく特性となってしまうという問題がある。
【0015】本発明は、上記実状に鑑みてなされたもの
で、外付け部品が極力少なくて済み、しかも、ロードレ
ギュレーションの良好な定電圧定電流制御回路を提供す
ることにある。本発明の他の目的は、電流検出用アンプ
の基準電圧を得るために、外部に外付けの抵抗器を必要
とすることがなく、しかも、外部との回路構成に制限を
必要としない定電圧定電流制御回路を提供することにあ
る。
【0016】
【課題を解決するための手段】上記本発明の目的を達成
するため、本発明に係る定電圧定電流制御回路は、定電
圧定電流回路の出力電圧及び出力電流の制御用に用いら
れ、前記出力電圧に対応する電圧と、前記出力電流に対
応する電圧とが、前記定電圧定電流回路から入力され、
電圧検出用の基準電圧源と、当該基準電圧源の電圧と前
記出力電圧に対応する電圧との比較を行う電圧検出用ア
ンプと、前記出力電流に対応する電圧と電流検出用の基
準電圧との比較を行う電流検出用アンプと、前記電圧検
出用アンプの出力と前記電流検出用アンプの出力とを入
力して、その論理反転した信号を出力するNOR回路と
を有してなる定電圧定電流制御回路であって、前記電流
検出用アンプは、演算増幅器を用いてなり、その入力段
において、非反転入力端子と反転入力端子との間に電位
差を生成する電位差回路が設けられてなるものである。
【0017】かかる構成においては、定電圧定電流制御
回路を構成する電流検出用アンプに、その入力端子間に
電位差が生ずるように電位差回路を設けるようにしたの
で、従来と異なり、ICの外部から基準電圧を得る必要
がなくなり、定電圧定電流制御回路を用いた定電圧定電
流回路の回路構成が簡素になると共に、低価格化が図ら
れることとなるものである。
【0018】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図1乃至図3を参照しつつ説明する。なお、以下に
説明する部材、配置等は本発明を限定するものではな
く、本発明の趣旨の範囲内で種々改変することができる
ものである。最初に、本発明の実施の形態における定電
圧定電流制御回路100を定電圧定電流回路に適用した
際の構成例について図1を参照しつつ説明する。この定
電圧定電流回路は、定電圧定電流制御回路100及び第
1のトランジスタ(図1においては「Q1」と表記)1
を中心にして、いわゆるシリーズレギュレータが構成さ
れたものとなっている点は、従来回路と同様であるが、
定電圧定電流制御回路100による電流検出のための基
準電圧の生成の仕方が後述するように従来と異なるもの
となっている。
【0019】以下、この定電圧定電流回路の具体的構成
について説明する。まず、この回路は、+入力端子(図
1においては「INPUT+」と表記)31と−入力端子(図
1においては「INPUT-」と表記)32との間に、外部か
ら安定化が必要とされる電圧が印加され、安定化された
電圧が+出力端子(図1においては「OUTPUT+」と表
記)33と−出力端子(図1においては「OUTPUT-」と
表記)34との間に得られるようになっているものであ
る。+入力端子31と+出力端子33との間には、np
n型の第1のトランジスタ1が、コレクタに+入力端子
31が、エミッタに+出力端子33が、それぞれ接続さ
れて設けられている。そして、この第1のトランジスタ
1のベースには、定電圧定電流制御回路100のIC出
力端子38が接続されている。
【0020】定電圧定電流制御回路100は、電圧検出
用アンプ51と、電流検出用アンプ52と、NOR回路
53とを主たる構成要素として構成されたものとなって
いる。電圧検出用アンプ51及び電流検出用アンプ52
ともに、基本的には、いわゆる演算増幅器が用いられた
ものとなっている。なお、本発明の実施の形態における
電流検出用アンプ52は、後述するようにその入力端子
間に所定の電圧差が生ずるよう構成されたものとなって
いる点、通常の演算増幅器と異なっているものである。
具体的な構成を述べれば、まず、電圧検出用アンプ51
は、その非反転入力端子が、この定電圧定電流制御回路
100に設けられた検出電圧入力端子37に接続されて
いる一方、反転入力端子は、定電圧定電流制御回路10
0内部に設けられた電圧検出用基準電圧源17の正極側
に接続されており、電圧検出用基準電圧(図1において
は「電圧検出用Vref」と表記)が印加されるようになっ
ている。なお、電圧検出用基準電圧源17の負極側子
は、定電圧定電流制御回路100のグランド端子(図1
においては「GND」と表記)40に接続されている。そ
して、このグランド端子40は、定電圧定電流制御回路
100の外部で、−出力端子34に接続されると共に、
定電圧定電流制御回路100の電流検出用非反転入力端
子35に接続されている。さらに、電圧検出用アンプ5
1の出力端子は、NOR回路53の一方の入力端子に接
続されたものとなっている。
【0021】一方、本発明の実施の形態における電流検
出用アンプ52は、非反転入力端子と反転入力端子との
間に、電流検出用基準電圧となる所定の電圧差が生ずる
ように構成されたものとなっているが、図1において
は、概念的な理解を容易とするために、電流検出用アン
プ52の外部に、電流検出用基準電圧源18が設けら
れ、その正極側が電流検出用アンプ52の反転入力端子
に、負極側が定電圧定電流制御回路100の電流検出用
反転入力端子36に、それぞれ接続されたものとして図
示されている。そして、電流検出用反転入力端子36
は、−入力端子32に接続されている。なお、電流検出
用アンプ52の非反転端子は、定電圧定電流制御回路1
00の電流検出用非反転入力端子35に接続されたもの
となっている。また、この定電圧定電流制御回路100
には、電源印加端子39が設けられており、この電源印
加端子39は+入力端子31に接続されて、外部から+
入力端子31に印加された電圧を電源電圧として用いる
ことができるようになっている。
【0022】そして、定電圧定電流制御回路100の外
部においては、+出力端子33と−出力端子34との間
に、第1の抵抗器(図1においては「R1」と表記)1
1と第2の抵抗器(図1においては「R2」と表記)1
2とが、第1の抵抗器11が+出力端子33側となるよ
うに直列接続されて設けられている。さらに、この第1
の抵抗器11と第2の抵抗器12の接続点は、先の検出
電圧入力端子37に接続されたものとなっている。ま
た、−入力端子32と−出力端子34との間には、出力
電流検出のための第3の抵抗器(図1においては「R
3」と表記)13が直列接続されて設けられている。
【0023】図2には、電流検出用アンプ52の非反転
入力端子と反転入力端子との間に所定の電位差、すなわ
ち、電流検出用基準電圧を発生させるための電流検出用
アンプ52内部における電位差回路54の具体的回路構
成例が示されており、以下、同図を参照しつつこの回路
構成例について説明することとする。なお、図2は、電
流検出用アンプ52の特に、入力段における電位差回路
54の回路構成を示すものである。まず、pnp型の第
2及び第3のトランジスタ(図2においては、それぞれ
「Q2」、「Q3」と表記)2,3によって、差動増幅
回路が構成されたものとなっている。すなわち、第2及
び第3のトランジスタ2,3のエミッタは、相互に接続
されると共に、第1の電流源21が接続されたものとな
っている一方、各々のコレクタには、npn型の第7及
び第8のトランジスタ(図2においては、それぞれ「Q
7」、「Q8」と表記)7,8によって構成されたカレ
ントミラー回路が接続されたものとなっている。なお、
第2及び第3のトランジスタ2,3のエミッタと接続さ
れた第1の電流源21の端部と反対側の端部は、図示さ
れない電源に接続されて電源電圧Vccが印加されるよう
になっている。
【0024】この第7及び第8のトランジスタ7,8に
よるカレントミラー回路は、まず、それぞれのベースが
相互に接続されると共に、第7のトランジスタ7のコレ
クタと接続されたものとなっている。また、第7のトラ
ンジスタ7のコレクタは、先の第2のトランジスタ2の
コレクタと、第8のトランジスタ8のコレクタは、先の
第3のトランジスタ3のコレクタと、それぞれ接続され
たものとなっている。そして、第7及び第8のトランジ
スタ7,8のエミッタは、グランドに接続されたものと
なっている。なお、図示は省略してあるが、第8のトラ
ンジスタ8のコレクタは、次段の回路部分に接続される
ものとなっている。
【0025】一方、第2のトランジスタ2のベースに
は、第2の電流源22が接続されると共に、pnp型の
第5のトランジスタ(図2においては「Q5」と表記)
5のエミッタが接続されており、この第5のトランジス
タ5は、そのベースが電流検出用アンプ52の非反転入
力端子(図2においては「IN+」と表記)となってい
る。また、第5のトランジスタ5のコレクタは、グラン
ドに接続されたものとなっている。なお、第2のトラン
ジスタ2のベースに接続された第2の電流源22の端部
と反対側の端部は、図示されない電源に接続されて電源
電圧Vccが印加されるようになっている。
【0026】また、第3のトランジスタ3のベース側に
は、次述するように電位差回路54が構成されたものと
なっている。すなわち、まず、第4及び第5の抵抗器
(図2においては、それぞれ「R4」、「R5」と表
記)14,15が直列接続され、その相互の接続点に
は、第3のトランジスタ3のベースが接続される一方、
第4の抵抗器14の他端には、第3の電流源23の一端
が、第5の抵抗器15の他端には、pnp型の第6のト
ランジスタ6のエミッタが、それぞれ接続されたものと
なっている。そして、この第6のトランジスタ6のコレ
クタは、グランドに接続される一方、ベースは、電流検
出用アンプ52の反転入力端子(図2においては「IN
−」と表記)となっている。なお、第3の電流源23の
他端は、図示されない電源に接続されて電源電圧Vccが
印加されるようになっている。さらに、pnp型の第4
のトランジスタ4が、そのコレクタが第4の抵抗器14
と第3の電流源23との接続点に、ベースとコレクタが
第5の抵抗器15と第6のトランジスタ6のエミッタと
の接続点に、それぞれ接続されるようにして設けられた
ものとなっている。すなわち、第4のトランジスタ4
は、いわゆるダイオード接続された状態で設けられたも
のとなっている。
【0027】しかして、かかる構成における+出力端子
33と−出力端子34に得られる出力電圧と最大出力電
流は、下記する式1、式2のように表されるものとな
る。
【0028】 出力電圧=電圧検出用基準電圧×(R1+R2)/R2・・・(式1)
【0029】ここで、R1、R2は、それぞれ第1、第
2の抵抗器11,12の抵抗値であるとする。
【0030】 最大出力電流=電流検出用基準電圧/R3・・・(式2)
【0031】ここで、R3は、第3の抵抗器13の抵抗
値であるとする。
【0032】次に、かかる構成において、非反転入力端
子と反転入力端子に生ずる電位差は、次のように求めら
れるものとなっている。まず、第5及び第6のトランジ
スタ5,6のベース・エミッタ間電圧を、それぞれVbe
Q5、VbeQ6と表し、前提条件としてVbeQ5=VbeQ6であ
るとする。そして、反転入力端子を基準とした非反転入
力端子間との電位差、換言すれば、電流検出用基準電圧
は、次式で表されるものとなる。
【0033】 電流検出用基準電圧=VbeQ4×{R5/(R4+R5)}+Vt・ln(N)・ ・・(式3)
【0034】ここで、VbeQ4は、第4のトランジスタ4
のベース・エミッタ間電圧であり、R4,R5は、それ
ぞれ第4、第5の抵抗器14,15の抵抗値である。ま
た、Vtは、熱電圧であり、Nは、第6のトランジスタ
6のコレクタ電流Icと、逆方向コレクタ飽和電流Isと
の比(Ic/Is)である。そして、かかる電圧の温度変
化に対する安定性は次のように考えることができる。す
なわち、上述の電流検出用基準電圧の温度安定性は、温
度Tで上記の式3を微分することで求めることができる
ので、式1を温度Tで微分すると下記するようになる。
【0035】 電流検出用基準電圧/dT=(VbeQ4/dT)×{R5/(R4+R5)}+ (k/q)×ln(N)・・・(式4)
【0036】したがって、(VbeQ4/dT)×{R5/
(R4+R5)}=(k/q)×ln(N)が成立するよ
うに各々の定数を設定することで、温度変化があっても
電流検出用基準電圧を安定したものとすることが可能と
なる。
【0037】次に、かかる構成を有してなる定電圧定電
流回路の動作について説明する。本発明の実施の形態に
おける定電圧定電流回路の電圧及び電流の安定化動作
は、基本的に従来回路と同様のものである。すなわち、
まず、+出力端子33及び−出力端子34間における出
力電圧が何らかの原因により変動し、電圧検出用基準電
圧を超えると、定電圧定電流制御回路100内部におけ
る電圧検出用アンプ51において、非反転入力端子の電
圧が反転入力端子側に設定された電圧検出用基準電圧を
超えることとなるため、電圧検出用アンプ51からは論
理値Highに対応する所定レベルの信号が出力される
こととなる。そして、この論理値Highの信号は、N
OR回路53により論理反転されて、第1のトランジス
タ1のベースには、論理値Lowに相当する所定レベル
の信号が印加されることとなる。その結果、第1のトラ
ンジスタ1は、非導通状態とされるため、出力電圧の上
昇が抑制されることとなる。上述の場合とは逆に、+出
力端子33及び−出力端子34間における出力電圧が何
らかの原因により変動し、電圧検出用基準電圧を下回る
と、電圧検出用アンプ51からは、上述の場合とは逆に
論理値Lowに相当する所定レベルの信号が出力され、
NOR回路53において、論理反転される結果、第1の
トランジスタ1のベースには、論理値Highに相当す
る所定レベルの信号が印加されることとなる。その結
果、第1のトランジスタ1は、導通状態とされるため、
出力電圧の上昇が促され、出力電圧の低下が阻止される
こととなる。
【0038】一方、出力電流の変動は、第3の抵抗器1
3における電圧降下に置き換えられ、この電圧降下分と
電流検出用基準電圧との比較が、電流検出用アンプ52
によって行われるようになっている。すなわち、出力電
流が電流検出用基準電圧、すなわち、具体的には、本実
施の形態においては、電流検出用アンプ52の非反転入
力端子と反転端子間に生ずる電位差を超えると、電流検
出用アンプ52からは論理値Highに対応する所定レ
ベルの信号が出力され、NOR回路53において論理反
転されて、第1のトランジスタ1には、論理値Lowに
相当する信号が印加されることとなる。その結果、第1
のトランジスタ1は、非導通状態とされるため、出力電
流の上昇が抑制されることとなる。
【0039】上述の場合とは逆に、出力電流が電流検出
用基準電圧を下回ると、電流検出用アンプ52からは、
論理値Lowに相当する所定レベルの信号が出力され、
NOR回路53において、論理反転される結果、第1の
トランジスタ1のベースには、論理値Highに相当す
る所定レベルの信号が印加されることとなる。その結
果、第1のトランジスタ1は、導通状態とされるため、
出力電流の上昇が促され、出力電流不足が解消されるよ
うになっている。そして、本発明の実施の形態における
定電圧定電流回路は、出力電流検出用の第3の抵抗器1
3が、従来回路と異なり、定電圧定電流制御回路100
のグランド端子40と−出力端子34との間に設けられ
た構成ではないために、従来回路にあったようないわゆ
るロードレギュレーションがこの第3の抵抗器13にお
ける電圧降下分以下にできないということがない。その
ため、本発明の実施の形態における定電圧定電流回路の
出力電圧電流特性は、図3において実線で示されたよう
に、ロードレギュレーションが極めて良好なものとなっ
ている。なお、図3において、縦軸は、定電圧定電流回
路の出力電圧であり、横軸は、定電圧定電流回路の出力
電流である。
【0040】
【発明の効果】以上、述べたように、本発明に係る定電
圧定電流制御回路によれば、電流検出用アンプの比較動
作に必要な基準電圧を、制御回路の内部において独自に
生成できるような構成としたので、従来と異なり、外付
けの部品が極力少なくて済み、しかも使用の際に外部の
回路構成などに制限を生ずることなく、ロードレギュレ
ーションの良好な定電圧定電流制御回路を提供すること
ができるという効果を奏するものである。
【図面の簡単な説明】
【図1】本発明の実施の形態における定電圧電流制御回
路を用いた定電圧定電流回路の回路構成例を示す回路図
である。
【図2】本発明の実施の形態における定電圧電流制御回
路の入力端子間に電位差を生じさせるための具体的回路
構成例を示す回路図である。
【図3】本発明の実施の形態における定電圧定電流回路
及び従来回路の出力電圧電流特性を示す特性図である。
【図4】従来回路の第1の回路構成例を示す回路図であ
る。
【図5】従来回路の第2の回路構成例を示す回路図であ
る。
【符号の説明】
1…第1のトランジスタ 2…第2のトランジスタ 3…第3のトランジスタ 4…第4のトランジスタ 5…第5のトランジスタ 6…第6のトランジスタ 7…第7のトランジスタ 8…第8のトランジスタ 14…第4の抵抗器 15…第5の抵抗器 51…電圧検出用アンプ 52…電流検出用アンプ 53…NOR回路 54…電位差回路 100…定電圧定電流制御回路
フロントページの続き Fターム(参考) 5H430 BB01 BB05 BB09 BB11 BB12 EE02 FF04 FF08 FF13 GG08 HH03 JJ07 LB06

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 定電圧定電流回路の出力電圧及び出力電
    流の制御用に用いられ、前記出力電圧に対応する電圧
    と、前記出力電流に対応する電圧とが、前記定電圧定電
    流回路から入力され、 電圧検出用の基準電圧源と、 当該基準電圧源の電圧と前記出力電圧に対応する電圧と
    の比較を行う電圧検出用アンプと、 前記出力電流に対応する電圧と電流検出用の基準電圧と
    の比較を行う電流検出用アンプと、 前記電圧検出用アンプの出力と前記電流検出用アンプの
    出力とを入力して、その論理反転した信号を出力するN
    OR回路と、を有してなる定電圧定電流制御回路であっ
    て、 前記電流検出用アンプは、演算増幅器を用いてなり、そ
    の入力段において、非反転入力端子と反転入力端子との
    間に前記電流検出用の基準電圧としての電位差を生成す
    る電位差回路が設けられてなることを特徴とする定電圧
    定電流制御回路。
  2. 【請求項2】 前記演算増幅器の入力段は、第2及び第
    3のトランジスタによる差動増幅回路が構成され、 前記第2のトランジスタは第5のトランジスタを介し
    て、前記第3のトランジスタは第6のトランジスタを介
    して、それぞれ入力信号が印加されるよう構成されると
    共に、 電源とグランドとの間に、前記第6のトランジスタと電
    位差回路が直列接続されて設けられ、 前記電位差回路は、 前記電源にその一端が接続された電流源が設けられ、当
    該電流源の他端は、複数の直列接続された抵抗器の一端
    に接続され、当該複数の抵抗器の他方の端は、前記第6
    のトランジスタに接続されると共に、所定の接続点が前
    記第3のトランジスタのベースに接続される一方、前記
    複数の抵抗器に対して、ダイオード接続された第4のト
    ランジスタが並列接続されてなることを特徴とする請求
    項1記載の定電圧定電流制御回路。
JP2002142286A 2002-05-17 2002-05-17 定電圧定電流制御回路 Expired - Lifetime JP4077242B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002142286A JP4077242B2 (ja) 2002-05-17 2002-05-17 定電圧定電流制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002142286A JP4077242B2 (ja) 2002-05-17 2002-05-17 定電圧定電流制御回路

Publications (2)

Publication Number Publication Date
JP2003330552A true JP2003330552A (ja) 2003-11-21
JP4077242B2 JP4077242B2 (ja) 2008-04-16

Family

ID=29702610

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002142286A Expired - Lifetime JP4077242B2 (ja) 2002-05-17 2002-05-17 定電圧定電流制御回路

Country Status (1)

Country Link
JP (1) JP4077242B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146122A (ja) * 2011-01-12 2012-08-02 Fujitsu Telecom Networks Ltd 電源装置と充放電制御装置とその制御方法
CN110941305A (zh) * 2018-09-21 2020-03-31 艾普凌科有限公司 恒流电路
CN113394995A (zh) * 2021-06-03 2021-09-14 英麦科(厦门)微电子科技有限公司 一种恒压恒流控制电路及快充电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012146122A (ja) * 2011-01-12 2012-08-02 Fujitsu Telecom Networks Ltd 電源装置と充放電制御装置とその制御方法
CN110941305A (zh) * 2018-09-21 2020-03-31 艾普凌科有限公司 恒流电路
CN113394995A (zh) * 2021-06-03 2021-09-14 英麦科(厦门)微电子科技有限公司 一种恒压恒流控制电路及快充电路
CN113394995B (zh) * 2021-06-03 2024-05-07 拓尔微电子股份有限公司 一种恒压恒流控制电路及快充电路

Also Published As

Publication number Publication date
JP4077242B2 (ja) 2008-04-16

Similar Documents

Publication Publication Date Title
US7053694B2 (en) Band-gap circuit with high power supply rejection ratio
JP2007133533A (ja) 基準電圧生成回路
JPH04266110A (ja) バンドギャップ基準回路
JPH11122059A (ja) 差動アンプ
JPH1124769A (ja) 定電流回路
JP2003330552A (ja) 定電圧定電流制御回路
JP6864516B2 (ja) レギュレータ回路
JP3461276B2 (ja) 電流供給回路およびバイアス電圧回路
JP2009093446A (ja) 電圧制御回路
JP2000134045A (ja) 電圧・電流変換回路
JPH0720960A (ja) 電流発生装置
JPH08185236A (ja) 基準電圧生成回路
US7183794B2 (en) Correction for circuit self-heating
JP2729071B2 (ja) 定電流回路
JP2004227584A (ja) 温度補償されたバンドギャップ電圧基準回路
JP3529601B2 (ja) 定電圧発生回路
KR100187640B1 (ko) 온도 독립형 전압감시회로
JPH0588767A (ja) バンドギヤツプリフアレンス回路
JP2980783B2 (ja) 電流検出回路及びそれを用いた定電圧電源回路
JP3391293B2 (ja) n乗回路
JP2005071255A (ja) 電流源回路
JP2854762B2 (ja) 基準電圧発生回路
JPH0933577A (ja) 温度独立型の電圧監視回路
JPS62182819A (ja) 電源回路
JPS63236403A (ja) 電流源回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080131

R150 Certificate of patent or registration of utility model

Ref document number: 4077242

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140208

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term