JP3529601B2 - 定電圧発生回路 - Google Patents
定電圧発生回路Info
- Publication number
- JP3529601B2 JP3529601B2 JP25467397A JP25467397A JP3529601B2 JP 3529601 B2 JP3529601 B2 JP 3529601B2 JP 25467397 A JP25467397 A JP 25467397A JP 25467397 A JP25467397 A JP 25467397A JP 3529601 B2 JP3529601 B2 JP 3529601B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- circuit
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electrical Variables (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、負の温度依存性を
持つ電圧と正の温度依存性を持つ電圧とを加算して、温
度依存性のない定電圧を出力する、いわゆるバンドギャ
ップ型の定電圧発生回路に関し、特に半導体基板上に集
積化される定電圧発生回路を対象とする。
持つ電圧と正の温度依存性を持つ電圧とを加算して、温
度依存性のない定電圧を出力する、いわゆるバンドギャ
ップ型の定電圧発生回路に関し、特に半導体基板上に集
積化される定電圧発生回路を対象とする。
【０００２】
【従来の技術】図５は従来のバンドギャップ型の定電圧
発生回路のブロック図、図６は図５の詳細構成を示す回
路図である。従来のバンドギャップ型の定電圧発生回路
は、図５に示すように、カレントミラー回路１と、温度
依存性のない電圧を出力する電圧発生回路２と、これら
回路間に接続されたトランジスタＱ１と、電源電圧Ｖcc
を供給する電圧源Ｅ１とを備える。
発生回路のブロック図、図６は図５の詳細構成を示す回
路図である。従来のバンドギャップ型の定電圧発生回路
は、図５に示すように、カレントミラー回路１と、温度
依存性のない電圧を出力する電圧発生回路２と、これら
回路間に接続されたトランジスタＱ１と、電源電圧Ｖcc
を供給する電圧源Ｅ１とを備える。
【０００３】カレントミラー回路１は、図６に示すよう
に、ベース端子が互いに接続されたトランジスタＱ２，
Ｑ３と、各トランジスタＱ２，Ｑ３のエミッタ端子に接
続された抵抗Ｒ１，Ｒ２とを有する。電圧発生回路２
は、カレントミラー回路を構成するトランジスタＱ４，
Ｑ５および抵抗Ｒ３，Ｒ４，Ｒ５と、トランジスタＱ６
とを有する。トランジスタＱ６のエミッタ面積は、例え
ばトランジスタＱ１等のエミッタ面積の２倍に設定さ
れ、トランジスタＱ４のエミッタ面積は、例えばトラン
ジスタＱ１等のエミッタ面積の４倍に設定される。
に、ベース端子が互いに接続されたトランジスタＱ２，
Ｑ３と、各トランジスタＱ２，Ｑ３のエミッタ端子に接
続された抵抗Ｒ１，Ｒ２とを有する。電圧発生回路２
は、カレントミラー回路を構成するトランジスタＱ４，
Ｑ５および抵抗Ｒ３，Ｒ４，Ｒ５と、トランジスタＱ６
とを有する。トランジスタＱ６のエミッタ面積は、例え
ばトランジスタＱ１等のエミッタ面積の２倍に設定さ
れ、トランジスタＱ４のエミッタ面積は、例えばトラン
ジスタＱ１等のエミッタ面積の４倍に設定される。
【０００４】図６のトランジスタＱ５のベース−エミッ
タ間電圧Ｖbe5 は、(1) 式で表される。
タ間電圧Ｖbe5 は、(1) 式で表される。
【０００５】
Ｖbe5 ＝( Ｋ・Ｔ／ｑ) ・ln( Ｉc ／Ｉs) [ Ｖ] … (1)
ここで、Ｋはボルツマン定数、Ｔは絶対温度、ｑは電荷
量、Ｉc はコレクタ電流、Ｉs は飽和電流である。以下
では、(1) 式中の( Ｋ・Ｔ／ｑ) をＶt とおく。
量、Ｉc はコレクタ電流、Ｉs は飽和電流である。以下
では、(1) 式中の( Ｋ・Ｔ／ｑ) をＶt とおく。
【０００６】同様に、トランジスタＱ４のベース−エミ
ッタ間電圧Ｖbe4 は、(2) 式で表される。
ッタ間電圧Ｖbe4 は、(2) 式で表される。
【０００７】
Ｖbe4 ＝Ｖt ・ln( Ｉc ／４Ｉs) [ Ｖ] … (2)
トランジスタＱ４，Ｑ５の各ベース−エミッタ間電圧Ｖ
be4 ，Ｖbe5 の間には、(3) 式の関係が成り立つ。
be4 ，Ｖbe5 の間には、(3) 式の関係が成り立つ。
【０００８】
Ｖbe5 ＝Ｖbe4 ＋Ｉc ・Ｒ５ [ Ｖ] … (3)
(3) 式に、(1) ，(2) 式を代入して変形すると、(4) 式
が得られる。
が得られる。
【０００９】
Ｒ５＝Ｖt ・ln(4) ／Ｉc [Ω] … (4)
抵抗Ｒ３には、トランジスタＱ５のコレクタ電流Ｉc と
同量の電流が流れるため、抵抗Ｒ３の両端の電圧Ｖr3
は、(5) 式で表される。
同量の電流が流れるため、抵抗Ｒ３の両端の電圧Ｖr3
は、(5) 式で表される。
【００１０】
Ｖr3＝( Ｒ３／Ｒ５) ・Ｖt ・ln(4) [Ω] … (5)
出力端子の電圧Ｖout は、(6) 式に示すように、トラン
ジスタＱ６のベース−エミッタ間電圧Ｖbe6 と、抵抗Ｒ
３の両端電圧Ｖr3とを加算したものになる。
ジスタＱ６のベース−エミッタ間電圧Ｖbe6 と、抵抗Ｒ
３の両端電圧Ｖr3とを加算したものになる。
【００１１】Ｖout ＝Ｖbe6 ＋Ｖr3 [ Ｖ] … (6)
(6) 式の右辺の第１項は負の温度依存性を持ち、右辺の
第２項は正の温度依存性を持つ。トランジスタＱ１等の
ベース−エミッタ間電圧の温度係数は一般に(−２mV)
程度であるため、(6) 式の右辺第２項の温度係数が２mV
になるように、(5) 式の抵抗Ｒ３，Ｒ５の抵抗比を設定
すれば、出力電圧Ｖout は温度依存性のない定電圧にな
る。
第２項は正の温度依存性を持つ。トランジスタＱ１等の
ベース−エミッタ間電圧の温度係数は一般に(−２mV)
程度であるため、(6) 式の右辺第２項の温度係数が２mV
になるように、(5) 式の抵抗Ｒ３，Ｒ５の抵抗比を設定
すれば、出力電圧Ｖout は温度依存性のない定電圧にな
る。
【００１２】図６に示すトランジスタＱ１のベース電圧
が変動すると、出力電圧Ｖout も変動してしまうため、
図６の電圧発生回路では、トランジスタＱ１により帰還
ループを構成して出力電圧の変動の防止を図っている。
例えば、トランジスタＱ１のベース電圧が上昇すると、
トランジスタＱ１のエミッタ電圧が上昇し、それに応じ
て、トランジスタＱ６のベース電圧も上昇する結果、ト
ランジスタＱ１のベース電圧は低下する。
が変動すると、出力電圧Ｖout も変動してしまうため、
図６の電圧発生回路では、トランジスタＱ１により帰還
ループを構成して出力電圧の変動の防止を図っている。
例えば、トランジスタＱ１のベース電圧が上昇すると、
トランジスタＱ１のエミッタ電圧が上昇し、それに応じ
て、トランジスタＱ６のベース電圧も上昇する結果、ト
ランジスタＱ１のベース電圧は低下する。
【００１３】このような制御により、トランジスタＱ
２，Ｑ６のコレクタ電流は略等しくなり、トランジスタ
Ｑ１のベース電圧は略一定になる。
２，Ｑ６のコレクタ電流は略等しくなり、トランジスタ
Ｑ１のベース電圧は略一定になる。
【００１４】
【発明が解決しようとする課題】図６の回路は、温度依
存性のない定電圧を出力できるという特徴を有するが、
電源電圧Ｖccがノイズ等により変動すると、その影響に
より、トランジスタＱ１のベース電圧が変化し、その結
果、出力電圧Ｖout も変化してしまう。
存性のない定電圧を出力できるという特徴を有するが、
電源電圧Ｖccがノイズ等により変動すると、その影響に
より、トランジスタＱ１のベース電圧が変化し、その結
果、出力電圧Ｖout も変化してしまう。
【００１５】また、近年は、消費電力低減のために、半
導体集積回路を低電圧で駆動する必要性が高まってお
り、３Ｖ以下の電源電圧で安定に動作する回路が要求さ
れるようになってきた。しかしながら、図６の回路に
は、電源電圧Ｖccと接地端子間に複数のトランジスタが
接続されており、電源電圧Ｖccを低くしすぎると、各ト
ランジスタの安定動作が保障されなくなる。
導体集積回路を低電圧で駆動する必要性が高まってお
り、３Ｖ以下の電源電圧で安定に動作する回路が要求さ
れるようになってきた。しかしながら、図６の回路に
は、電源電圧Ｖccと接地端子間に複数のトランジスタが
接続されており、電源電圧Ｖccを低くしすぎると、各ト
ランジスタの安定動作が保障されなくなる。
【００１６】本発明は、このような点に鑑みてなされた
ものであり、その目的は、電源電圧が変動しても安定に
定電圧を出力でき、かつ、低電圧駆動が可能な定電圧発
生回路を提供することにある。
ものであり、その目的は、電源電圧が変動しても安定に
定電圧を出力でき、かつ、低電圧駆動が可能な定電圧発
生回路を提供することにある。
【００１７】
【課題を解決するための手段】上述した課題を解決する
ために、請求項１の発明は、温度依存性のない定電圧を
出力する電圧発生回路と、ベース端子が互いに接続され
た第１および第２のトランジスタを有する第１のカレン
トミラー回路と、前記電圧発生回路および前記第１のカ
レントミラー回路に接続され、前記電圧発生回路の出力
が変動しないように帰還制御を行う第３のトランジスタ
と、を備えた定電圧発生回路であって、前記第１のカレ
ントミラー回路に供給される電源電圧が変動しても前記
第３のトランジスタのベース電圧が変化しないように、
前記第１および第２のトランジスタのベース端子と、前
記第３のトランジスタのベース端子との間に第４のトラ
ンジスタを接続したものである。
ために、請求項１の発明は、温度依存性のない定電圧を
出力する電圧発生回路と、ベース端子が互いに接続され
た第１および第２のトランジスタを有する第１のカレン
トミラー回路と、前記電圧発生回路および前記第１のカ
レントミラー回路に接続され、前記電圧発生回路の出力
が変動しないように帰還制御を行う第３のトランジスタ
と、を備えた定電圧発生回路であって、前記第１のカレ
ントミラー回路に供給される電源電圧が変動しても前記
第３のトランジスタのベース電圧が変化しないように、
前記第１および第２のトランジスタのベース端子と、前
記第３のトランジスタのベース端子との間に第４のトラ
ンジスタを接続したものである。
【００１８】請求項１の発明を、例えば図１に対応づけ
て説明すると、「 電圧発生回路」 は電圧発生回路２に、
「 第１のトランジスタ」 はトランジスタＱ２に、「 第２
のトランジスタ」 はトランジスタＱ３に、「 第１のカレ
ントミラー回路」 はカレントミラー回路１に、「 第３の
トランジスタ」 はトランジスタＱ１に、それぞれ対応す
る。
て説明すると、「 電圧発生回路」 は電圧発生回路２に、
「 第１のトランジスタ」 はトランジスタＱ２に、「 第２
のトランジスタ」 はトランジスタＱ３に、「 第１のカレ
ントミラー回路」 はカレントミラー回路１に、「 第３の
トランジスタ」 はトランジスタＱ１に、それぞれ対応す
る。
【００１９】請求項４の発明を、例えば図１に対応づけ
て説明すると、「 第５のトランジスタ」 はトランジスタ
Ｑ４に、「 第６のトランジスタ」 はトランジスタＱ５
に、「第２のカレント回路」 はトランジスタＱ４，Ｑ５
および抵抗Ｒ３，Ｒ４に、「 第７のトランジスタ」 はト
ランジスタＱ６に、それぞれ対応する。
て説明すると、「 第５のトランジスタ」 はトランジスタ
Ｑ４に、「 第６のトランジスタ」 はトランジスタＱ５
に、「第２のカレント回路」 はトランジスタＱ４，Ｑ５
および抵抗Ｒ３，Ｒ４に、「 第７のトランジスタ」 はト
ランジスタＱ６に、それぞれ対応する。
【００２０】請求項５の発明は、温度依存性のない定電
圧を出力する電圧発生回路と、温度に比例した電流を発
生する電流発生回路と、前記電流発生回路に接続される
第１の電圧源と、前記電圧発生回路および前記電流発生
回路に接続され、前記電流発生回路で発生された電流に
比例する電流を前記電圧発生回路に供給する第１のカレ
ントミラー回路と、前記電圧発生回路および前記第１の
カレントミラー回路に接続され、前記電圧発生回路の出
力が変動しないように帰還制御を行う第１のトランジス
タと、前記カレントミラー回路および前記第１のトラン
ジスタに電源電圧を供給する第２の電圧源と、を備え、
前記電流発生回路および前記第１のカレントミラー回路
は、前記第２の電圧源から前記第１のカレントミラー回
路に供給される電源電圧が変動しても前記第１のトラン
ジスタのベース電圧が変動しないように、前記電圧発生
回路に供給する電流を制御するものである。
圧を出力する電圧発生回路と、温度に比例した電流を発
生する電流発生回路と、前記電流発生回路に接続される
第１の電圧源と、前記電圧発生回路および前記電流発生
回路に接続され、前記電流発生回路で発生された電流に
比例する電流を前記電圧発生回路に供給する第１のカレ
ントミラー回路と、前記電圧発生回路および前記第１の
カレントミラー回路に接続され、前記電圧発生回路の出
力が変動しないように帰還制御を行う第１のトランジス
タと、前記カレントミラー回路および前記第１のトラン
ジスタに電源電圧を供給する第２の電圧源と、を備え、
前記電流発生回路および前記第１のカレントミラー回路
は、前記第２の電圧源から前記第１のカレントミラー回
路に供給される電源電圧が変動しても前記第１のトラン
ジスタのベース電圧が変動しないように、前記電圧発生
回路に供給する電流を制御するものである。
【００２１】請求項５の発明を、例えば図３に対応づけ
て説明すると、「 電圧発生回路」 は電圧発生回路２に、
「 電流発生回路」 は電流発生回路３に、「 第１の電圧
源」 は電圧源Ｅ２に、「 第１のカレントミラー回路」 は
カレントミラー回路１′に、「第１のトランジスタ」 は
トランジスタＱ１に、「 第２の電圧源」 は電圧源Ｅ１
に、それぞれ対応する。
て説明すると、「 電圧発生回路」 は電圧発生回路２に、
「 電流発生回路」 は電流発生回路３に、「 第１の電圧
源」 は電圧源Ｅ２に、「 第１のカレントミラー回路」 は
カレントミラー回路１′に、「第１のトランジスタ」 は
トランジスタＱ１に、「 第２の電圧源」 は電圧源Ｅ１
に、それぞれ対応する。
【００２２】請求項６の発明を、例えば図３に対応づけ
て説明すると、「 自己バイアス電流回路」 は電圧源Ｅ
２、トランジスタＱ７，Ｑ８，Ｑ10〜Ｑ13、および抵抗
Ｒ６，Ｒ７，Ｒ９に、「 接続点」 はトランジスタＱ11の
ベース端子に、それぞれ対応する。
て説明すると、「 自己バイアス電流回路」 は電圧源Ｅ
２、トランジスタＱ７，Ｑ８，Ｑ10〜Ｑ13、および抵抗
Ｒ６，Ｒ７，Ｒ９に、「 接続点」 はトランジスタＱ11の
ベース端子に、それぞれ対応する。
【００２３】請求項７の発明を、例えば図３に対応づけ
て説明すると、「 所定の電圧」 は接地電圧に対応する。
て説明すると、「 所定の電圧」 は接地電圧に対応する。
【００２４】請求項８の発明を、例えば図３に対応づけ
て説明すると、「 第２のトランジスタ」 はトランジスタ
Ｑ12に、「 第３のトランジスタ」 はトランジスタＱ13
に、「第４のトランジスタ」 はトランジスタＱ10に、「
第５のトランジスタ」 はトランジスタＱ11に、「 第６の
トランジスタ」 はトランジスタＱ７に、「 第７のトラン
ジスタ」 はトランジスタＱ８に、「 第８のトランジス
タ」 はトランジスタＱ９に、それぞれ対応する。
て説明すると、「 第２のトランジスタ」 はトランジスタ
Ｑ12に、「 第３のトランジスタ」 はトランジスタＱ13
に、「第４のトランジスタ」 はトランジスタＱ10に、「
第５のトランジスタ」 はトランジスタＱ11に、「 第６の
トランジスタ」 はトランジスタＱ７に、「 第７のトラン
ジスタ」 はトランジスタＱ８に、「 第８のトランジス
タ」 はトランジスタＱ９に、それぞれ対応する。
【００２５】請求項１１の発明を、例えば図４に対応づ
けて説明すると、「 ダイオード接続されたトランジス
タ」 はトランジスタＱ13，Ｑ14に対応する。
けて説明すると、「 ダイオード接続されたトランジス
タ」 はトランジスタＱ13，Ｑ14に対応する。
【００２６】請求項１２の発明を、例えば図３に対応づ
けて説明すると、「 第３のカレントミラー回路」 はトラ
ンジスタＱ４，Ｑ５および抵抗Ｒ３，Ｒ４に、「 第９の
トランジスタ」 はトランジスタＱ６に、それぞれ対応す
る。
けて説明すると、「 第３のカレントミラー回路」 はトラ
ンジスタＱ４，Ｑ５および抵抗Ｒ３，Ｒ４に、「 第９の
トランジスタ」 はトランジスタＱ６に、それぞれ対応す
る。
【００２７】
【発明の実施の形態】以下、本発明を適用した定電圧発
生回路について、図面を参照しながら具体的に説明す
る。以下に説明する定電圧発生回路は、半導体基板上に
形成されるものである。
生回路について、図面を参照しながら具体的に説明す
る。以下に説明する定電圧発生回路は、半導体基板上に
形成されるものである。
【００２８】〔第１の実施形態〕図１は本発明に係る定
電圧発生回路の第１の実施形態の回路図である。図１で
は、図６に示した従来の定電圧発生回路と同じ構成部分
には同一符号を付しており、以下では、相違点を中心に
説明する。
電圧発生回路の第１の実施形態の回路図である。図１で
は、図６に示した従来の定電圧発生回路と同じ構成部分
には同一符号を付しており、以下では、相違点を中心に
説明する。
【００２９】図１の回路の基本構成は図６と同じである
が、新たにPNP 型のトランジスタＱ７を追加した点と、
トランジスタＱ３のベース−コレクタ端子間を短絡して
いない点で、図６の回路と異なる。新たに追加したトラ
ンジスタＱ７のエミッタ端子はトランジスタＱ２，Ｑ３
のベース端子に、コレクタ端子はトランジスタＱ１のベ
ース端子およびトランジスタＱ６のコレクタ端子に、ベ
ース端子はトランジスタＱ１，Ｑ３のコレクタ端子に、
それぞれ接続されている。
が、新たにPNP 型のトランジスタＱ７を追加した点と、
トランジスタＱ３のベース−コレクタ端子間を短絡して
いない点で、図６の回路と異なる。新たに追加したトラ
ンジスタＱ７のエミッタ端子はトランジスタＱ２，Ｑ３
のベース端子に、コレクタ端子はトランジスタＱ１のベ
ース端子およびトランジスタＱ６のコレクタ端子に、ベ
ース端子はトランジスタＱ１，Ｑ３のコレクタ端子に、
それぞれ接続されている。
【００３０】図１の回路において、例えば、電源電圧Ｖ
ccがノイズ等の影響を受けて上昇したとすると、トラン
ジスタＱ２のベース電流が減って、その分、トランジス
タＱ２のコレクタ電流が増える。ところが、トランジス
タＱ２のベース端子にはトランジスタＱ７のエミッタ端
子が接続されており、トランジスタＱ７のコレクタ端子
を流れる電流と、トランジスタＱ２のコレクタ端子を流
れる電流との和は、常に一定になる。これら電流の和が
常に一定になるということは、すなわち、トランジスタ
Ｑ１のベース電圧が変動しないことを意味する。
ccがノイズ等の影響を受けて上昇したとすると、トラン
ジスタＱ２のベース電流が減って、その分、トランジス
タＱ２のコレクタ電流が増える。ところが、トランジス
タＱ２のベース端子にはトランジスタＱ７のエミッタ端
子が接続されており、トランジスタＱ７のコレクタ端子
を流れる電流と、トランジスタＱ２のコレクタ端子を流
れる電流との和は、常に一定になる。これら電流の和が
常に一定になるということは、すなわち、トランジスタ
Ｑ１のベース電圧が変動しないことを意味する。
【００３１】このように、第１の実施形態では、トラン
ジスタＱ２，Ｑ３のベース端子と、トランジスタＱ１の
ベース端子との間にトランジスタＱ７を接続し、トラン
ジスタＱ２，Ｑ７のコレクタ電流の和が常に等しくなる
ようにしたため、電源電圧Ｖccが変化してもトランジス
タＱ１のベース電圧が変化しなくなり、出力電圧Ｖout
は常に一定の電圧になる。また、図１の回路は、トラン
ジスタＱ７を新たに追加するだけで構成でき、図６に示
す従来の回路をほとんどそのまま利用できるため、設計
変更が容易で、コストもかからない。さらに、図１の回
路は、寄生容量に起因するクロストークも抑制できる。
ジスタＱ２，Ｑ３のベース端子と、トランジスタＱ１の
ベース端子との間にトランジスタＱ７を接続し、トラン
ジスタＱ２，Ｑ７のコレクタ電流の和が常に等しくなる
ようにしたため、電源電圧Ｖccが変化してもトランジス
タＱ１のベース電圧が変化しなくなり、出力電圧Ｖout
は常に一定の電圧になる。また、図１の回路は、トラン
ジスタＱ７を新たに追加するだけで構成でき、図６に示
す従来の回路をほとんどそのまま利用できるため、設計
変更が容易で、コストもかからない。さらに、図１の回
路は、寄生容量に起因するクロストークも抑制できる。
【００３２】〔第２の実施形態〕第１の実施形態で新た
に追加したトランジスタＱ７は、出力端子Ｖout と電源
電圧端子Ｖccとの間に接続されるため、図６に示す従来
の回路よりも、トランジスタＱ７のベース−エミッタ間
電圧Ｖbeだけ余計に電源電圧Ｖccを高くする必要があ
る。すなわち、トランジスタＱ７を接続すると、電源電
圧Ｖccの低電圧化が困難になる。そこで、以下に説明す
る第２の実施形態は、電源電圧Ｖccが変動しても出力電
圧Ｖout が変動しないようにし、かつ、低電圧駆動が可
能となるようにしたものである。
に追加したトランジスタＱ７は、出力端子Ｖout と電源
電圧端子Ｖccとの間に接続されるため、図６に示す従来
の回路よりも、トランジスタＱ７のベース−エミッタ間
電圧Ｖbeだけ余計に電源電圧Ｖccを高くする必要があ
る。すなわち、トランジスタＱ７を接続すると、電源電
圧Ｖccの低電圧化が困難になる。そこで、以下に説明す
る第２の実施形態は、電源電圧Ｖccが変動しても出力電
圧Ｖout が変動しないようにし、かつ、低電圧駆動が可
能となるようにしたものである。
【００３３】図２は定電圧発生回路の第２の実施形態の
ブロック図、図３は図２の詳細構成を示す回路図であ
る。図２，３では、図５，６に示した従来の定電圧発生
回路と同じ構成部分には同一符号を付しており、以下で
は、相違点を中心に説明する。
ブロック図、図３は図２の詳細構成を示す回路図であ
る。図２，３では、図５，６に示した従来の定電圧発生
回路と同じ構成部分には同一符号を付しており、以下で
は、相違点を中心に説明する。
【００３４】図２に示すように、第２の実施形態の定電
圧発生回路は、カレントミラー回路１′と、温度依存性
のない定電圧を出力する電圧発生回路２と、温度に比例
した電流を発生する電流発生回路３と、カレントミラー
回路１′と電圧発生回路２の間に接続されたトランジス
タＱ１と、カレントミラー回路１′およびトランジスタ
Ｑ１に電源電圧Ｖccを供給する電圧源Ｅ１と、電流発生
回路３に基準電圧Ｖ0を出力する電圧源Ｅ２とを備え
る。
圧発生回路は、カレントミラー回路１′と、温度依存性
のない定電圧を出力する電圧発生回路２と、温度に比例
した電流を発生する電流発生回路３と、カレントミラー
回路１′と電圧発生回路２の間に接続されたトランジス
タＱ１と、カレントミラー回路１′およびトランジスタ
Ｑ１に電源電圧Ｖccを供給する電圧源Ｅ１と、電流発生
回路３に基準電圧Ｖ0を出力する電圧源Ｅ２とを備え
る。
【００３５】カレントミラー回路１′は、図３に示すよ
うに、互いにベース端子が接続されたトランジスタＱ
７，Ｑ８，Ｑ９と、これら各トランジスタのエミッタ端
子に接続された抵抗Ｒ６，Ｒ７，Ｒ８とを有する。
うに、互いにベース端子が接続されたトランジスタＱ
７，Ｑ８，Ｑ９と、これら各トランジスタのエミッタ端
子に接続された抵抗Ｒ６，Ｒ７，Ｒ８とを有する。
【００３６】電圧発生回路２は、図６と同じように構成
され、トランジスタＱ６のコレクタ−ベース端子間に
は、周波数帯域を制限して発振を防止するためのコンデ
ンサＣ１が接続されている。トランジスタＱ６のエミッ
タ面積は、トランジスタＱ１等のエミッタ面積の４倍に
設定される。
され、トランジスタＱ６のコレクタ−ベース端子間に
は、周波数帯域を制限して発振を防止するためのコンデ
ンサＣ１が接続されている。トランジスタＱ６のエミッ
タ面積は、トランジスタＱ１等のエミッタ面積の４倍に
設定される。
【００３７】電流発生回路３は、トランジスタＱ10，Ｑ
11と、カレントミラー回路を構成するトランジスタＱ1
2，Ｑ13および抵抗Ｒ９とを有する。トランジスタＱ13
のエミッタ面積は、トランジスタＱ１等のエミッタ面積
の４倍に設定される。
11と、カレントミラー回路を構成するトランジスタＱ1
2，Ｑ13および抵抗Ｒ９とを有する。トランジスタＱ13
のエミッタ面積は、トランジスタＱ１等のエミッタ面積
の４倍に設定される。
【００３８】次に、図３の回路の動作を数式を使って理
論的に説明する。以下では、前提として、トランジスタ
Ｑ４，Ｑ５のコレクタ電流が等しく（このコレクタ電流
をＩc0とする）、抵抗Ｒ３，Ｒ４の抵抗値も等しいとす
る。
論的に説明する。以下では、前提として、トランジスタ
Ｑ４，Ｑ５のコレクタ電流が等しく（このコレクタ電流
をＩc0とする）、抵抗Ｒ３，Ｒ４の抵抗値も等しいとす
る。
【００３９】トランジスタＱ５のベース−エミッタ間電
圧Ｖbe5 は、(7) 式で表される。
圧Ｖbe5 は、(7) 式で表される。
【００４０】
Ｖt ・ln( Ｉc0／Ｉs)＝Ｖt ・ln( Ｉc0／４Ｉs)＋Ｉc0・Ｒ５ … (7)
(7) 式を変形すると、(8) 式が得られる。
【００４１】
Ｒ５＝( Ｖt ／Ｉc0) ・ln( ４) … (8)
また、トランジスタＱ４のコレクタ電流Ｉc0は、(9) 式
で表される。
で表される。
【００４２】
Ｉc0＝( Ｖt ／Ｒ５) ・ln( ４) … (9)
(9) 式より、抵抗Ｒ３の両端の電圧Ｖr3は、(10)式で表
される。
される。
【００４３】
Ｖr3＝( Ｒ３／Ｒ５) ・Ｖt ・ln( ４) … (10)
Ｖt ＝Ｋ・Ｔ／ｑであることから、(10)式より、抵抗Ｒ
３の両端の電圧Ｖr3は、温度に比例した電圧であること
がわかる。また、出力電圧Ｖout は、(11)式で表され
る。
３の両端の電圧Ｖr3は、温度に比例した電圧であること
がわかる。また、出力電圧Ｖout は、(11)式で表され
る。
【００４４】
Ｖout ＝Ｖbe6 ＋( Ｒ３／Ｒ５) ・Ｖt ・ln( ４) …(11)
(11)式の右辺第１項は、上述したように約( −２mV) の
負の温度係数を持つ。一方、右辺第２項は、正の温度係
数を持つため、Ｒ３／Ｒ５を調整することにより、出力
電圧Ｖout は温度依存性のない電圧になる。
負の温度係数を持つ。一方、右辺第２項は、正の温度係
数を持つため、Ｒ３／Ｒ５を調整することにより、出力
電圧Ｖout は温度依存性のない電圧になる。
【００４５】また、図３の回路において、カレントミラ
ー回路１′内のトランジスタＱ７，Ｑ８および抵抗Ｒ
６，Ｒ７と、電流発生回路３内のトランジスタＱ10〜Ｑ
13および抵抗Ｒ９とは、自己バイアス電流回路を構成し
ている。この自己バイアス電流回路により、例えば、ト
ランジスタＱ11のベース電圧が低下すると、トランジス
タＱ11，Ｑ10，Ｑ７，Ｑ８はすべてオンする方向に移行
し、トランジスタＱ８のコレクタ電圧、すなわちトラン
ジスタＱ11のベース電圧が上昇して、トランジスタＱ11
のベース電圧が一定に維持される。
ー回路１′内のトランジスタＱ７，Ｑ８および抵抗Ｒ
６，Ｒ７と、電流発生回路３内のトランジスタＱ10〜Ｑ
13および抵抗Ｒ９とは、自己バイアス電流回路を構成し
ている。この自己バイアス電流回路により、例えば、ト
ランジスタＱ11のベース電圧が低下すると、トランジス
タＱ11，Ｑ10，Ｑ７，Ｑ８はすべてオンする方向に移行
し、トランジスタＱ８のコレクタ電圧、すなわちトラン
ジスタＱ11のベース電圧が上昇して、トランジスタＱ11
のベース電圧が一定に維持される。
【００４６】ここで、抵抗Ｒ６，Ｒ７，Ｒ８の抵抗値が
等しく、トランジスタＱ13がトランジスタＱ１等のエミ
ッタ面積の４倍のエミッタ面積を有する場合には、トラ
ンジスタＱ13のコレクタ電流Ｉc13 は(12)式で表され
る。
等しく、トランジスタＱ13がトランジスタＱ１等のエミ
ッタ面積の４倍のエミッタ面積を有する場合には、トラ
ンジスタＱ13のコレクタ電流Ｉc13 は(12)式で表され
る。
【００４７】
Ｉc13 ＝( Ｖt ／Ｒ９) ・ln( ４) … (12)
トランジスタＱ８のコレクタ電流Ｉc8と、トランジスタ
Ｑ９のコレクタ電流ＩC9とを等しく設定すると、コレク
タ電流Ｉc8はトランジスタＱ４，Ｑ５のコレクタ電流Ｉ
c0の２倍になる。したがって、抵抗Ｒ９の抵抗値は(13)
式で表される。
Ｑ９のコレクタ電流ＩC9とを等しく設定すると、コレク
タ電流Ｉc8はトランジスタＱ４，Ｑ５のコレクタ電流Ｉ
c0の２倍になる。したがって、抵抗Ｒ９の抵抗値は(13)
式で表される。
【００４８】
Ｒ９＝( Ｖt ／２Ｉc0) ・ln( ４) … (13)
このように、トランジスタＱ６〜Ｑ９，Ｑ12，Ｑ13の各
コレクタ電流はすべて等しい値２Ｉc0になり、その電流
は、温度に比例して変化するとともに、抵抗Ｒ９の値に
よっても変化する。
コレクタ電流はすべて等しい値２Ｉc0になり、その電流
は、温度に比例して変化するとともに、抵抗Ｒ９の値に
よっても変化する。
【００４９】上述したように、第２の実施形態は、帰還
制御用のトランジスタＱ１のベース電圧が常に一定にな
るように、カレントミラー回路１′と電流発生回路３に
より制御するため、温度変化等によって電源電圧Ｖccが
変動しても、常に定電圧を出力することができ、電源電
圧除去比(SVRR:Supply Voltage Rejection Ratio) を向
上できる。また、第１の実施形態に比べて、電源電圧Ｖ
ccと接地間に接続されるトランジスタの数が少なくなる
ため、その分、電源電圧Ｖccを低く設定でき、低電圧駆
動が可能となる。
制御用のトランジスタＱ１のベース電圧が常に一定にな
るように、カレントミラー回路１′と電流発生回路３に
より制御するため、温度変化等によって電源電圧Ｖccが
変動しても、常に定電圧を出力することができ、電源電
圧除去比(SVRR:Supply Voltage Rejection Ratio) を向
上できる。また、第１の実施形態に比べて、電源電圧Ｖ
ccと接地間に接続されるトランジスタの数が少なくなる
ため、その分、電源電圧Ｖccを低く設定でき、低電圧駆
動が可能となる。
【００５０】〔第３の実施形態〕第２の実施形態では、
電流発生回路３内のトランジスタＱ10のベース端子に、
電圧源Ｅ２を接続する例を示したが、電圧源Ｅ２の代わ
りに、ダイオード接続されたトランジスタ、またはダイ
オードを複数直列接続してもよい。
電流発生回路３内のトランジスタＱ10のベース端子に、
電圧源Ｅ２を接続する例を示したが、電圧源Ｅ２の代わ
りに、ダイオード接続されたトランジスタ、またはダイ
オードを複数直列接続してもよい。
【００５１】図４は定電圧発生回路の第３の実施形態の
回路図である。図４の回路において、一点鎖線で囲んだ
部分Ｅ２′が、図３の電圧源Ｅ２に相当する部分であ
り、その他の構成は、図３の回路と同じである。
回路図である。図４の回路において、一点鎖線で囲んだ
部分Ｅ２′が、図３の電圧源Ｅ２に相当する部分であ
り、その他の構成は、図３の回路と同じである。
【００５２】図４では、ダイオード接続、すなわちベー
ス端子とコレクタ端子が短絡されたトランジスタＱ14，
Ｑ15と、トランジスタＱ12とで、ダイオードの順方向電
圧の３倍分の電圧を生成し、この電圧をトランジスタＱ
10のベース端子に供給している。
ス端子とコレクタ端子が短絡されたトランジスタＱ14，
Ｑ15と、トランジスタＱ12とで、ダイオードの順方向電
圧の３倍分の電圧を生成し、この電圧をトランジスタＱ
10のベース端子に供給している。
【００５３】このように、トランジスタまたはダイオー
ドにより電圧源の代用をすれば、別個の電圧源を設ける
場合に比べて集積度を高めることができ、チップの小型
化が図れる。
ドにより電圧源の代用をすれば、別個の電圧源を設ける
場合に比べて集積度を高めることができ、チップの小型
化が図れる。
【００５４】なお、上述した第１〜第３の実施形態で
は、電源投入時などの正常動作を保障するためのスター
タ回路を省略して説明したが、実際には、図１等の回路
にはスタータ回路が接続される。
は、電源投入時などの正常動作を保障するためのスター
タ回路を省略して説明したが、実際には、図１等の回路
にはスタータ回路が接続される。
【００５５】図１や図３等の回路では、カレントミラー
回路１，１′をPNP トランジスタを用いて構成し、出力
端子Ｖout に接続されるトランジスタをNPN 型にする例
を説明したが、図示されたトランジスタの導電型をすべ
て逆にし、それに応じて接続関係を変更した回路であっ
ても、同様の効果が得られる。
回路１，１′をPNP トランジスタを用いて構成し、出力
端子Ｖout に接続されるトランジスタをNPN 型にする例
を説明したが、図示されたトランジスタの導電型をすべ
て逆にし、それに応じて接続関係を変更した回路であっ
ても、同様の効果が得られる。
【００５６】また、図１や図３等の回路では、接地電圧
を基準として回路を構成したが、接地電圧以外の所定の
電圧（例えば、負の電圧）を基準として回路を構成して
もよい。
を基準として回路を構成したが、接地電圧以外の所定の
電圧（例えば、負の電圧）を基準として回路を構成して
もよい。
【００５７】
【発明の効果】以上詳細に説明したように、請求項１の
発明によれば、出力電圧の帰還制御用の第３のトランジ
スタのベース電圧が変化しないように、電圧発生回路と
カレントミラー回路の間に第４のトランジスタを接続す
るため、温度等により電源電圧が変動しても、常に定電
圧を出力することができる。また、請求項５の発明によ
れば、出力電圧の帰還制御用の第１のトランジスタのベ
ース電圧が変化しないように、電流発生回路とカレント
ミラー回路とで電流制御を行うため、電源電圧が変動し
ても、常に定電圧を出力でき、かつ、低電圧駆動が可能
となる。
発明によれば、出力電圧の帰還制御用の第３のトランジ
スタのベース電圧が変化しないように、電圧発生回路と
カレントミラー回路の間に第４のトランジスタを接続す
るため、温度等により電源電圧が変動しても、常に定電
圧を出力することができる。また、請求項５の発明によ
れば、出力電圧の帰還制御用の第１のトランジスタのベ
ース電圧が変化しないように、電流発生回路とカレント
ミラー回路とで電流制御を行うため、電源電圧が変動し
ても、常に定電圧を出力でき、かつ、低電圧駆動が可能
となる。
【図１】定電圧発生回路の第１の実施形態の回路図。
【図２】定電圧発生回路の第２の実施形態のブロック
図。
図。
【図３】図２の詳細構成を示す回路図。
【図４】定電圧発生回路の第３の実施形態の回路図。
【図５】従来のバンドギャップ型の定電圧発生回路のブ
ロック図。
ロック図。
【図６】図５の詳細構成を示す回路図。
１，１′ カレントミラー回路
２ 電圧発生回路
３ 電流発生回路
Ｑ１〜Ｑ14 トランジスタ
Ｅ１，Ｅ２ 電圧源
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 橋 本 勝
神奈川県川崎市幸区堀川町580番１号
株式会社東芝 半導体システム技術セン
ター内
(56)参考文献 特開 平７−175544（ＪＰ，Ａ)
特開 昭62−293328（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G05F 3/30
Claims (12)
- 【請求項１】温度依存性のない定電圧を出力する電圧発
生回路と、 ベース端子が互いに接続された第１および第２のトラン
ジスタを有する第１のカレントミラー回路と、 前記電圧発生回路および前記第１のカレントミラー回路
に接続され、前記電圧発生回路の出力が変動しないよう
に帰還制御を行う第３のトランジスタと、を備えた定電
圧発生回路であって、 前記第１のカレントミラー回路に供給される電源電圧が
変動しても前記第３のトランジスタのベース電圧が変化
しないように、前記第１および第２のトランジスタのベ
ース端子と、前記第３のトランジスタのベース端子との
間に第４のトランジスタを接続したことを特徴とする定
電圧発生回路。 - 【請求項２】前記第４のトランジスタのエミッタ端子お
よびコレクタ端子のいずれか一方は、前記第１および第
２のトランジスタのベース端子に接続され、他方は前記
第３のトランジスタのベース端子に接続されることを特
徴とする請求項１に記載の定電圧発生回路。 - 【請求項３】前記第３のトランジスタは、NPN 型トラン
ジスタであり、 前記第１、第２および第４のトランジスタは、PNP 型ト
ランジスタであり、 前記第１および第４のトランジスタのコレクタ端子は、
前記第３のトランジスタのベース端子に接続され、 前記第４のトランジスタのエミッタ端子は、前記第１お
よび第２のトランジスタのベース端子に接続され、 前記第４のトランジスタのベース端子は、前記第２およ
び第３のトランジスタのコレクタ端子に接続されること
を特徴とする請求項１または２に記載の定電圧発生回
路。 - 【請求項４】前記電圧発生回路は、第５および第６のト
ランジスタを有する第２のカレントミラー回路と、ベー
ス端子が前記第５および第６のトランジスタのいずれか
一方のトランジスタのコレクタ端子に接続される第７の
トランジスタとを有することを特徴とする請求項１〜３
のいずれかに記載の定電圧発生回路。 - 【請求項５】温度依存性のない定電圧を出力する電圧発
生回路と、 温度に比例した電流を発生する電流発生回路と、 前記電流発生回路に接続される第１の電圧源と、 前記電圧発生回路および前記電流発生回路に接続され、
前記電流発生回路で発生された電流に比例する電流を前
記電圧発生回路に供給する第１のカレントミラー回路
と、 前記電圧発生回路および前記第１のカレントミラー回路
に接続され、前記電圧発生回路の出力が変動しないよう
に帰還制御を行う第１のトランジスタと、 前記カレントミラー回路および前記第１のトランジスタ
に電源電圧を供給する第２の電圧源と、を備え、 前記電流発生回路および前記第１のカレントミラー回路
は、前記第２の電圧源から前記第１のカレントミラー回
路に供給される電源電圧が変動しても前記第１のトラン
ジスタのベース電圧が変動しないように、前記電圧発生
回路に供給する電流を制御することを特徴とする定電圧
発生回路。 - 【請求項６】前記第１の電圧源と、前記電流発生回路
と、前記第１のカレントミラー回路の一部とで、自己バ
イアス電流回路が構成され、 前記自己バイアス電流回路は、前記第１のカレントミラ
ー回路と前記電流発生回路との接続点の電圧が前記第１
のトランジスタのベース電圧と略等しくなるように帰還
制御を行うことを特徴とする請求項５に記載の定電圧発
生回路。 - 【請求項７】前記第１の電圧源は、所定の電圧を基準電
圧として第１の電圧を出力し、 前記第２の電圧源は、前記所定の電圧を基準電圧とし
て、前記第１の電圧よりも高い第２の電圧を出力し、 前記電流発生回路および前記電圧発生回路は、前記所定
の電圧を基準電圧として動作することを特徴とする請求
項５または６に記載の定電圧発生回路。 - 【請求項８】前記電流発生回路は、第２のカレントミラ
ー回路を構成する第２および第３のトランジスタと、ベ
ース端子が前記第１の電圧源に接続された第４のトラン
ジスタと、前記第３および第４のトランジスタの間に接
続された第５のトランジスタと、を有し、 前記第１のカレントミラー回路は、ベース端子が互いに
接続された第６、第７および第８のトランジスタを有
し、前記第２および第３のトランジスタの各コレクタ端
子に流れる電流と略等しい電流を前記第６、第７および
第８のトランジスタの各コレクタ端子に流すことを特徴
とする請求項５〜７のいずれかに記載の定電圧発生回
路。 - 【請求項９】前記第１〜第４のトランジスタはNPN 型ト
ランジスタであり、 前記第５〜第８のトランジスタはPNP 型トランジスタで
あり、 前記第５のトランジスタのベース端子は、前記第３およ
び第７のトランジスタのコレクタ端子に接続され、 前記第５のトランジスタのエミッタ端子は、前記第４の
トランジスタのエミッタ端子に接続され、 前記第６のトランジスタのコレクタ端子は、前記第２の
トランジスタのコレクタ端子に接続され、 前記第７のトランジスタのコレクタ端子は、前記第３の
トランジスタのコレクタ端子に接続され、 前記第８のトランジスタのコレクタ端子は前記第１のト
ランジスタのベース端子に接続され、 前記第１のトランジスタのコレクタ端子は前記第２の電
圧源に接続され、 前記第１のトランジスタのエミッタ端子から定電圧が出
力されることを特徴とする請求項８に記載の定電圧発生
回路。 - 【請求項１０】前記第１の電圧源と前記第２〜第７のト
ランジスタとを含んで自己バイアス電流回路が構成さ
れ、 前記自己バイアス電流回路は、前記第５のトランジスタ
のベース電圧が前記第１のトランジスタのベース電圧と
等しくなるように帰還制御を行うことを特徴とする請求
項８または９に記載の定電圧発生回路。 - 【請求項１１】前記第１の電圧源は、ダイオード、また
はダイオード接続されたトランジスタを複数直列接続し
て構成され、ダイオードの順方向電圧の整数倍の電圧を
出力することを特徴とする請求項５〜１０のいずれかに
記載の定電圧発生回路。 - 【請求項１２】前記電圧発生回路は、第３のカレントミ
ラー回路とベース−エミッタ間が負の温度特性を持つ第
９のトランジスタを有し、この第３のカレントミラー回
路内に設けられる抵抗の両端電圧は、正の温度依存性を
持っており、前記抵抗の両端電圧と前記第９のトランジ
スタのベース−エミッタ間電圧とを加算して、温度依存
性のない定電圧を出力することを特徴とする請求項５〜
１１のいずれかに記載の定電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25467397A JP3529601B2 (ja) | 1997-09-19 | 1997-09-19 | 定電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25467397A JP3529601B2 (ja) | 1997-09-19 | 1997-09-19 | 定電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1195850A JPH1195850A (ja) | 1999-04-09 |
| JP3529601B2 true JP3529601B2 (ja) | 2004-05-24 |
Family
ID=17268281
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25467397A Expired - Fee Related JP3529601B2 (ja) | 1997-09-19 | 1997-09-19 | 定電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3529601B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7091712B2 (en) * | 2004-05-12 | 2006-08-15 | Freescale Semiconductor, Inc. | Circuit for performing voltage regulation |
| JP5301147B2 (ja) * | 2007-12-13 | 2013-09-25 | スパンション エルエルシー | 電子回路 |
-
1997
- 1997-09-19 JP JP25467397A patent/JP3529601B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1195850A (ja) | 1999-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7151365B2 (en) | Constant voltage generator and electronic equipment using the same | |
| JPH0727424B2 (ja) | 定電流源回路 | |
| US5119015A (en) | Stabilized constant-voltage circuit having impedance reduction circuit | |
| JPH0561558A (ja) | 基準電圧発生回路 | |
| JPS5847723B2 (ja) | アンテイカデンゲンカイロ | |
| JPH0681013U (ja) | 電流源回路 | |
| JPH0123802B2 (ja) | ||
| JP2704245B2 (ja) | 基準電圧発生回路 | |
| US4675593A (en) | Voltage power source circuit with constant voltage output | |
| JP3529601B2 (ja) | 定電圧発生回路 | |
| JPH1124769A (ja) | 定電流回路 | |
| JPS5894019A (ja) | 基準電圧発生回路 | |
| JP3347896B2 (ja) | 定電圧源回路 | |
| JPH08339232A (ja) | 基準電圧回路 | |
| JPH11205045A (ja) | 電流供給回路およびバイアス電圧回路 | |
| US4374356A (en) | Constant voltage circuit | |
| JP2629234B2 (ja) | 低電圧基準電源回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JP3736077B2 (ja) | 電圧比較回路 | |
| US5355078A (en) | Semiconductor integrated circuit for a stabilized power supply circuit | |
| JPH0789304B2 (ja) | 基準電圧回路 | |
| JPH0477329B2 (ja) | ||
| JPS63236403A (ja) | 電流源回路 | |
| JP2581163B2 (ja) | 直結型アンプ | |
| JP2591817Y2 (ja) | 定電圧生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040210 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040225 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |