JPH0477329B2 - - Google Patents
Info
- Publication number
- JPH0477329B2 JPH0477329B2 JP22722383A JP22722383A JPH0477329B2 JP H0477329 B2 JPH0477329 B2 JP H0477329B2 JP 22722383 A JP22722383 A JP 22722383A JP 22722383 A JP22722383 A JP 22722383A JP H0477329 B2 JPH0477329 B2 JP H0477329B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- transistors
- emitter
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】
［発明の技術分野］
この発明は定電圧回路に関し、特に、電源の依
存性が少なくしかも集積回路に適した定電圧回路
の改良に関する。
存性が少なくしかも集積回路に適した定電圧回路
の改良に関する。
［従来技術］
第１図は従来の定電圧回路の一例を示す図であ
る。第１図において、NPNトランジスタ１，２
はそれぞれのエミツタ面積比がＡ：１に選ばれた
第１のカレントミラー回路を構成する。この第１
のカレントミラー回路と電源２４との間には、そ
れぞれのコレクタ面積比が１：Ｂに選ばれた
PNPトランジスタ３，４からなる第２のカレン
トミラー回路が接続される。NPNトランジスタ
５，６はそれぞれのエミツタ面積比が１：Ｃに選
ばれていて、第３のカレントミラー回路を構成す
る。NPNトランジスタ５，６のエミツタ間には
電流制限用抵抗２１が接続され、かつNPNトラ
ンジスタ５のエミツタは第１のトランジスタ１の
コレクタに接続される。また、NPNトランジス
タ５のコレクタは電源に接続され、NPNトラン
ジスタ６のコレクタは第３のトランジスタ３のコ
レクタに接続される。PNPトランジスタ３と
NPNトランジスタ６の各コレクタの接続点には
トランジスタ７と抵抗２２とからなる電流流出回
路が接続される。なお、第２のカレントミラー回
路を構成するPNPトランジスタ３，４のベース
には出力電圧を発生させるためのトランジスタ８
のベースが接続され、このトランジスタ８のエミ
ツタは電源２４に接続されかつそのコレクタは抵
抗２３を介して接地される。また、トランジスタ
９は第２のカレントミラー回路を構成するPNP
トランジスタ３，４のベースに接続されて、その
エミツタから第３のカレントミラー回路を構成す
るNPNトランジスタ５，６のベースにベース電
位を与える。
る。第１図において、NPNトランジスタ１，２
はそれぞれのエミツタ面積比がＡ：１に選ばれた
第１のカレントミラー回路を構成する。この第１
のカレントミラー回路と電源２４との間には、そ
れぞれのコレクタ面積比が１：Ｂに選ばれた
PNPトランジスタ３，４からなる第２のカレン
トミラー回路が接続される。NPNトランジスタ
５，６はそれぞれのエミツタ面積比が１：Ｃに選
ばれていて、第３のカレントミラー回路を構成す
る。NPNトランジスタ５，６のエミツタ間には
電流制限用抵抗２１が接続され、かつNPNトラ
ンジスタ５のエミツタは第１のトランジスタ１の
コレクタに接続される。また、NPNトランジス
タ５のコレクタは電源に接続され、NPNトラン
ジスタ６のコレクタは第３のトランジスタ３のコ
レクタに接続される。PNPトランジスタ３と
NPNトランジスタ６の各コレクタの接続点には
トランジスタ７と抵抗２２とからなる電流流出回
路が接続される。なお、第２のカレントミラー回
路を構成するPNPトランジスタ３，４のベース
には出力電圧を発生させるためのトランジスタ８
のベースが接続され、このトランジスタ８のエミ
ツタは電源２４に接続されかつそのコレクタは抵
抗２３を介して接地される。また、トランジスタ
９は第２のカレントミラー回路を構成するPNP
トランジスタ３，４のベースに接続されて、その
エミツタから第３のカレントミラー回路を構成す
るNPNトランジスタ５，６のベースにベース電
位を与える。
次に、第１図を参照して従来の定電圧回路の動
作について説明する。まず、NPNトランジスタ
５，６のコレクタからエミツタに電流I1，I2が流
れると、 I1＋I2＝I3 ……(1) なる電流I3がNPNトランジスタ１のコレクタに
流れる。また、電流I2はNPNトランジスタ６の
コレクタ電流となる。なお、NPNトランジスタ
６のhfeは十分高いものとする。
作について説明する。まず、NPNトランジスタ
５，６のコレクタからエミツタに電流I1，I2が流
れると、 I1＋I2＝I3 ……(1) なる電流I3がNPNトランジスタ１のコレクタに
流れる。また、電流I2はNPNトランジスタ６の
コレクタ電流となる。なお、NPNトランジスタ
６のhfeは十分高いものとする。
次に、第２のカレントミラー回路を構成する
PNPトランジスタ３，４を介して電流I2，I4が流
れ、両者は次の関係にある。
PNPトランジスタ３，４を介して電流I2，I4が流
れ、両者は次の関係にある。
I4＝BI2 ……(2)
なお、PNPトランジスタ３，４のhfeは高く、
ベース電流は無視するものとする。次に、NPN
トランジスタ１，２を介して電流I3，I4が流れ、
両者は次の関係にある。
ベース電流は無視するものとする。次に、NPN
トランジスタ１，２を介して電流I3，I4が流れ、
両者は次の関係にある。
I3＝AI4 ……(3)
なお、ここではNPNトランジスタ１，２のhfe
が十分高く、ベース電流は無視するものとする。
が十分高く、ベース電流は無視するものとする。
上述の第(1)，(2)，(3)式より、次の第(4)式が得ら
れる。
れる。
I1＝（AB−１）I2 ……(4)
また、電流制限用抵抗２１の両端間に発生する
電圧ΔVは、次の第(5)式で表わされる。
電圧ΔVは、次の第(5)式で表わされる。
ΔV＝VBE5−VBE6
＝（kT／ｑ）ln（I1／Is）
−（kT／ｑ）ln（I2／CIs）
＝（kT／ｑ）ln（AB−１）・Ｃ ……(5)
ただし、ｋはボルツマン定数、Ｔは絶対温度、
ｑは電子の電荷である。
ｑは電子の電荷である。
このとき、電流制限用抵抗２１を流れる電流I2
は次の第(6)式で表わされる。
は次の第(6)式で表わされる。
I2＝ΔV／R1
＝（kT／qR1）ln（AB−１）・Ｃ ……(6)
ここで、R1は電流制限用抵抗２１の抵抗値で
ある。トランジスタ３と５を同一の形状にしたも
のとすると、そのコレクタ電流はI2となり、抵抗
２３に発生する出力電圧V0は、 V0＝I2・R3 ＝（R3／R1）・（kT／ｑ）ln （AB−１）・Ｃ＝K1Ｔ・lnK2 ……(7) ただし、K1＝R3ｋ／R1ｑ，K2＝（AB−１）・
Ｃとなり、これらのK1，K2は共に周辺回路に依
存しない値であり、第(7)式より出力電圧V0は、
絶対温度に比例した値となる。
ある。トランジスタ３と５を同一の形状にしたも
のとすると、そのコレクタ電流はI2となり、抵抗
２３に発生する出力電圧V0は、 V0＝I2・R3 ＝（R3／R1）・（kT／ｑ）ln （AB−１）・Ｃ＝K1Ｔ・lnK2 ……(7) ただし、K1＝R3ｋ／R1ｑ，K2＝（AB−１）・
Ｃとなり、これらのK1，K2は共に周辺回路に依
存しない値であり、第(7)式より出力電圧V0は、
絶対温度に比例した値となる。
また、トランジスタ３，４のコレクタ・エミツ
タ間電圧はそれぞれ次の第(8)，(9)式となる。
タ間電圧はそれぞれ次の第(8)，(9)式となる。
VCE3＝VBE3 ……(8)
VCE4＝Ｂ−VBE2 ……(9)
ただし、VBE3，VBE2は、トランジスタ２，３の
ベース・エミツタ間順方向飽和電圧である。
ベース・エミツタ間順方向飽和電圧である。
上述のごとく、第１図に示した従来の定電圧回
路において、前述の第(8)，(9)式に示したごとく、
トランジスタ３のコレクタ・エミツタ間電圧は一
定であり、トランジスタ４のコレクタ・エミツタ
間電圧は電源２４の値に依存しており、電源電圧
が変動すると、トランジスタ４はアーリ効果を生
じ、そのため電流I4が変動し、出力電圧が変動す
るなどの欠点があつた。
路において、前述の第(8)，(9)式に示したごとく、
トランジスタ３のコレクタ・エミツタ間電圧は一
定であり、トランジスタ４のコレクタ・エミツタ
間電圧は電源２４の値に依存しており、電源電圧
が変動すると、トランジスタ４はアーリ効果を生
じ、そのため電流I4が変動し、出力電圧が変動す
るなどの欠点があつた。
［発明の概要］
それゆえに、この発明の主たる目的は、第１の
カレントミラー回路に対してカスケード接続され
た第２のカレントミラー回路を構成する第３およ
び第４のトランジスタのうちの第４のコレクタ・
エミツタ間電圧が電源変動に依存しないようにク
ランプ電圧を第１のカレントミラー回路を構成す
る第１および第２のトランジスタのベースに与え
ることにより、出力電圧を安定化できる定電圧回
路を提供することである。
カレントミラー回路に対してカスケード接続され
た第２のカレントミラー回路を構成する第３およ
び第４のトランジスタのうちの第４のコレクタ・
エミツタ間電圧が電源変動に依存しないようにク
ランプ電圧を第１のカレントミラー回路を構成す
る第１および第２のトランジスタのベースに与え
ることにより、出力電圧を安定化できる定電圧回
路を提供することである。
この発明の上述の目的およびその他の目的と特
徴は以下に図面を参照して行なう詳細な説明から
一層明らかとなろう。
徴は以下に図面を参照して行なう詳細な説明から
一層明らかとなろう。
［発明の実施例］
第２図はこの発明の一実施例の電気回路図であ
る。この第２図に示す実施例は、第１図に示した
従来の定電圧回路に新たに以下のような回路を付
加したものである。すなわち、第２のカレントミ
ラー回路を構成するトランジスタ３，４のベース
電流を補償するためのトランジスタ１０が設けら
れる。このトランジスタ１０のエミツタはトラン
ジスタ３，４の各ベースに接続され、そのベース
はトランジスタ３のコレクタに接続され、そのコ
レクタは接地される。また、第１のカレントミラ
ー回路を構成するトランジスタ１，２のベース電
流を補償するとともにアーリ効果を補償するため
のトランジスタ１１，１２が設けられる。トラン
ジスタ１１のコレクタはトランジスタ１，２の各
ベースに接続され、そのエミツタはトランジスタ
１２のエミツタに接続される。トランジスタ１２
のベースはトランジスタ２と４の各コレクタの接
続点に接続され、そのコレクタは電源２４に接続
される。また、トランジスタ１１のベースにはア
ーリ効果補償用クランプ回路３０からクランプ電
圧が与えられる。
る。この第２図に示す実施例は、第１図に示した
従来の定電圧回路に新たに以下のような回路を付
加したものである。すなわち、第２のカレントミ
ラー回路を構成するトランジスタ３，４のベース
電流を補償するためのトランジスタ１０が設けら
れる。このトランジスタ１０のエミツタはトラン
ジスタ３，４の各ベースに接続され、そのベース
はトランジスタ３のコレクタに接続され、そのコ
レクタは接地される。また、第１のカレントミラ
ー回路を構成するトランジスタ１，２のベース電
流を補償するとともにアーリ効果を補償するため
のトランジスタ１１，１２が設けられる。トラン
ジスタ１１のコレクタはトランジスタ１，２の各
ベースに接続され、そのエミツタはトランジスタ
１２のエミツタに接続される。トランジスタ１２
のベースはトランジスタ２と４の各コレクタの接
続点に接続され、そのコレクタは電源２４に接続
される。また、トランジスタ１１のベースにはア
ーリ効果補償用クランプ回路３０からクランプ電
圧が与えられる。
アーリ効果補償用クランプ回路３０はトランジ
スタ１３，１４，１５とダイオード１６と抵抗２
５，２６とから構成される。トランジスタ１３の
ベースとコレクタは電源２４に接続され、そのエ
ミツタはトランジスタ１４のベースに接続され
る。トランジスタ１４のコレクタは電源２４に接
続され、そのエミツタはトランジスタ１５のベー
スに接続されるとともに、抵抗２５を介してトラ
ンジスタ１５のエミツタとダイオード１６のアノ
ードに接続される。トランジスタ１５のコレクタ
は電源２４に接続され、ダイオード１６のカソー
ドは抵抗２６を介して接地されるとともに、前述
のトランジスタ１１のベースに接続される。
スタ１３，１４，１５とダイオード１６と抵抗２
５，２６とから構成される。トランジスタ１３の
ベースとコレクタは電源２４に接続され、そのエ
ミツタはトランジスタ１４のベースに接続され
る。トランジスタ１４のコレクタは電源２４に接
続され、そのエミツタはトランジスタ１５のベー
スに接続されるとともに、抵抗２５を介してトラ
ンジスタ１５のエミツタとダイオード１６のアノ
ードに接続される。トランジスタ１５のコレクタ
は電源２４に接続され、ダイオード１６のカソー
ドは抵抗２６を介して接地されるとともに、前述
のトランジスタ１１のベースに接続される。
次に、この発明の一実施例の動作について説明
する。この第２図に示す出力端子すなわち抵抗２
３の両端には前述の第(7)式と同様にして出力電圧
V0が得られる。また、トランジスタ３，４のコ
レクタ・エミツタ間電圧はそれぞれ次の第(10)，
（11）式に示すごとくとなる。
する。この第２図に示す出力端子すなわち抵抗２
３の両端には前述の第(7)式と同様にして出力電圧
V0が得られる。また、トランジスタ３，４のコ
レクタ・エミツタ間電圧はそれぞれ次の第(10)，
（11）式に示すごとくとなる。
VCE3＝VBE3＋VBE10≒2VBE ……(10)
VCE4＝VBE13＋VBE14＋VBE15＋VAK16
−（VBE11＋VBE12）≒2VBE
ただし、VBE10，VBE11，VBE12，VBE13，VBE14，
VAK15はそれぞれトランジスタ１０ないし１５の
ベース・エミツタ間順方向飽和電圧およびダイオ
ード１６のアノード・カソード間電圧である。
VAK15はそれぞれトランジスタ１０ないし１５の
ベース・エミツタ間順方向飽和電圧およびダイオ
ード１６のアノード・カソード間電圧である。
すなわち、トランジスタ１１のベースには、電
源電圧Vccよりもトランジスタ１３，１４，１５
のベース・エミツタ間電圧およびダイオード１６
のアノード・カソード間電圧だけ低いクランプ電
圧が与えられることになる。このクランプ電圧に
応じてトランジスタ１１は電源２４からトランジ
スタ１２を介してトランジスタ１，２のベースに
ベース電位を与える。一方、トランジスタ４のコ
レクタ・エミツタ間電圧はクランプ電圧よりもト
ランジスタ１１および１２のベース・エミツタ間
電圧の和だけ低い電圧すなわち2VBEを生じるこ
とになり、この電圧はクランプ電圧が一定である
ため電源２４が変動しても変化することはない。
源電圧Vccよりもトランジスタ１３，１４，１５
のベース・エミツタ間電圧およびダイオード１６
のアノード・カソード間電圧だけ低いクランプ電
圧が与えられることになる。このクランプ電圧に
応じてトランジスタ１１は電源２４からトランジ
スタ１２を介してトランジスタ１，２のベースに
ベース電位を与える。一方、トランジスタ４のコ
レクタ・エミツタ間電圧はクランプ電圧よりもト
ランジスタ１１および１２のベース・エミツタ間
電圧の和だけ低い電圧すなわち2VBEを生じるこ
とになり、この電圧はクランプ電圧が一定である
ため電源２４が変動しても変化することはない。
なお、上述の実施例では、アーリ効果補償用ク
ランプ回路３０としてトランジスタ１３，１４，
１５およびダイオード１６によつて構成したが、
これに限ることなくトランジスタを３ないし５個
用いて構成しても同等の効果を得ることができ
る。
ランプ回路３０としてトランジスタ１３，１４，
１５およびダイオード１６によつて構成したが、
これに限ることなくトランジスタを３ないし５個
用いて構成しても同等の効果を得ることができ
る。
［発明の効果］
以上のように、この発明によれば、第１のクラ
ンプ回路にカスケード接続された第２のクランプ
回路を構成するトランジスタ３，４のコレクタ・
エミツタ間電圧をクランプ電圧に応じて一定にす
るようにしたので、電源電圧の変動によつて変動
することはなく、出力電圧も電源電圧の変動に影
響されることなく精度の高い定電圧出力を得るこ
とができる。特に、この発明を半導体集積回路と
して構成すると、高精度の絶対温度に比例する定
電圧出力を得ることができ、用途として民生用の
みならず産業用の分野へ幅広く用いることができ
る。
ンプ回路にカスケード接続された第２のクランプ
回路を構成するトランジスタ３，４のコレクタ・
エミツタ間電圧をクランプ電圧に応じて一定にす
るようにしたので、電源電圧の変動によつて変動
することはなく、出力電圧も電源電圧の変動に影
響されることなく精度の高い定電圧出力を得るこ
とができる。特に、この発明を半導体集積回路と
して構成すると、高精度の絶対温度に比例する定
電圧出力を得ることができ、用途として民生用の
みならず産業用の分野へ幅広く用いることができ
る。
第１図は従来の定電圧回路を示す図である。第
２図はこの発明の一実施例を示す図である。 図において、１，２は第１のカレントミラー回
路を構成するトランジスタ、３，４は第２のカレ
ントミラー回路を構成するトランジスタ、５，６
は第３のカレントミラー回路を構成するトランジ
スタ、１０はベース電流補償用トランジスタ、１
１，１２はベース電流補償用ならびにアーリ効果
補償用トランジスタ、３０はアーリ効果補償用ク
ランプ回路、２４は電源を示す。
２図はこの発明の一実施例を示す図である。 図において、１，２は第１のカレントミラー回
路を構成するトランジスタ、３，４は第２のカレ
ントミラー回路を構成するトランジスタ、５，６
は第３のカレントミラー回路を構成するトランジ
スタ、１０はベース電流補償用トランジスタ、１
１，１２はベース電流補償用ならびにアーリ効果
補償用トランジスタ、３０はアーリ効果補償用ク
ランプ回路、２４は電源を示す。
Claims (1)
- 【特許請求の範囲】 １ それぞれのコレクタ面積比がＡ：１に選ばれ
た第１および第２のトランジスタからなる第１の
カレントミラー回路、 それぞれのコレクタ面積比が１：Ｂに選ばれた
第３および第４のトランジスタからなり、第１の
基準電位と前記第１のカレントミラー回路との間
にカスケード接続される第２のカレントミラー回
路、 それぞれのコレクタ面積比が１：Ｃに選ばれた
第５および第６のトランジスタと、前記第５およ
び第６のトランジスタのエミツタ間に接続される
電流制限用抵抗とを含み、前記第５のトランジス
タのエミツタが前記第１のトランジスタのコレク
タに接続され、前記第５のトランジスタのコレク
タが前記第１の基準電位に接続され、前記第６の
トランジスタのコレクタが前記第３のトランジス
タのコレクタに接続される第３のカレントミラー
回路、 前記第３のトランジスタのコレクタと前記第６
のトランジスタのコレクタとの接続点に接続され
る電流流出回路、ならびに そのベースが前記第３および第４のトランジス
タのベースに接続され、そのエミツタが前記第１
の基準電位に接続され、そのコレクタから定電圧
化された電圧が出力される第７のトランジスタ、
を備えた定電圧回路において、さらに 複数のダイオードを直列接続した電圧に相当す
るクランプ電圧を発生するクランプ電圧発生回
路、 前記クランプ電圧発生回路からのクランプ電圧
をそのベースに受け、そのコレクタが前記第１お
よび第２のトランジスタのベースに接続される第
８のトランジスタ、 そのエミツタが前記第８のトランジスタのエミ
ツタに接続され、そのコレクタが前記第１の基準
電位に接続され、そのベースが前記第４のトラン
ジスタのコレクタと前記第２のトランジスタのコ
レクタとの接続点に接続される第９のトランジス
タ、ならびに そのベースが前記第３のトランジスタのコレク
タに接続され、そのエミツタが前記第３のトラン
ジスタのベースに接続され、そのコレクタが第２
の基準電位に接続される第10のトランジスタを備
えた、定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22722383A JPS60117312A (ja) | 1983-11-29 | 1983-11-29 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22722383A JPS60117312A (ja) | 1983-11-29 | 1983-11-29 | 定電圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60117312A JPS60117312A (ja) | 1985-06-24 |
| JPH0477329B2 true JPH0477329B2 (ja) | 1992-12-08 |
Family
ID=16857424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22722383A Granted JPS60117312A (ja) | 1983-11-29 | 1983-11-29 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60117312A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2572754B2 (ja) * | 1986-10-01 | 1997-01-16 | 三菱電機株式会社 | 定電圧回路 |
| US5206550A (en) * | 1991-06-20 | 1993-04-27 | Texas Instruments, Incorporated | Amplifier with actively clamped load |
| JP4581920B2 (ja) * | 2005-08-31 | 2010-11-17 | 株式会社デンソー | カレントミラー回路および定電流回路 |
-
1983
- 1983-11-29 JP JP22722383A patent/JPS60117312A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60117312A (ja) | 1985-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100233761B1 (ko) | 밴드 갭 기준 회로 | |
| US4119869A (en) | Constant current circuit | |
| JPH0727425B2 (ja) | 電圧発生回路 | |
| JPS635923B2 (ja) | ||
| JPH0123802B2 (ja) | ||
| JPH0473806B2 (ja) | ||
| US4352057A (en) | Constant current source | |
| US4485313A (en) | Low-value current source circuit | |
| JPS5894019A (ja) | 基準電圧発生回路 | |
| JPH03788B2 (ja) | ||
| JPH0477329B2 (ja) | ||
| JPS6398159A (ja) | 温度補償された電流源およびこれを用いた電圧調整器 | |
| JPH02191012A (ja) | 電圧発生回路 | |
| JPH10268953A (ja) | 電流源回路 | |
| GB2240442A (en) | Threshold voltage generating circuit for integrated circuit | |
| JPH09146648A (ja) | 基準電圧発生回路 | |
| US4230980A (en) | Bias circuit | |
| JPH0316646B2 (ja) | ||
| JP2729071B2 (ja) | 定電流回路 | |
| JPH0471364B2 (ja) | ||
| JPS6131644B2 (ja) | ||
| KR830000469Y1 (ko) | 신호변환 회로 | |
| JPS645369Y2 (ja) | ||
| JPH0680997B2 (ja) | 掛算回路 | |
| JP3036084B2 (ja) | 定電圧回路 |