JPH02191012A - 電圧発生回路 - Google Patents
電圧発生回路Info
- Publication number
- JPH02191012A JPH02191012A JP1011323A JP1132389A JPH02191012A JP H02191012 A JPH02191012 A JP H02191012A JP 1011323 A JP1011323 A JP 1011323A JP 1132389 A JP1132389 A JP 1132389A JP H02191012 A JPH02191012 A JP H02191012A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- generating circuit
- output
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 6
- 238000010586 diagram Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/22—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only
- G05F3/222—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage
- G05F3/225—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the bipolar type only with compensation for device parameters, e.g. Early effect, gain, manufacturing process, or external variations, e.g. temperature, loading, supply voltage producing a current or voltage as a predetermined function of the temperature
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/907—Temperature compensation of semiconductor
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路における電圧発生回路に関し、
特に温度変化に対し出力電圧値が補償された電圧発生回
路に関する。
特に温度変化に対し出力電圧値が補償された電圧発生回
路に関する。
従来、半導体集積回路における電圧発生回路としては、
論理出力回路の出力段に用いられている。
論理出力回路の出力段に用いられている。
第4図はかかる従来の一例を示す論理回路の出力段回路
図である。
図である。
第4図に示すように、論理出力段を構成する出力電圧値
設定用電圧発生回路は、バイポーラトランジスタ(以下
、トランジスタと称す)Qlのコレクタ・ベース間にシ
ョットキ・バリア・ダイオード(以下、SBDと称す)
DIを接続した回路であり、最も一般的に用いられてい
る。
設定用電圧発生回路は、バイポーラトランジスタ(以下
、トランジスタと称す)Qlのコレクタ・ベース間にシ
ョットキ・バリア・ダイオード(以下、SBDと称す)
DIを接続した回路であり、最も一般的に用いられてい
る。
この電圧発生回路における出力端子OUTの出力電圧値
VOLは、トランジスタQ1のベース・エミッタ順方向
電圧■、と、5BDDIの順方向電圧VSとの差により
決まり、 V OL= V p V s・・・・・・(1)とし
て与えられる。すなわち、5BDD1の順方向電圧Vs
をクランプ電圧発生源として用い、トランジスタQ1の
コレクタ電圧が下がり過ぎることによるコレクタ飽和を
抑制している。かかる回路例における出力電圧VOLの
温度依存性は前記(1)式より、 それ故、上記(2)および(3)式より、ここで、代表
的値として、VP =0.8V、vs二O,5V、Vo
=1..2V、Vas= 0 、 7 Vとし且つT
=300°にとすると、(4)式からすなわち、(5)
式より出力電圧V。9、は温度に対して−0、7[mV
/deg]の温度依存性を有することになる。
VOLは、トランジスタQ1のベース・エミッタ順方向
電圧■、と、5BDDIの順方向電圧VSとの差により
決まり、 V OL= V p V s・・・・・・(1)とし
て与えられる。すなわち、5BDD1の順方向電圧Vs
をクランプ電圧発生源として用い、トランジスタQ1の
コレクタ電圧が下がり過ぎることによるコレクタ飽和を
抑制している。かかる回路例における出力電圧VOLの
温度依存性は前記(1)式より、 それ故、上記(2)および(3)式より、ここで、代表
的値として、VP =0.8V、vs二O,5V、Vo
=1..2V、Vas= 0 、 7 Vとし且つT
=300°にとすると、(4)式からすなわち、(5)
式より出力電圧V。9、は温度に対して−0、7[mV
/deg]の温度依存性を有することになる。
第5図は従来の他の例を示す論理回路の出力段回路図で
ある。
ある。
第5図に示すように、かかる出力段回路は第4図と異な
り、SBDを用いずに製造プロセスの簡略化を図った出
力回路の具体例である。この場合、抵抗R1,R2およ
びトランジスタQ]からなる電圧発生路の電位差と、ダ
イオードD2及びトランジスタQ2のベース・エミッタ
間電位とを利用し、トランジスタQ2のコレクタ飽和の
不要な降下を防止している。
り、SBDを用いずに製造プロセスの簡略化を図った出
力回路の具体例である。この場合、抵抗R1,R2およ
びトランジスタQ]からなる電圧発生路の電位差と、ダ
イオードD2及びトランジスタQ2のベース・エミッタ
間電位とを利用し、トランジスタQ2のコレクタ飽和の
不要な降下を防止している。
すなわち、トランジスタQ1のコレクタ・エミッタ間に
発生する電位差VCEは次の(6)式で与えられる。
発生する電位差VCEは次の(6)式で与えられる。
但し、VFはトランジスタQ1のベース・エミッタ順方
向電圧である。
向電圧である。
一方、ダイオードD2.トランジスタQ2によりQ点に
発生する電圧は2VFであるので、前述の(6)式より
出力端子OUTの出力電圧V。Lは、となる。ここで一
般的な値として、VOL= 0 、3V 、 Vp=O
、’ 8 Vとすると、(7)式よりR4/R5の値
は0.625となる。
発生する電圧は2VFであるので、前述の(6)式より
出力端子OUTの出力電圧V。Lは、となる。ここで一
般的な値として、VOL= 0 、3V 、 Vp=O
、’ 8 Vとすると、(7)式よりR4/R5の値
は0.625となる。
この時、出力電圧VoLの温度依存性は、(7)式で抵
抗比R4/R5の値が温度に対して一定とすれば、前述
した(2)、(3)および(7)式より、従って、この
(8)−にR4/R5−0,625Vp=0.8V 、
Vo =1.2V、T=30’ Kを代入すると、 θVOL/θT#−0,5[mV/deA]−−(9)
となる。すなわち、出力電圧VOLは温度に対して、−
0、5[mV/de!]の温度依存性を有することにな
る。
抗比R4/R5の値が温度に対して一定とすれば、前述
した(2)、(3)および(7)式より、従って、この
(8)−にR4/R5−0,625Vp=0.8V 、
Vo =1.2V、T=30’ Kを代入すると、 θVOL/θT#−0,5[mV/deA]−−(9)
となる。すなわち、出力電圧VOLは温度に対して、−
0、5[mV/de!]の温度依存性を有することにな
る。
第6図は従来の他の例を示す電圧発生回路図である。
第6図に示すように、この電圧発生回路は出力電圧が数
百mVという通常の電源回路に用いられるものである。
百mVという通常の電源回路に用いられるものである。
すなわち、トランジスタQ3のエミッタ側から取り出す
出力電圧OUTがバンドギャップ■Gと同じ程度の電圧
源、所謂バンドギャップ電圧源等に用いられる回路であ
る。
出力電圧OUTがバンドギャップ■Gと同じ程度の電圧
源、所謂バンドギャップ電圧源等に用いられる回路であ
る。
上述した従来の電圧発生回路は、論理出力回路等の出力
電圧■。Lがダイオードやトランジスタの順方向電圧V
S 、VFによって決まるため、温度に対し特に負の依
存性を有するように構成されている。それ故、従来の電
圧発生回路においては、出力回路トランジスタのコレク
タ飽和(特に高温時に生じ易い)を引き起こす可能性が
高いという欠点がある。
電圧■。Lがダイオードやトランジスタの順方向電圧V
S 、VFによって決まるため、温度に対し特に負の依
存性を有するように構成されている。それ故、従来の電
圧発生回路においては、出力回路トランジスタのコレク
タ飽和(特に高温時に生じ易い)を引き起こす可能性が
高いという欠点がある。
本発明の目的は、かかる出力回路トランジスタのコレク
タ飽和を抑制できるような温度補償された電圧発生回路
を提供することにある。
タ飽和を抑制できるような温度補償された電圧発生回路
を提供することにある。
本発明の電圧発生回路は、バイポーラトランジスタと、
前記バイポーラトランジスタのコレクタ・ペース間に接
続した第一の抵抗と、前記バイポーラトランジスタのベ
ース・エミッタ間に接続した第二の抵抗およびショット
キ・バリア・ダイオードからなる直列回路とを有して構
成される。
前記バイポーラトランジスタのコレクタ・ペース間に接
続した第一の抵抗と、前記バイポーラトランジスタのベ
ース・エミッタ間に接続した第二の抵抗およびショット
キ・バリア・ダイオードからなる直列回路とを有して構
成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の詳細な説明するための基本的な電圧発
生回路図である。
生回路図である。
第1図に示すように、本実施例においては、バイポーラ
トランジスタQ1と、このトランジスタQ1のベース・
コレクタ間に接続した第一の抵抗R1と、同じトランジ
スタQ1のベース・エミッタ間に接続した第二の抵抗R
2と5BDDIからなる直列回路とを有して構成される
。かかる基本電圧発生回路のA点より動作に充分な電流
が流入した場合、A点およびB点間に発生する電位差V
ABは次の(10)式となる。
トランジスタQ1と、このトランジスタQ1のベース・
コレクタ間に接続した第一の抵抗R1と、同じトランジ
スタQ1のベース・エミッタ間に接続した第二の抵抗R
2と5BDDIからなる直列回路とを有して構成される
。かかる基本電圧発生回路のA点より動作に充分な電流
が流入した場合、A点およびB点間に発生する電位差V
ABは次の(10)式となる。
但し、VPはトランジスタQ1のベース・エミッタ間順
方向電圧、VSは5BDD1の順方向電圧である。
方向電圧、VSは5BDD1の順方向電圧である。
第2図は本発明の第一の実施例を示す電圧発生回路図で
ある。
ある。
第2図に示すように、本実施例は論理回路の出力段回路
に適用したものであり、第1図に示す基本回路構成に加
えてバイポーラトランジスタQ2.PN接合ダイオード
D2.抵抗R3および定電流源IOを付加して構成して
いる。
に適用したものであり、第1図に示す基本回路構成に加
えてバイポーラトランジスタQ2.PN接合ダイオード
D2.抵抗R3および定電流源IOを付加して構成して
いる。
かかる電圧発生回路において、まずP点の電圧はトラン
ジスタQ2のベース・エミッタ順方向電圧と、ダイオー
ドD2の順方向電圧との和であるので、2 V Fとな
る。従って、出力端子OUTの電圧VOtは、前述のり
10)式より、をなくすためにθVOL/θT=0とす
ると、かかる(11)式より出力電圧VOtの温度依存
性は、 となる。従って(14)式から二つの抵抗R1およびR
2の比を求めると、 となる。一方、前述した(3)式およびこの(12)式
より、 と変形することができる。しかるに、一般的な値として
、Vp =0.8V、Vo = 1.2V。
ジスタQ2のベース・エミッタ順方向電圧と、ダイオー
ドD2の順方向電圧との和であるので、2 V Fとな
る。従って、出力端子OUTの電圧VOtは、前述のり
10)式より、をなくすためにθVOL/θT=0とす
ると、かかる(11)式より出力電圧VOtの温度依存
性は、 となる。従って(14)式から二つの抵抗R1およびR
2の比を求めると、 となる。一方、前述した(3)式およびこの(12)式
より、 と変形することができる。しかるに、一般的な値として
、Vp =0.8V、Vo = 1.2V。
Vs ”=0.5V、Vos=0.7Vを、またT−3
00°Kを(13)式に代入した上で、温度依存性とな
る。
00°Kを(13)式に代入した上で、温度依存性とな
る。
すなわち、抵抗R1,R2の比を(15)式のように設
定すれば、出力電圧V。Lの温度依存性を0とすること
ができる。
定すれば、出力電圧V。Lの温度依存性を0とすること
ができる。
第3図は本発明の第二の実施例を示す電圧発生回路図で
ある。
ある。
第3図に示すように、本実施例はかがる電圧発生回路を
温度補償された電圧源に適用した例であり、PN接合ダ
イオードD2と抵抗R3に代えてPN接合ダイオードD
3およびD4を用いて回路を簡略化したものである。こ
の電圧発生回路の出力■。utは前述した第一の実施例
で示した出力電圧VoLを与える(11)式がそのまま
適用できる。しかも、この回路では、出力電圧Vout
が温度に対し一定であること以外に、数百mVという通
常の電源回路、例えば従来の所謂バンドギャップ電圧源
(出力電圧はバンドギャップ■。と同じ)などでは困難
な低電圧を発生し得ることと、トランジスタQ1による
エミッタフォロア出力であるため出力電圧の付加電流依
存性を小さくしていること等の利点を併せ備えている。
温度補償された電圧源に適用した例であり、PN接合ダ
イオードD2と抵抗R3に代えてPN接合ダイオードD
3およびD4を用いて回路を簡略化したものである。こ
の電圧発生回路の出力■。utは前述した第一の実施例
で示した出力電圧VoLを与える(11)式がそのまま
適用できる。しかも、この回路では、出力電圧Vout
が温度に対し一定であること以外に、数百mVという通
常の電源回路、例えば従来の所謂バンドギャップ電圧源
(出力電圧はバンドギャップ■。と同じ)などでは困難
な低電圧を発生し得ることと、トランジスタQ1による
エミッタフォロア出力であるため出力電圧の付加電流依
存性を小さくしていること等の利点を併せ備えている。
尚、上述した各実施例の説明では、バイポーラトランジ
スタをすべてNPN)ランジスタを用いて説明したが、
逆にPNPトランジスタを用いた場合でも同様の結果が
得られる。
スタをすべてNPN)ランジスタを用いて説明したが、
逆にPNPトランジスタを用いた場合でも同様の結果が
得られる。
以上説明したように、本発明の電圧発生回路はバイポー
ラトランジスタのベース・エミッタ間順方向電圧■、と
、SBDの順方向電圧VSとの温度依存性の差異を利用
することにより、簡単な構成で温度補償された電圧が得
られ、出力トランジスタのコレクタ飽和を抑制すること
ができるという効果がある。
ラトランジスタのベース・エミッタ間順方向電圧■、と
、SBDの順方向電圧VSとの温度依存性の差異を利用
することにより、簡単な構成で温度補償された電圧が得
られ、出力トランジスタのコレクタ飽和を抑制すること
ができるという効果がある。
第1図は本発明の詳細な説明するための基本的な電圧発
生回路図、第2図は本発明の第一の実施例を示す電圧発
生回路図、第3図は本発明の第一の実施例を示す電圧発
生回路図、第4図乃至第6図はそれぞれ従来の一例を示
す電圧発生回路図である。 Ql、Q2・・・バイポーラトランジスタ、Dl・・・
ショットキ・バリア・ダイオード(SBD) 、D2〜
D4・・・PN接合ダイオード、R1−R3・・・抵抗
、VCC・・・電源1、OUT・・・出力端子、IO・
・・低電流源、VoUt・・・出力電圧。
生回路図、第2図は本発明の第一の実施例を示す電圧発
生回路図、第3図は本発明の第一の実施例を示す電圧発
生回路図、第4図乃至第6図はそれぞれ従来の一例を示
す電圧発生回路図である。 Ql、Q2・・・バイポーラトランジスタ、Dl・・・
ショットキ・バリア・ダイオード(SBD) 、D2〜
D4・・・PN接合ダイオード、R1−R3・・・抵抗
、VCC・・・電源1、OUT・・・出力端子、IO・
・・低電流源、VoUt・・・出力電圧。
Claims (1)
- バイポーラトランジスタと、前記バイポーラトランジス
タのコレクタ・ベース間に接続した第一の抵抗と、前記
バイポーラトランジスタのベース・エミッタ間に接続し
た第二の抵抗およびショットキ・バリア・ダイオードか
らなる直列回路とを有することを特徴とする電圧発生回
路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1011323A JPH02191012A (ja) | 1989-01-20 | 1989-01-20 | 電圧発生回路 |
US07/463,423 US5013999A (en) | 1989-01-20 | 1990-01-11 | Voltage generating circuit using a Schottky barrier diode |
EP90100634A EP0379092B1 (en) | 1989-01-20 | 1990-01-12 | Voltage generating circuit |
DE90100634T DE69005649T2 (de) | 1989-01-20 | 1990-01-12 | Spannungsgeneratorschaltung. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1011323A JPH02191012A (ja) | 1989-01-20 | 1989-01-20 | 電圧発生回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02191012A true JPH02191012A (ja) | 1990-07-26 |
Family
ID=11774817
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1011323A Pending JPH02191012A (ja) | 1989-01-20 | 1989-01-20 | 電圧発生回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5013999A (ja) |
EP (1) | EP0379092B1 (ja) |
JP (1) | JPH02191012A (ja) |
DE (1) | DE69005649T2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4133764C1 (ja) * | 1991-10-11 | 1993-02-18 | Texas Instruments Deutschland Gmbh, 8050 Freising, De | |
DE69224136T2 (de) * | 1991-10-21 | 1998-07-16 | Matsushita Electric Ind Co Ltd | Spannungsgeneratoreinrichtung |
DE4201947C2 (de) * | 1992-01-24 | 1993-10-28 | Texas Instruments Deutschland | Integrierte Transistorschaltung mit Reststromkompensation |
US5554924A (en) * | 1995-07-27 | 1996-09-10 | International Business Machines Corporation | High speed shunt regulator |
JP2000332600A (ja) * | 1999-05-25 | 2000-11-30 | Rohm Co Ltd | 温度補償システム |
DE10156048C1 (de) * | 2001-11-15 | 2003-04-03 | Texas Instruments Deutschland | Referenzspannungsquelle |
JP2007043661A (ja) * | 2005-06-30 | 2007-02-15 | Oki Electric Ind Co Ltd | 遅延回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3867644A (en) * | 1974-01-07 | 1975-02-18 | Signetics Corp | High speed low power schottky integrated logic gate circuit with current boost |
US4037115A (en) * | 1976-06-25 | 1977-07-19 | Bell Telephone Laboratories, Incorporated | Bipolar switching transistor using a Schottky diode clamp |
US4400635A (en) * | 1981-01-21 | 1983-08-23 | Rca Corporation | Wide temperature range switching circuit |
US4542331A (en) * | 1983-08-01 | 1985-09-17 | Signetics Corporation | Low-impedance voltage reference |
JPH0668706B2 (ja) * | 1984-08-10 | 1994-08-31 | 日本電気株式会社 | 基準電圧発生回路 |
US4956567A (en) * | 1989-02-13 | 1990-09-11 | Texas Instruments Incorporated | Temperature compensated bias circuit |
-
1989
- 1989-01-20 JP JP1011323A patent/JPH02191012A/ja active Pending
-
1990
- 1990-01-11 US US07/463,423 patent/US5013999A/en not_active Expired - Fee Related
- 1990-01-12 EP EP90100634A patent/EP0379092B1/en not_active Expired - Lifetime
- 1990-01-12 DE DE90100634T patent/DE69005649T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5013999A (en) | 1991-05-07 |
DE69005649T2 (de) | 1994-05-11 |
EP0379092A1 (en) | 1990-07-25 |
DE69005649D1 (de) | 1994-02-17 |
EP0379092B1 (en) | 1994-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200073429A1 (en) | Bandgap reference circuit and high-order temperature compensation method | |
US6987416B2 (en) | Low-voltage curvature-compensated bandgap reference | |
JP2002304224A (ja) | 電圧発生回路および電圧発生方法 | |
US4119869A (en) | Constant current circuit | |
CN111045470B (zh) | 一种低失调电压高电源抑制比的带隙基准电路 | |
WO2023097857A1 (zh) | 带隙基准电压电路及带隙基准电压的补偿方法 | |
US4931718A (en) | CMOS voltage reference | |
CN108052151B (zh) | 一种无嵌位运放的带隙基准电压源 | |
JPS6326895B2 (ja) | ||
US6885179B1 (en) | Low-voltage bandgap reference | |
CN109343641A (zh) | 一种高精度的电流基准电路 | |
JPH02191012A (ja) | 電圧発生回路 | |
CN111293876B (zh) | 一种电荷泵的线性化电路 | |
CN112433556A (zh) | 一种改进的带隙基准电压电路 | |
JPH0365716A (ja) | 定電圧回路 | |
CN112260655A (zh) | 非对称三极管输入的折叠式运算放大器、带隙基准电路 | |
CN114690830B (zh) | 带隙基准电路、开关电源及电源管理芯片 | |
JP2002108467A (ja) | 定電圧出力回路 | |
CN114661087B (zh) | 一种带偏置电流匹配的基准电压源 | |
CN114706442B (zh) | 一种低功耗带隙基准电路 | |
CN112416045B (zh) | 一种带隙基准电路及芯片 | |
JPH04127703A (ja) | 演算増幅回路 | |
JPH0477329B2 (ja) | ||
EP3327538B1 (en) | Voltage reference circuit | |
CN117193461A (zh) | 一种与温度无关的参考源电路 |