CN112260655A

CN112260655A - 非对称三极管输入的折叠式运算放大器、带隙基准电路

Info

Publication number: CN112260655A
Application number: CN202011083861.2A
Authority: CN
Inventors: 赵鹏飞; 甘业兵
Original assignee: HANGZHOU ZHONGKE MICROELECTRONICS CO Ltd
Current assignee: HANGZHOU ZHONGKE MICROELECTRONICS CO Ltd
Priority date: 2020-10-12
Filing date: 2020-10-12
Publication date: 2021-01-22

Abstract

本发明公开了一种非对称三极管输入的折叠式运算放大器、带隙基准电路。解决现有技术中基准源电路存在电路结构复杂，难以降低电源电压的问题。放大器包括输入对管、偏置电流源和共源共栅输出负载，偏置电流源连接输入对管，输入对管折叠连接在共源共栅输出负载上。带隙基准电路采用该运输放大器。运算放大器应用在带隙基准电路中时，可以在输入端预先产生一个与温度成正比的电压差，在与带隙基准的核心电路相连接时，与带隙基准产生的与温度成正比的电压差相叠加，可以减小运算放大器输出管的匹配误差，同时由于将三极管折叠，大大降低了对电源电压的要求，可以满足低电源电压的工作环境。

Description

非对称三极管输入的折叠式运算放大器、带隙基准电路

技术领域

本发明涉及集成电路技术领域，尤其是涉及一种非对称三极管输入的折叠式运算放大器、带隙基准电路。

背景技术

随着集成电路在可移动设备中的应用范围越来越广，在当前集成电路的设计中，对于低功耗的要求也越来越高。降低功耗一方面通过降低器件的工作电流，另一方面也需要降低电压。同时，带隙基准作为最常用的芯片基准源，其精度通常决定了芯片的精度。基准源的产生通常通过两级三极管相叠加来增大差分电压，从而减小因电路匹配带来的相对误差，以此来提高基准源的精度。

传统的高精度带隙基准电路如图1所示，其连接关系为：三极管Q1′、三极管Q2′、三极管Q3′、三极管Q4′四个三极管的集电极接地，其中三级管Q1′为一个PNP管，三极管Q2′为一个PNP管，三极管Q3′为N个PNP管并联，三极管Q4′为N个PNP管并联，三极管Q1′和三极管Q4′的基极接地，三极管Q2′的基极与三极管Q1′的发射极相接，同时与PMOS管M1′的漏极相接，三极管Q3′的基极与三极管Q4′的发射极相接，同时与PMOS管M4′的漏极相接。电阻R1′的负端连接三极管Q3′的基极，电阻R1′正端连接运算放大器的正输入端和电阻R2′的负端，电阻R2′的正端连接MOS管M3′的漏端。MOS管M1′、MOS管M2′、MOS管M3′、MOS管M4′、MOS管M5′的源极全部接电源VDD，它们的栅极全部短接，并且都连接运算放大器的输出端。基准电压Vref通过电阻R2′的正端输出，与温度成正比的电流IPTAT通过MOS管M5′的漏极输出。

传统的高精度带隙基准电路如图1所示，其基本工作原理为：MOS管M1′、MOS管M2′、MOS管M3′、MOS管M4′采用同一个偏置，它们漏端流出电流相等，那么，由于三极管Q3′和三极管Q4′是N个PNP管相并联，那么三极管Q1′和三极管Q2′流入每个PNP管的电流将是三极管Q3′和三极管Q4′的N倍，根据三极管的电流电压关系，三极管Q1′、三极管Q2′基极与发射极间的电压（Vbe）和三极管Q3′与三极管Q4′基极与发射极之间的电压之差ΔVbe是一个与温度成正比的电压量，三极管基极与发射极间的电压Vbe是一个与温度负相关的电压量，两者按照合适的系数相加，可以得到一个不随温度变化的电压量（Vref）用作参考。同时，电路可以通过与温度成正比的ΔVbe电压除以一个恒定的电阻，输出一个与温度成正比的电流（IPTAT）。

这种结构的带隙基准电路可以通过叠加两个三极管，在产生基准电压和基准电流的时候用两个ΔVbe来减小运算放大器因匹配而引入的相对误差。但此种结构因为叠加了两级三极管，因而需要的电源电压VDD至少要大于两个三极管串联的电压（大约1.4V）。然而，在低电源电压供电系统中，可能会要求电源电压低于1.4，而传统的带隙基准结构不利于降低电源电压。

发明内容

本发明主要是解决现有技术中采用叠加两个三极管结构来提升基准源的精度，存在电路结构复杂，难以降低电源电压的问题，提供了一种非对称三极管输入的折叠式运算放大器、带隙基准电路。

本发明的上述技术问题主要是通过下述技术方案得以解决的：一种非对称三极管输入的折叠式运算放大器，包括输入对管、偏置电流源和共源共栅输出负载，偏置电流源连接输入对管，输入对管折叠连接在共源共栅输出负载上。本发明中偏置电流源为输入对管提供偏置电流，输入对管折叠连接在共源共栅输出负载上共同构成折叠式共源共栅运输放大器。本发明电路结构简单，电路面积小，成本低，精度高。本发明改变了传统设计中直接在电路中叠加两级三极管的电路架构，通过将三极管作为运算放大器的输入管，在放大器的输入端预先产生一个差值电压，通过此电压与带隙基准核心电路产生的电压相加，在保证基准源精度的同时大大降低了电路工作的电源电压。

作为一种优选方案，共源共栅输出负载包括PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、NMOS管M5、NMOS管M6、NMOS管M7、NMOS管M8，PMOS管M1源极和PMOS管M2源极相连接并连接至电源VDD，PMOS管M1漏极连接PMOS管M3源极，PMOS管M2漏极连接PMOS管M4漏极，PMOS管M1栅极与PMOS管M2栅极相连并连接在PMOS管M3漏极，PMOS管M3栅极与PMOS管M4栅极相连并连接第二偏置电压，PMOS管M3漏极连接NMOS管M5漏极，PMOS管M4漏极与NMOS管M6漏极相连并作为放大器的输出端，NMOS管M5栅极与NMOS管M6栅极相连并连接第二偏置电压，NMOS管M5源极连接NMOS管M7漏极，NMOS管M6源极连接NMOS管M8漏极，NMOS管M7栅极与NMOS管M8栅极相连并连接第一偏置电压，NMOS管M7源极和NMOS管M8源极分别接地。本方案中PMOS管M1源极和PMOS管M2源极相连接并连接至电源电压，PMOS管M1漏极连接PMOS管M3源极，PMOS管M2漏极连接PMOS管M4漏极，共同形成共源共栅结构。NMOS管M5栅极与NMOS管M6栅极相连并连接第二偏置电压，NMOS管M5源极连接NMOS管M7漏极，NMOS管M6源极连接NMOS管M8漏极，共同构成共源共栅结构。

作为一种优选方案，输入对管包括三极管Q1和三极管Q2，三极管Q1包括一个NPN管，三极管Q2包括若干个并联NPN管，三极管Q1基极作为运算放大器的正输入端，三极管Q2基极作为运算放大器的负输入端，三极管Q1发射极和三极管Q2发射极相连后与偏置电流源连接，三极管Q1集电极连接到PMOS管M1漏极，三极管Q2集电极连接PMOS管M2漏极。本方案中采用双极性晶体管代替了CMOS光作为折叠式共源共栅运输放大器的输入对管，三极管Q1和三极管Q2包括的NPN管数目不相等。三极管Q1集电极连接到和三极管Q2集电极分别连接共源共栅输出负载，具体的三极管Q1集电极连接到PMOS管M1漏极，三极管Q2集电极连接PMOS管M2漏极。

作为一种优选方案，输入对管包括三极管Q1和三极管Q2，三极管Q1包括若干个并联PNP管，三极管Q2包括一个PNP管，三极管Q1基极作为运算放大器的正输入端，三极管Q2基极作为运算放大器的负输入端，三极管Q1发射极和三极管Q2发射极相连后与偏置电流源连接，三极管Q1集电极连接到NMOS管M7漏极，三极管Q2集电极连接到NMOS管M8漏极。本方案为输入对管另一种结构。三极管Q1集电极连接到和三极管Q2集电极分别连接共源共栅输出负载，具体的三极管Q1集电极连接到NMOS管M7漏极，三极管Q2集电极连接到NMOS管M8漏极。

作为一种优选方案，偏置电流源包括NMOS管M9，NMOS管M9栅极连接第一偏置电压，NMOS管M9源极接地，NMOS管M9漏极连接在三极管Q1发射极和三极管Q2发射极相连点上。本方案中NMOS管M9栅极由第一偏置电压偏置，NMOS管M9漏极连接三极管Q1和三极管Q2发射极，给三极管Q1和三极管Q2提供偏置电流。

作为一种优选方案，偏置电流源包括NMOS管M9，NMOS管M9栅极连接第一偏置电压，NMOS管M9源极连接电源VDD，NMOS管M9漏极连接在三极管Q1发射极和三极管Q2发射极相连点上。

一种非对称三极管输入的折叠式运算放大器带隙基准电路，采用非对称三极管输入的折叠式运算放大器，包括三极管Q3、三极管Q4、电阻R1、电阻R2、PMOS管M10、PMOS管M11、PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15，三极管Q3包括一个PNP管，三极管Q4包括若干个并联PNP管，三极管Q3漏极和栅极分别接地，三极管Q4漏极和栅极分别接地，三极管Q4源极连接电阻R2一端，电阻R2另一端连接电阻R1一端，电阻R1另一端连接PMOS管M13漏极，非对称三极管输入的折叠式运算放大器正输入端连接在电阻R1和电阻R2连接点上，三极管Q3源极连接PMOS管M12漏极，非对称三极管输入的折叠式运算放大器负输入端连接在三极管Q3源极与PMOS管M12漏极连接点上，PMOS管M12栅极连接PMOS管M13栅极并连接第二偏置电压，PMOS管M12源极连接PMOS管M10漏极，PMOS管M13源极连接PMOS管M11漏极，PMOS管M10栅极与PMOS管M11栅极相连且连接至非对称三极管输入的折叠式运算放大器输电端上，PMOS管M14源极连接电源VDD，PMOS管M14漏极连接PMOS管M15源极，PMOS管M15漏极作为电流基准输出端，PMOS管M14栅极连接在PMOS管M10栅极与PMOS管M11栅极连接点上，PMOS管M15栅极连接在PMOS管M12栅极与PMOS管M13栅极连接点上。

本方案中PMOS管M12栅极连接PMOS管M13栅极并连接第二偏置电压，PMOS管M12源极连接PMOS管M10漏极，PMOS管M13源极连接PMOS管M11漏极，构成共源共栅电流镜，以减小沟道长度调制效应的影响。PMOS管M14源极连接电源VDD，PMOS管M14漏极连接PMOS管M15源极形成共源共栅电流镜。非对称三极管输入的折叠式运算放大器的输出作为第一级PMOS管的栅极偏置电压来调整带隙基准偏置电路的电流大小。

因此，本发明的优点是：

1.改变了传统设计中直接在电路中叠加两级三极管的电路架构，通过将三极管作为运算放大器的输入管，在放大器的输入端预先产生一个差值电压，通过此电压与带隙基准核心电路产生的电压相加，在保证基准源精度的同时大大降低了电路工作的电源电压。

2.电路结构简单，电路面积小，成本低，精度高。

附图说明

图1是现有带隙基准电路结构示意图；

图2是本发明中非对称三极管输入的折叠式运算放大器的一种电路结构示意图；

图3是本发明中非对称三极管输入的折叠式运算放大器的另一种电路接示意图；

图4是本发明采用非对称三极管输入的折叠式运算放大器的带隙基准电路的一种电路结构示意图。

1-输入对管 2-偏置电流源 3--共源共栅输出负载。

具体实施方式

下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。

实施例1：

本实施例一种非对称三极管输入的折叠式运算放大器，如图2所示，包括输入对管1、偏置电流源2和共源共栅输出负载3，偏置电流源2连接输入对管，输入对管折叠连接在共源共栅输出负载上。

输入对管包括三极管Q1和三极管Q2，三极管Q1包括一个NPN管，三极管Q2包括若干个并联NPN管，三极管Q1基极作为运算放大器的正输入端，三极管Q2基极作为运算放大器的负输入端，三极管Q1发射极和三极管Q2发射极相连后与偏置电流源连接，三极管Q1集电极和三极管Q2集电极分别连接共源共栅输出负载。

共源共栅输出负载包括PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、NMOS管M5、NMOS管M6、NMOS管M7、NMOS管M8，PMOS管M1源极和PMOS管M2源极相连接并连接至电源VDD，PMOS管M1漏极连接PMOS管M3源极，PMOS管M2漏极连接PMOS管M4漏极，其中三极管Q1集电极连接到PMOS管M1漏极，三极管Q2集电极连接PMOS管M2漏极。PMOS管M1栅极与PMOS管M2栅极相连并连接在PMOS管M3漏极， PMOS管M3栅极与PMOS管M4栅极相连并连接第二偏置电压Vbn2，PMOS管M3漏极连接NMOS管M5漏极，PMOS管M4漏极与NMOS管M6漏极相连并作为放大器的输出端，NMOS管M5栅极与NMOS管M6栅极相连并连接第二偏置电压Vbn2，NMOS管M5源极连接NMOS管M7漏极，NMOS管M6源极连接NMOS管M8漏极，NMOS管M7栅极与NMOS管M8栅极相连并连接第一偏置电压Vbn1，NMOS管M7源极和NMOS管M8源极分别接地。

偏置电流源2包括NMOS管M9，NMOS管M9栅极连接第一偏置电压Vbn1，NMOS管M9源极接地，NMOS管M9漏极连接在三极管Q1发射极和三极管Q2发射极相连点上。

实施例2：

本实施例另一种非对称三极管输入的折叠式运算放大器结构，如图3，与实施例1不同地方在于输入对管和偏置电流源的结构。输入对管1包括三极管Q1和三极管Q2，三极管Q1包括若干个并联PNP管，三极管Q2包括一个PNP管，三极管Q1基极作为运算放大器的正输入端，三极管Q2基极作为运算放大器的负输入端，三极管Q1发射极和三极管Q2发射极相连后与偏置电流源连接，三极管Q1集电极连接到NMOS管M7漏极，三极管Q2集电极连接到NMOS管M8漏极。偏置电流源2包括NMOS管M9，NMOS管M9栅极连接第一偏置电压Vbn1，NMOS管M9源极连接电源VDD，NMOS管M9漏极连接在三极管Q1发射极和三极管Q2发射极相连点上。共源共栅输出负载结构与实施例1中一样。

实施例3：

本实施例给出了一种采用非对称三极管输入的折叠式运算放大器的带隙基准电路的结构，如图4所示，电路包括三极管Q3、三极管Q4、电阻R1、电阻R2、PMOS管M10、PMOS管M11、PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15，三极管Q3包括一个PNP管，三极管Q4包括若干个并联PNP管，三极管Q3漏极和栅极分别接地，三极管Q4漏极和栅极分别接地，三极管Q4源极连接电阻R2一端，电阻R2另一端连接电阻R1一端，电阻R1另一端连接PMOS管M13漏极，非对称三极管输入的折叠式运算放大器正输入端连接在电阻R1和电阻R2连接点上，三极管Q3源极连接PMOS管M12漏极，非对称三极管输入的折叠式运算放大器负输入端连接在三极管Q3源极与PMOS管M12漏极连接点上，PMOS管M12栅极连接PMOS管M13栅极并连接第二偏置电压Vbn2，PMOS管M12源极连接PMOS管M10漏极，PMOS管M13源极连接PMOS管M11漏极，PMOS管M10栅极与PMOS管M11栅极相连且连接至非对称三极管输入的折叠式运算放大器输电端上，PMOS管M14源极连接电源VDD，PMOS管M14漏极连接PMOS管M15源极，PMOS管M15漏极作为电流基准输出端，PMOS管M14栅极连接在PMOS管M10栅极与PMOS管M11栅极连接点上，PMOS管M15栅极连接在PMOS管M12栅极与PMOS管M13栅极连接点上。非对称三极管输入的折叠式运算放大器的结构采用实施例1或2中的结构。

本实施例工作过程为，在正常状态下，流过PMOS管M10和PMOS管M11的电流相等，流过PMOS管M1漏和PMOS管M2的电流相等，从而流过三极管Q3和三极管Q4的电流相等，流过三极管Q1和三极管Q2的电流相等。由于三极管Q3只有一个PNP管，三极管Q4具有N个PNP管，流过三极管Q3中每个PNP管的电流是流过三极管Q4中每个PNP管电流的N倍，根基三极管电压与电流的关系，三极管Q3发射极的电压比三极管Q4发射极的电压高△Vbe，该电压与温度成正比，流过三极管Q1和三极管Q2的电流相等，三极管Q1的基极电压比三极管Q2的基极电压高一个ΔVbe。两个ΔVbe叠加在电阻R2上，产生一个与温度成正比的电压Vr2，通过电阻R2产生一个与温度正向关的电流IPTAT，该电流通过PMOS管M11、PMOS管M13、PMOS管M10和PMOS管M12。与温度成正比的电流基准IPTAT由M15的漏极输出。叠加在电阻R2上的电压，产生的与温度成正比的电流同时流过电阻R1，产生一个与温度成正比的电压Vr1。根据三极管的电压电流特性，三极管Q4上发射极与基极之间的电压Vbe将是一个与温度呈负相关的电压量。与温度呈负相关的电压Vbe加上与温度成正比的电压Vr2和Vr1，产生一个对温度和电源都不敏感的基准电压Vref，该电压通过电阻R1的正极输出。

本发明将两个不相等的三极管用作运算放大器的输入管，预先产生一个与温度成正比的电压差，并与带隙基准核心电路中的电压相加来产生与温度呈正相关的电流IPTAT，减小了传统电路中两个三极管直接叠加所需要的电源电压，并且保证了基准源的精度。

本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。

尽管本文较多地使用了输入对管、偏置电流源、共源共栅输出负载等术语，但并不排除使用其它术语的可能性。使用这些术语仅仅是为了更方便地描述和解释本发明的本质；把它们解释成任何一种附加的限制都是与本发明精神相违背的。

Claims

1.一种非对称三极管输入的折叠式运算放大器，其特征在于：包括输入对管（1）、偏置电流源（2）和共源共栅输出负载（3），偏置电流源连接输入对管，输入对管折叠连接在共源共栅输出负载上。

2.根据权利要求1所述的非对称三极管输入的折叠式运算放大器，其特征是共源共栅输出负载（3）包括PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、NMOS管M5、NMOS管M6、NMOS管M7、NMOS管M8，PMOS管M1源极和PMOS管M2源极相连接并连接至电源VDD，PMOS管M1漏极连接PMOS管M3源极，PMOS管M2漏极连接PMOS管M4漏极，PMOS管M1栅极与PMOS管M2栅极相连并连接在PMOS管M3漏极，PMOS管M3栅极与PMOS管M4栅极相连并连接第二偏置电压，PMOS管M3漏极连接NMOS管M5漏极，PMOS管M4漏极与NMOS管M6漏极相连并作为放大器的输出端，NMOS管M5栅极与NMOS管M6栅极相连并连接第二偏置电压，NMOS管M5源极连接NMOS管M7漏极，NMOS管M6源极连接NMOS管M8漏极，NMOS管M7栅极与NMOS管M8栅极相连并连接第一偏置电压，NMOS管M7源极和NMOS管M8源极分别接地。

3.根据权利要求2所述的非对称三极管输入的折叠式运算放大器，其特征是输入对管（1）包括三极管Q1和三极管Q2，三极管Q1包括一个NPN管，三极管Q2包括若干个并联NPN管，三极管Q1基极作为运算放大器的正输入端，三极管Q2基极作为运算放大器的负输入端，三极管Q1发射极和三极管Q2发射极相连后与偏置电流源连接，三极管Q1集电极连接到PMOS管M1漏极，三极管Q2集电极连接PMOS管M2漏极。

4.根据权利要求2所述的非对称三极管输入的折叠式运算放大器，其特征是输入对管（1）包括三极管Q1和三极管Q2，三极管Q1包括若干个并联PNP管，三极管Q2包括一个PNP管，三极管Q1基极作为运算放大器的正输入端，三极管Q2基极作为运算放大器的负输入端，三极管Q1发射极和三极管Q2发射极相连后与偏置电流源连接，三极管Q1集电极连接到NMOS管M7漏极，三极管Q2集电极连接到NMOS管M8漏极。

5.根据权利要求3所述的非对称三极管输入的折叠式运算放大器，其特征是偏置电流源（2）包括NMOS管M9，NMOS管M9栅极连接第一偏置电压，NMOS管M9源极接地，NMOS管M9漏极连接在三极管Q1发射极和三极管Q2发射极相连点上。

6.根据权利要求4所述的非对称三极管输入的折叠式运算放大器，其特征是偏置电流源（2）包括NMOS管M9，NMOS管M9栅极连接第一偏置电压，NMOS管M9源极连接电源VDD，NMOS管M9漏极连接在三极管Q1发射极和三极管Q2发射极相连点上。

7.一种非对称三极管输入的折叠式运算放大器带隙基准电路，采用权利要求1-6中的非对称三极管输入的折叠式运算放大器，其特征是包括三极管Q3、三极管Q4、电阻R1、电阻R2、PMOS管M10、PMOS管M11、PMOS管M12、PMOS管M13、PMOS管M14、PMOS管M15，三极管Q3包括一个PNP管，三极管Q4包括若干个并联PNP管，三极管Q3漏极和栅极分别接地，三极管Q4漏极和栅极分别接地，三极管Q4源极连接电阻R2一端，电阻R2另一端连接电阻R1一端，电阻R1另一端连接PMOS管M13漏极，非对称三极管输入的折叠式运算放大器正输入端连接在电阻R1和电阻R2连接点上，三极管Q3源极连接PMOS管M12漏极，非对称三极管输入的折叠式运算放大器负输入端连接在三极管Q3源极与PMOS管M12漏极连接点上，PMOS管M12栅极连接PMOS管M13栅极并连接第二偏置电压，PMOS管M12源极连接PMOS管M10漏极，PMOS管M13源极连接PMOS管M11漏极，PMOS管M10栅极与PMOS管M11栅极相连且连接至非对称三极管输入的折叠式运算放大器输电端上，PMOS管M14源极连接电源VDD，PMOS管M14漏极连接PMOS管M15源极，PMOS管M15漏极作为电流基准输出端，PMOS管M14栅极连接在PMOS管M10栅极与PMOS管M11栅极连接点上，PMOS管M15栅极连接在PMOS管M12栅极与PMOS管M13栅极连接点上。