CN114884477A - 一种误差放大器电路、变换器 - Google Patents

一种误差放大器电路、变换器 Download PDF

Info

Publication number
CN114884477A
CN114884477A CN202210800103.0A CN202210800103A CN114884477A CN 114884477 A CN114884477 A CN 114884477A CN 202210800103 A CN202210800103 A CN 202210800103A CN 114884477 A CN114884477 A CN 114884477A
Authority
CN
China
Prior art keywords
type mos
mos transistor
module
signal
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210800103.0A
Other languages
English (en)
Other versions
CN114884477B (zh
Inventor
吴飞权
刘杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Xiner Semiconductor Technology Co Ltd
Original Assignee
Shenzhen Xiner Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Xiner Semiconductor Technology Co Ltd filed Critical Shenzhen Xiner Semiconductor Technology Co Ltd
Priority to CN202210800103.0A priority Critical patent/CN114884477B/zh
Publication of CN114884477A publication Critical patent/CN114884477A/zh
Application granted granted Critical
Publication of CN114884477B publication Critical patent/CN114884477B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本申请属于模拟集成电路技术领域，提供了一种误差放大器电路、变换器，所述误差放大器电路包括：第一尾电流源模块、差分模块、第二尾电流源模块、第三尾电流源模块、放大模块、输出钳位模块，由差分模块根据反馈电压信号、参考电压信号以及偏置电压信号生成差分信号，放大模块根据第二尾电流源信号、第三尾电流源信号、差分信号生成误差放大信号，通过在放大模块的输出端设置输出钳位模块，将所述误差放大信号与预设上限电压值和预设下限电压值进行比较生成第一钳位信号和第二钳位信号，以调节差分信号的电压，从而将误差放大器电路的输出限制在一定的电压范围内，有利于加快系统的调整速度，提高系统的稳定性和可靠性。

Description

一种误差放大器电路、变换器
技术领域
本申请属于模拟集成电路技术领域，尤其涉及一种误差放大器电路、变换器。
背景技术
随着当今电子产品逐步小型化和智能化，电源作为电子产品中最重要的模块之一，其设计也变得复杂多样。相对于传统的线性稳压电路，开关电源具有稳定性好、效率高、体积小等特点，因此被广泛应用于仪器仪表、便携式产品、家用电器等各种电子产品中。
在DCDC转换器中，误差放大器电路作为其中的一个重要模块，是制约系统响应速度的关键因素。目前，误差放大器电路设计的主要难点在两个方面。第一，误差放大器电路的设计同时包含系统补偿网络，较小的补偿电容和简单的补偿网络是工程中希望得到的，但是由于系统稳定性和响应速度的折衷，很多电路结构不得不设计出更为复杂的补偿网络，使得面积与功耗都有不同程度的增大；第二，误差放大器电路的增益和带宽不可兼得，为了提高增益而采用多级放大器的带宽，导致相应速度变慢。
参见图1所示的误差放大器电路，其采用两级开环运放结构，具有设计简单、有利于实现误差电压的高增益放大、补偿网络容易设计的优点，然而，为了简化系统的补偿网络，避免使用密勒补偿，图1中误差放大器电路的主极点设置在输出极点，因此使得增益在一定程度上被限制，导致增益不满足系统响应要求。其次，输出电压范围很大，但是电压过大或过小都不利于系统稳定和系统响应。
发明内容
本申请的目的在于提供一种误差放大器电路、变换器，旨在解决误差放大器电路存在的增益被限制以及输出电压范围过大的问题。
本申请实施例第一方面提供了一种误差放大器电路，所述误差放大器电路包括：
第一尾电流源模块，用于接收第一偏置电压信号、第二偏置电压信号和工作电压信号，并根据所述第一偏置电压信号、所述第二偏置电压信号和所述工作电压信号生成第一尾电流源信号；
差分模块，与所述第一尾电流源模块连接，用于接收反馈电压信号、参考电压信号以及第一尾电流源信号，并根据所述反馈电压信号、所述参考电压信号以及所述偏置电压信号生成差分信号；
第二尾电流源模块，用于接收第一偏置电压信号、第二偏置电压信号和工作电压信号，并根据所述第一偏置电压信号、所述第二偏置电压信号和所述工作电压信号生成第二尾电流源信号；
第三尾电流源模块，用于接收第一偏置电压信号、第二偏置电压信号和工作电压信号，并根据所述第一偏置电压信号、所述第二偏置电压信号和所述工作电压信号生成第三尾电流源信号；
放大模块，与所述第二尾电流源模块、所述第三尾电流源模块以及所述差分模块连接，用于接收所述第二尾电流源信号、所述第三尾电流源信号、所述差分信号，根据所述第二尾电流源信号、所述第三尾电流源信号、所述差分信号生成误差放大信号；
输出钳位模块，与所述放大模块、所述差分模块连接，用于将所述误差放大信号与预设上限电压值和预设下限电压值进行比较生成第一钳位信号和第二钳位信号，以调节所述差分信号的电压，控制所述放大模块将所述误差放大信号钳制在预设电压范围内。
在一个实施例中，所述放大模块包括：第一N型MOS管、第二N型MOS管、第三N型MOS管、第一NPN三极管、第二NPN三极管、第一电阻以及第二电阻；
所述第一N型MOS管的漏极连接电源端，所述第二N型MOS管的漏极连接所述第三尾电流源模块，所述第一N型MOS管的栅极、所述第二N型MOS管的栅极、所述第一NPN型三极管的集电极共接于所述第二尾电流源模块；
所述第一N型MOS管的源极、所述第一NPN型三极管的基极、所述第三N型MOS管的漏极以及所述第二NPN型三极管的基极共接，所述第一NPN型三极管的发射极与所述第一电阻的第一端共接作为所述放大模块的第一输入端连接所述差分模块，所述第二NPN型三极管的漏极与所述第二电阻的第一端共接作为所述放大模块的第二输入端连接所述差分模块，所述第三N型MOS管的栅极连接第三偏置电压端，所述第三N型MOS管的源极、所述第一电阻的第二端以及所述第二电阻的第二端共接于地。
在一个实施例中，所述输出钳位模块包括：第一电压比较单元、第二电压比较单元、第一二极管以及第二二极管；
所述第一电压比较单元的负输入端与所述第二电压比较单元的正输入端共接于所述放大模块的输出端，所述第一电压比较单元的正输入端连接下限参考电压端，所述第二电压比较单元的负输入端连接上限参考电压端，所述第一电压比较单元的输出端连接所述第二二极管的阳极，所述第二电压比较单元的输出端连接所述第一二极管的阳极，所述第一二极管的阴极连接所述放大模块的第一输入端，所述第二二极管的阴极连接所述放大模块的第二输入端。
在一个实施例中，所述第一尾电流源模块包括：第一P型MOS管、第二P型MOS管；
所述第一P型MOS管的栅极连接第一偏置电压端，所述第二P型MOS管的栅极连接第二偏置电压端，所述第一P型MOS管的源极连接电源端，所述第一P型MOS管的漏极连接所述第二P型MOS管的源极，所述第二P型MOS管的漏极连接所述差分模块。
在一个实施例中，所述差分模块包括：第三P型MOS管、第四P型MOS管；
所述第三P型MOS管的栅极连接反馈电压端，所述第四P型MOS管的栅极连接参考电压端，所述第三P型MOS管的源极与所述第四P型MOS管的源极共接于所述第一尾电流源模块，所述第三P型MOS管的漏极连接所述放大模块的第二输入端，所述第四P型MOS管的漏极连接所述放大模块的第一输入端。
在一个实施例中，所述第二尾电流源模块包括：第五P型MOS管、第六P型MOS管；
所述第五P型MOS管的源极连接电源端，所述第五P型MOS管的栅极连接第一偏置电压端，所述第六P型MOS管的栅极连接第二偏置电压端，所述第五P型MOS管的漏极连接所述第六P型MOS管的源极，所述第六P型MOS管的漏极连接所述放大模块。
在一个实施例中，所述第三尾电流源模块包括：第七P型MOS管、第八P型MOS管；
所述第七P型MOS管的源极连接电源端，所述第七P型MOS管的栅极连接第一偏置电压端，所述第八P型MOS管的栅极连接第二偏置电压端，所述第七P型MOS管的漏极连接所述第八P型MOS管的源极，所述第八P型MOS管的漏极连接所述放大模块。
在一个实施例中，所述第一电压比较单元包括：第九P型MOS管、第十P型MOS管、第十一P型MOS管、第十二P型MOS管、第四N型MOS管、第五N型MOS管；
所述第九P型MOS管的栅极连接第一偏置电压端，所述第十P型MOS管的栅极连接第二偏置电压端，所述第九P型MOS管的源极连接电源端，所述第九P型MOS管的漏极连接所述第十P型MOS管的源极，所述第十P型MOS管的漏极、所述第十P型MOS管的源极、所述第十二P型MOS管的源极共接，所述第十一P型MOS管的栅极作为所述第一电压比较单元的正输入端，所述第十二P型MOS管的栅极作为所述第一电压比较单元的负输入端，所述第十二P型MOS管的漏极和所述第五N型MOS管的漏极共接作为所述第一电压比较单元的输出端，所述第十一P型MOS管的漏极、所述第四N型MOS管的漏极、所述第四N型MOS管的栅极以及所述第五N型MOS管的栅极共接，所述第四N型MOS管的源极以及所述第五N型MOS管的源极共接于地。
在一个实施例中，所述第二电压比较单元的结构与所述第一电压比较单元的结构相同。
本申请实施例第二方面提供了一种变换器，包括如上述任一项所述的误差放大器电路。
本申请实施例提供了一种误差放大器电路、变换器，所述误差放大器电路包括：第一尾电流源模块、差分模块、第二尾电流源模块、第三尾电流源模块、放大模块、输出钳位模块，由差分模块根据反馈电压信号、参考电压信号以及偏置电压信号生成差分信号，放大模块根据第二尾电流源信号、第三尾电流源信号、差分信号生成误差放大信号，通过在放大模块的输出端设置输出钳位模块，将所述误差放大信号与预设上限电压值和预设下限电压值进行比较生成第一钳位信号和第二钳位信号，以调节差分信号的电压，从而将误差放大器电路的输出限制在一定的电压范围内，有利于加快系统的调整速度，提高系统的稳定性和可靠性。
附图说明
图1是本申请实施例提供的误差放大器电路的结构示意图一。
图2是本申请实施例提供的误差放大器电路的结构示意图二。
图3是本申请实施例提供的误差放大器电路的结构示意图三。
图4是本申请实施例提供的电压比较单元的结构示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
传统的误差放大器电路采用的是两级开环运放结构，参见如图1所示，P型MOS管P11、P型MOS管P21、P型MOS管P31作为尾电流源，P型MOS管P41和P型MOS管P51作为差分输入对管，N型MOS管N11、N型MOS管N21、N型MOS管N31、N型MOS管N41组成两级开环运放结构，该电路结构设计简单，有利于实现误差电压的高增益放大，且其输出极点是电路的主极点，也容易设计补偿网络。但是传统的误差放大器电路中，为了简化系统的补偿网络，避免使用密勒补偿，把主极点设置在输出极点，因此使得增益在一定程度上被限制，导致增益不满足系统响应要求。其次，输出电压范围很大，但是电压过大或过小都不利于系统稳定和系统响应。
针对传统误差放大器电路增益不够高、输出电压范围过大的缺点，本申请提出一种高增益的带有输出钳位功能的误差放大器电路，参见图2所示，误差放大器电路包括：第一尾电流源模块100、差分模块400、第二尾电流源模块200、第三尾电流源模块300、放大模块500、输出钳位模块600。
第一尾电流源模块100用于接收第一偏置电压信号、第二偏置电压信号和工作电压信号，并根据第一偏置电压信号、第二偏置电压信号和工作电压信号生成第一尾电流源信号；第二尾电流源模块200用于接收第一偏置电压信号、第二偏置电压信号和工作电压信号，并根据第一偏置电压信号、第二偏置电压信号和工作电压信号生成第二尾电流源信号；第三尾电流源模块300用于接收第一偏置电压信号、第二偏置电压信号和工作电压信号，并根据第一偏置电压信号、第二偏置电压信号和工作电压信号生成第三尾电流源信号。
在本实施例中，第一尾电流源模块100、第二尾电流源模块200、第三尾电流源模块300在结构上可以分别独立，通过设置其内部的器件尺寸可以分别基于第一偏置电压信号、第二偏置电压信号和工作电压信号生成对应的电流源信号。
差分模块400与第一尾电流源模块100连接，差分模块400用于接收反馈电压信号、参考电压信号以及第一尾电流源信号，并根据反馈电压信号、参考电压信号以及偏置电压信号生成差分信号；放大模块500与第二尾电流源模块200、第三尾电流源模块300以及差分模块400连接，放大模块500用于接收第二尾电流源信号、第三尾电流源信号、差分信号，根据第二尾电流源信号、第三尾电流源信号、差分信号生成误差放大信号；输出钳位模块600与放大模块500、差分模块400连接，输出钳位模块600用于将误差放大信号与预设上限电压值和预设下限电压值进行比较生成第一钳位信号和第二钳位信号，以调节差分信号的电压，控制放大模块500将误差放大信号钳制在预设电压范围内。
在本实施例中，在放大模块500的输出端设置输出钳位模块600，由输出钳位模块600将误差放大信号与预设上限电压值和预设下限电压值进行比较生成第一钳位信号和第二钳位信号，以调节差分信号的电压，通过在放大模块500中采用折叠共源共栅结构提高增益，并利用在其输出端和输入端设置输出钳位模块600的反馈原理，将误差放大器电路的输出限制在一定的电压范围之内，从而加快系统的调整速度，提高系统的稳定性和可靠性。
在一个实施例中，参见图3所示，放大模块500包括：第一N型MOS管N1、第二N型MOS管N2、第三N型MOS管N3、第一NPN型三极管Q1、第二NPN型三极管Q2、第一电阻R1以及第二电阻R2。
第一N型MOS管N1的漏极连接电源端VDD，第二N型MOS管N2的漏极连接第三尾电流源模块300，第一N型MOS管N1的栅极、第二N型MOS管N2的栅极、第一NPN型三极管Q1的集电极共接于第二尾电流源模块200。
第一N型MOS管N1的源极、第一NPN型三极管Q1的基极、第三N型MOS管N3的漏极以及第二NPN型三极管的基极共接，第一NPN型三极管Q1的发射极与第一电阻R1的第一端共接作为放大模块500的第一输入端连接差分模块400，第二NPN型三极管的漏极与第二电阻R2的第一端共接作为放大模块500的第二输入端连接差分模块400，第三N型MOS管N3的栅极连接第三偏置电压端，第三N型MOS管N3的源极、第一电阻R1的第二端以及第二电阻R2的第二端共接于地GND。
在本实施例中，第三N型MOS管N3构成电流源，第三N型MOS管N3的栅极连接第三偏置电压端Vbias3，第三N型MOS管N3的源极连接地GND，第三N型MOS管N3的漏极连接C点。第一电阻R1的一端连接差分模块400的第一输入端A点，其另一端连接地GND。第二电阻R2的一端连接差分模块400的第二输入端B点，其另一端连接地GND。第一N型MOS管N1的漏极连接电源端VDD，第一N型MOS管N1的栅极连接D点，第一N型MOS管N1的源极连接C点。第二N型MOS管N2的漏极连接输出端端VEA，第二N型MOS管N2的栅极连接D点，第二N型MOS管N2的源极连接第二NPN型三极管Q2的集电极，第一NPN型三极管Q1的基极连接C点，第一NPN型三极管Q1的发射极连接A点，第一NPN型三极管Q1的集电极连接D点，第二NPN型三极管Q2的基极连接C点，第二NPN型三极管Q2的发射极连接B点。
在一个实施例中，参见图3所示，输出钳位模块600包括：第一电压比较单元COMP1、第二电压比较单元COMP2、第一二极管D1以及第二二极管D2。
第一电压比较单元COMP1的负输入端与第二电压比较单元COMP2的正输入端共接于放大模块500的输出端，第一电压比较单元COMP1的正输入端连接下限参考电压端，第二电压比较单元COMP2的负输入端连接上限参考电压端，第一电压比较单元COMP1的输出端连接第二二极管D2的阳极，第二电压比较单元COMP2的输出端连接第一二极管D1的阳极，第一二极管D1的阴极连接放大模块500的第一输入端，第二二极管D2的阴极连接放大模块500的第二输入端。
在本实施例中，差分模块400接收反馈电压信号VFB和参考电压信号VREF，当反馈电压信号VFB小于参考电压信号VREF时，A点电压低于B点电压，第二NPN型三极管Q2趋于截止，流过第二N型MOS管N2的电流减少，因此第二N型MOS管N2的漏极电压（即输出端VEA）的电压升高。
当输出端VEA的电压超过上限参考电压端VH的电压时，第二电压比较单元COMP2输出高电平，第一二极管D1正向导通，流过第一电阻R1的电流增加，使得A点电压升高直至超过B点电压，第二NPN型三极管Q2进入放大区，而第一NPN型三极管Q1趋于截止，因此D点的电压升高，使得第二N型MOS管N2的漏极电压降低，进而使得输出端VEA的电压降低。
当输出端VEA的电压不高于上限参考电压端VH时，第二电压比较单元COMP2输出低电平，第一二极管D1反相截止，此时输出钳位模块600对误差放大器电路输出没有影响；由此可知，当反馈电压信号VFB小于参考电压信号VREF时，误差放大器电路输出高电平，该高电平将被钳位在电压VH。
当反馈电压信号VFB大于参考电压信号VREF时，A点电压高于B点电压，第一NPN型三极管Q1趋于截止，D点的电压升高，因此第二N型MOS管N2的漏极电压（即输出端VEA）降低。当输出端VEA的电压低于下限参考电压端VL的电压时，第一比较单元COMP1输出高电平，第二二极管D2正向导通，流过第二电阻R2的电流增加，使得B点电压升高直至超过A点电压，第一NPN型三极管Q1进入放大区，而第二NPN型三极管Q2趋于截止，因此流过第二N型MOS管N2的电流减少，使得第二N型MOS管N2的漏极电压升高，进而使得输出端VEA的电压升高。
输出端VEA的电压不低于下限参考电压端VL的电压时，第一电压比较单元COMP1输出低电平，第二二极管D2反相截止，此时输出钳位模块600对误差放大器电路输出没有影响；由此可知，当反馈电压信号VFB大于参考电压信号VREF时，误差放大器电路输出低电平，该低电平将被钳位在下限参考电压端VL的电压。
在一个实施例中，参见图3所示，第一尾电流源模块100包括：第一P型MOS管P1、第二P型MOS管P2。
第一P型MOS管P1的栅极连接第一偏置电压端Vbias1，第二P型MOS管P2的栅极连接第二偏置电压端Vbias2，第一P型MOS管P1的源极连接电源端，第一P型MOS管P1的漏极连接第二P型MOS管P2的源极，第二P型MOS管P2的漏极连接差分模块400。
在本实施例中，第一偏置电压端Vbias1用于接入第一偏置电压信号，第二偏置电压端Vbias2用于接入第二偏置电压信号，第一P型MOS管P1和第二P型MOS管P2构成差分对的尾电流源，第一P型MOS管P1的栅极和第二P型MOS管P2的栅极分别连到第一偏置电压端Vbias1和第二偏置电压端Vbias2。
在一个实施例中，参见图3所示，差分模块400包括：第三P型MOS管P3、第四P型MOS管P4。
第三P型MOS管P3的栅极连接反馈电压端，第四P型MOS管P4的栅极连接参考电压端，第三P型MOS管P3的源极与第四P型MOS管P4的源极共接于第一尾电流源模块100，第三P型MOS管P3的漏极连接放大模块500的第二输入端，第四P型MOS管P4的漏极连接放大模块500的第一输入端。
在本实施例中，第三P型MOS管P3、第四P型MOS管P4是误差放大器电路的差分输入对管，第三P型MOS管P3、第四P型MOS管P4的源极相连，其栅极分别接反馈电压端VFB和参考电压端VREF，其漏极分别接到放大模块500的第二输入端B和第一输入端A。
在一个实施例中，参见图3所示，第二尾电流源模块200包括：第五P型MOS管P5、第六P型MOS管P6。
第五P型MOS管P5的源极连接电源端VDD，第五P型MOS管P5的栅极连接第一偏置电压端，第六P型MOS管P6的栅极连接第二偏置电压端，第五P型MOS管P5的漏极连接第六P型MOS管P6的源极，第六P型MOS管P6的漏极连接放大模块500。
在本实施例中，第五P型MOS管P5、第六P型MOS管P6构成差分对的尾电流源，第五P型MOS管P5的源极接VDD，第五P型MOS管P5的漏极接第六P型MOS管P6的源极，第六P型MOS管P6的漏极连接到D点，第五P型MOS管P5、第六P型MOS管P6的栅极同样与第一偏置电压端Vbias1和第二偏置电压端Vbias2相连并构成电流源。
在一个实施例中，参见图3所示，第三尾电流源模块300包括：第七P型MOS管P7、第八P型MOS管P8。
第七P型MOS管P7的源极连接电源端VDD，第七P型MOS管P7的栅极连接第一偏置电压端Vbias1，第八P型MOS管P8的栅极连接第二偏置电压端Vbias2，第七P型MOS管P7的漏极连接第八P型MOS管P8的源极，第八P型MOS管P8的漏极连接放大模块500。
在本实施例中，第七P型MOS管P7、第八P型MOS管P8构成差分对的尾电流源，第七P型MOS管P7的源极接电源端VDD，第七P型MOS管P7的漏极接第八P型MOS管P8的源极，第八P型MOS管P8的漏极连接到VEA，第七P型MOS管P7、第八P型MOS管P8的栅极同样与第一偏置电压端Vbias1和第二偏置电压端Vbias2分别相连并构成电流源。
在一个实施例中，第五P型MOS管P5、第六P型MOS管P6、第七P型MOS管P7、第八P型MOS管P8的宽长比不同，根据其长宽比的比值，可以确定第二电流源信号和第三电流源信号的电流比值。
参见图4所示，第一电压比较单元COMP1包括：第九P型MOS管P9、第十P型MOS管P10、第十一P型MOS管P11、第十二P型MOS管P12、第四N型MOS管N4、第五N型MOS管N5。
第九P型MOS管P9的栅极连接第一偏置电压端Vbias1，第十P型MOS管P10的栅极连接第二偏置电压端Vbias2，第九P型MOS管P9的源极连接电源端，第九P型MOS管P9的漏极连接第十P型MOS管P10的源极，第十P型MOS管P10的漏极、第十P型MOS管P10的源极、第十二P型MOS管P12的源极共接，第十一P型MOS管P11的栅极作为第一电压比较单元COMP1的正输入端VINP，第十二P型MOS管P12的栅极作为第一电压比较单元COMP1的负输入端VINN，第十二P型MOS管P12的漏极和第五N型MOS管N5的漏极共接作为第一电压比较单元COMP1的输出端VOUT，第十一P型MOS管P11的漏极、第四N型MOS管N4的漏极、第四N型MOS管N4的栅极以及第五N型MOS管N5的栅极共接，第四N型MOS管N4的源极以及第五N型MOS管N5的源极共接于地。
在本实施例中，第十一P型MOS管P11、第十二P型MOS管P12是电压比较单元的差分输入对管，第十一P型MOS管P11、第十二P型MOS管P12的源极相连，其栅极分别为第一电压比较单元COMP1的正输入端和负输入端，其漏极分别接到由第四N型MOS管N4和第五N型MOS管N5构成的电流镜的输入端和输出端，第四N型MOS管N4和第五N型MOS管N5的源极都接到GND。
第九P型MOS管P9、第十P型MOS管P10构成电压比较单元的差分对的尾电流源，第九P型MOS管P9的源极连接电源端VDD，第九P型MOS管P9的漏极连接第十P型MOS管P10的源极，第十P型MOS管P10的漏极则连接第十一P型MOS管P11、第十二P型MOS管P12的源极。第九P型MOS管P9的栅极和第十P型MOS管P10的栅极分别连到第一偏置电压端Vbias1和第二偏置电压端Vbias2。第一偏置电压端Vbias1用于接入第一偏置电压信号，第二偏置电压端Vbias2用于接入第二偏置电压信号。
第四N型MOS管N4的栅极和漏极相连并接到第五N型MOS管N5的栅极，成为电流镜的输入端，第五N型MOS管N5的漏极连接电压比较单元的输出端VOUT，并作为第四N型MOS管N4和第五N型MOS管N5组成的电流镜的输出端。
在一个实施例中，第二电压比较单元COMP2的结构与第一电压比较单元COMP1的结构相同。
本申请实施例还提供了一种变换器，包括如上述任一项所述的误差放大器电路。
本申请实施例提供了一种误差放大器电路、变换器，所述误差放大器电路包括：第一尾电流源模块、差分模块、第二尾电流源模块、第三尾电流源模块、放大模块、输出钳位模块，由差分模块根据反馈电压信号、参考电压信号以及偏置电压信号生成差分信号，放大模块根据第二尾电流源信号、第三尾电流源信号、差分信号生成误差放大信号，通过在放大模块的输出端设置输出钳位模块，将所述误差放大信号与预设上限电压值和预设下限电压值进行比较生成第一钳位信号和第二钳位信号，以调节差分信号的电压，从而将误差放大器电路的输出限制在一定的电压范围内，有利于加快系统的调整速度，提高系统的稳定性和可靠性。
所属领域的技术人员可以清楚地了解到，为了描述的方便和简洁，仅以上述各功能模块区的划分进行举例说明，实际应用中，可以根据需要而将上述功能模块分配由不同的功能模块完成，即将所述装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。
实施例中的各功能模块可以集成在一个功能模块中，也可以是各个功能模块单独物理存在，也可以两个或两个以上功能模块集成在一个功能模块中。另外，各功能模块的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。
以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种误差放大器电路，其特征在于，所述误差放大器电路包括：
第一尾电流源模块，用于接收第一偏置电压信号、第二偏置电压信号和工作电压信号，并根据所述第一偏置电压信号、所述第二偏置电压信号和所述工作电压信号生成第一尾电流源信号；
差分模块，与所述第一尾电流源模块连接，用于接收反馈电压信号、参考电压信号以及第一尾电流源信号，并根据所述反馈电压信号、所述参考电压信号以及所述偏置电压信号生成差分信号；
第二尾电流源模块，用于接收第一偏置电压信号、第二偏置电压信号和工作电压信号，并根据所述第一偏置电压信号、所述第二偏置电压信号和所述工作电压信号生成第二尾电流源信号；
第三尾电流源模块，用于接收第一偏置电压信号、第二偏置电压信号和工作电压信号，并根据所述第一偏置电压信号、所述第二偏置电压信号和所述工作电压信号生成第三尾电流源信号；
放大模块，与所述第二尾电流源模块、所述第三尾电流源模块以及所述差分模块连接，用于接收所述第二尾电流源信号、所述第三尾电流源信号、所述差分信号，根据所述第二尾电流源信号、所述第三尾电流源信号、所述差分信号生成误差放大信号；
输出钳位模块，与所述放大模块、所述差分模块连接，用于将所述误差放大信号与预设上限电压值和预设下限电压值进行比较生成第一钳位信号和第二钳位信号，以调节所述差分信号的电压，控制所述放大模块将所述误差放大信号钳制在预设电压范围内。
2.如权利要求1所述的误差放大器电路，其特征在于，所述放大模块包括：第一N型MOS管、第二N型MOS管、第三N型MOS管、第一NPN三极管、第二NPN三极管、第一电阻以及第二电阻；
所述第一N型MOS管的漏极连接电源端，所述第二N型MOS管的漏极连接所述第三尾电流源模块，所述第一N型MOS管的栅极、所述第二N型MOS管的栅极、所述第一NPN型三极管的集电极共接于所述第二尾电流源模块；
所述第一N型MOS管的源极、所述第一NPN型三极管的基极、所述第三N型MOS管的漏极以及所述第二NPN型三极管的基极共接，所述第一NPN型三极管的发射极与所述第一电阻的第一端共接作为所述放大模块的第一输入端连接所述差分模块，所述第二NPN型三极管的漏极与所述第二电阻的第一端共接作为所述放大模块的第二输入端连接所述差分模块，所述第三N型MOS管的栅极连接第三偏置电压端，所述第三N型MOS管的源极、所述第一电阻的第二端以及所述第二电阻的第二端共接于地。
3.如权利要求1所述的误差放大器电路，其特征在于，所述输出钳位模块包括：第一电压比较单元、第二电压比较单元、第一二极管以及第二二极管；
所述第一电压比较单元的负输入端与所述第二电压比较单元的正输入端共接于所述放大模块的输出端，所述第一电压比较单元的正输入端连接下限参考电压端，所述第二电压比较单元的负输入端连接上限参考电压端，所述第一电压比较单元的输出端连接所述第二二极管的阳极，所述第二电压比较单元的输出端连接所述第一二极管的阳极，所述第一二极管的阴极连接所述放大模块的第一输入端，所述第二二极管的阴极连接所述放大模块的第二输入端。
4.如权利要求1所述的误差放大器电路，其特征在于，所述第一尾电流源模块包括：第一P型MOS管、第二P型MOS管；
所述第一P型MOS管的栅极连接第一偏置电压端，所述第二P型MOS管的栅极连接第二偏置电压端，所述第一P型MOS管的源极连接电源端，所述第一P型MOS管的漏极连接所述第二P型MOS管的源极，所述第二P型MOS管的漏极连接所述差分模块。
5.如权利要求1所述的误差放大器电路，其特征在于，所述差分模块包括：第三P型MOS管、第四P型MOS管；
所述第三P型MOS管的栅极连接反馈电压端，所述第四P型MOS管的栅极连接参考电压端，所述第三P型MOS管的源极与所述第四P型MOS管的源极共接于所述第一尾电流源模块，所述第三P型MOS管的漏极连接所述放大模块的第二输入端，所述第四P型MOS管的漏极连接所述放大模块的第一输入端。
6.如权利要求1所述的误差放大器电路，其特征在于，所述第二尾电流源模块包括：第五P型MOS管、第六P型MOS管；
所述第五P型MOS管的源极连接电源端，所述第五P型MOS管的栅极连接第一偏置电压端，所述第六P型MOS管的栅极连接第二偏置电压端，所述第五P型MOS管的漏极连接所述第六P型MOS管的源极，所述第六P型MOS管的漏极连接所述放大模块。
7.如权利要求1所述的误差放大器电路，其特征在于，所述第三尾电流源模块包括：第七P型MOS管、第八P型MOS管；
所述第七P型MOS管的源极连接电源端，所述第七P型MOS管的栅极连接第一偏置电压端，所述第八P型MOS管的栅极连接第二偏置电压端，所述第七P型MOS管的漏极连接所述第八P型MOS管的源极，所述第八P型MOS管的漏极连接所述放大模块。
8.如权利要求3所述的误差放大器电路，其特征在于，所述第一电压比较单元包括：第九P型MOS管、第十P型MOS管、第十一P型MOS管、第十二P型MOS管、第四N型MOS管、第五N型MOS管；
所述第九P型MOS管的栅极连接第一偏置电压端，所述第十P型MOS管的栅极连接第二偏置电压端，所述第九P型MOS管的源极连接电源端，所述第九P型MOS管的漏极连接所述第十P型MOS管的源极，所述第十P型MOS管的漏极、所述第十P型MOS管的源极、所述第十二P型MOS管的源极共接，所述第十一P型MOS管的栅极作为所述第一电压比较单元的正输入端，所述第十二P型MOS管的栅极作为所述第一电压比较单元的负输入端，所述第十二P型MOS管的漏极和所述第五N型MOS管的漏极共接作为所述第一电压比较单元的输出端，所述第十一P型MOS管的漏极、所述第四N型MOS管的漏极、所述第四N型MOS管的栅极以及所述第五N型MOS管的栅极共接，所述第四N型MOS管的源极以及所述第五N型MOS管的源极共接于地。
9.如权利要求8所述的误差放大器电路，其特征在于，所述第二电压比较单元的结构与所述第一电压比较单元的结构相同。
10.一种变换器，其特征在于，包括如权利要求1-9任一项所述的误差放大器电路。
CN202210800103.0A 2022-07-08 2022-07-08 一种误差放大器电路、变换器 Active CN114884477B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210800103.0A CN114884477B (zh) 2022-07-08 2022-07-08 一种误差放大器电路、变换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210800103.0A CN114884477B (zh) 2022-07-08 2022-07-08 一种误差放大器电路、变换器

Publications (2)

Publication Number Publication Date
CN114884477A true CN114884477A (zh) 2022-08-09
CN114884477B CN114884477B (zh) 2022-10-14

Family

ID=82683529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210800103.0A Active CN114884477B (zh) 2022-07-08 2022-07-08 一种误差放大器电路、变换器

Country Status (1)

Country Link
CN (1) CN114884477B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060119429A1 (en) * 2004-12-02 2006-06-08 Ftd Solutions Pte., Ltd. High frequency receiver preamplifier with CMOS rail-to-rail capability
US7532072B1 (en) * 2007-03-02 2009-05-12 Linear Technology Corporation Method to control the output common mode in a differential OPAMP with rail-to-rail input stage
US20090189694A1 (en) * 2008-01-29 2009-07-30 Qualcomm Incorporated Differential amplifier with accurate input offset voltage
CN101841240A (zh) * 2010-04-12 2010-09-22 无锡中星微电子有限公司 电源转换器和误差放大器
CN105846788A (zh) * 2016-03-25 2016-08-10 南京德睿智芯电子科技有限公司 一种运算放大器
CN105897185A (zh) * 2016-04-28 2016-08-24 西安航天民芯科技有限公司 一种应用于低失调运算放大器的电路
US20170033957A1 (en) * 2015-07-28 2017-02-02 Wanpeng Cao Adaptive cable equalizer for digital communication
CN112260655A (zh) * 2020-10-12 2021-01-22 杭州中科微电子有限公司 非对称三极管输入的折叠式运算放大器、带隙基准电路
CN113809998A (zh) * 2021-11-18 2021-12-17 深圳百瑞互联技术有限公司 一种折叠式共源共栅运算放大器及电子设备

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060119429A1 (en) * 2004-12-02 2006-06-08 Ftd Solutions Pte., Ltd. High frequency receiver preamplifier with CMOS rail-to-rail capability
US7532072B1 (en) * 2007-03-02 2009-05-12 Linear Technology Corporation Method to control the output common mode in a differential OPAMP with rail-to-rail input stage
US20090189694A1 (en) * 2008-01-29 2009-07-30 Qualcomm Incorporated Differential amplifier with accurate input offset voltage
CN101841240A (zh) * 2010-04-12 2010-09-22 无锡中星微电子有限公司 电源转换器和误差放大器
US20170033957A1 (en) * 2015-07-28 2017-02-02 Wanpeng Cao Adaptive cable equalizer for digital communication
CN105846788A (zh) * 2016-03-25 2016-08-10 南京德睿智芯电子科技有限公司 一种运算放大器
CN105897185A (zh) * 2016-04-28 2016-08-24 西安航天民芯科技有限公司 一种应用于低失调运算放大器的电路
CN112260655A (zh) * 2020-10-12 2021-01-22 杭州中科微电子有限公司 非对称三极管输入的折叠式运算放大器、带隙基准电路
CN113809998A (zh) * 2021-11-18 2021-12-17 深圳百瑞互联技术有限公司 一种折叠式共源共栅运算放大器及电子设备

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
潘福跃等: "一种用于开关电源的高性能误差放大器设计", 《电子与封装》 *
龙弟光，刘先锋，冯兆兰: "高速运算放大器新技术──电流反馈运算放大器", 《微电子学》 *

Also Published As

Publication number Publication date
CN114884477B (zh) 2022-10-14

Similar Documents

Publication Publication Date Title
US6259321B1 (en) CMOS variable gain amplifier and control method therefor
CN106549639B (zh) 一种增益自适应误差放大器
CN114510107B (zh) 一种改善全负载稳定性的ldo电路
CN111665898B (zh) 一种基于GaAs HBT工艺的功放芯片偏置电路
US20050029527A1 (en) LED drive circuit
CN114884477B (zh) 一种误差放大器电路、变换器
CN108445959B (zh) 一种可选接片外电容的低压差线性稳压器
CN113970949B (zh) 一种快速响应的高速线性稳压器
CN116185115A (zh) 一种ldo复合零点跟踪补偿电路
CN111458554B (zh) 一种高精度电流监测电路
CN114967830A (zh) 限流电路、芯片及电子设备
US7986185B2 (en) Rail-to-rail Miller compensation method without feed forward path
CN109683655B (zh) 瞬态增强的ldo电路
CN220492867U (zh) 一种负载检测电路及开关变换器
TWI825698B (zh) 電壓調整器與訊號放大電路
CN113809913B (zh) 一种恒压控制电路
CN115113682B (zh) 输入参考电压调整电路
CN106712731B (zh) 一种运算放大器
CN112928998B (zh) 一种双极型晶体管放大器
CN115037118B (zh) 一种高精度高速电流比较器
CN117331395B (zh) 一种适用于ldo的极限负载跳变动态加速电路
CN108768324B (zh) 应用于输出级为反相器结构的衬底调制共模反馈电路
CN219304703U (zh) 一种电源偏置电路
CN211603983U (zh) 偏置电路
US20240088874A1 (en) Operational amplifier-based hysteresis comparator and chip

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant