CN115857610A - 一种宽范围带隙基准电压源 - Google Patents
一种宽范围带隙基准电压源 Download PDFInfo
- Publication number
- CN115857610A CN115857610A CN202211584708.7A CN202211584708A CN115857610A CN 115857610 A CN115857610 A CN 115857610A CN 202211584708 A CN202211584708 A CN 202211584708A CN 115857610 A CN115857610 A CN 115857610A
- Authority
- CN
- China
- Prior art keywords
- resistor
- triode
- voltage source
- reference voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种宽范围带隙基准电压源,包括:放大电路,包括第一电流镜和第一NMOS管;电压产生电路,包括第一三极管、第二三极管、第一电阻、第二电阻、第三电阻、第四电阻和第五电阻;第一NMOS管的源极依次通过第三电阻、第四电阻和第五电阻后接地;第一三极管的集电极与第一电流镜的第一端相连接,基极与第二三极管的基极相连接,发射极依次通过第一电阻以及第二电阻后接地;第二三极管的集电极与第一电流镜的第二端相连接,基极连接于第三电阻和第四电阻之间,发射极连接于第一电阻和第二电阻之间。本发明中的电路,结构简单,且能够实现宽范围的与温度无关的电压源。
Description
技术领域
本发明涉及模拟集成电路技术领域,尤其涉及到一种宽范围带隙基准电压源。
背景技术
随着系统集成技术的飞速发展,基准电压源已成为大规模、超大规模集成电路和几乎所有数字模拟系统中不可缺少的基本电路模块。基准电压源是超大规模集成电路和电子系统的重要组成部分,可广泛应用于高精度比较器、A/D和D/A转换器、随机动态存储器、闪存以及系统集成芯片中。带隙基准是所有基准电压中最受欢迎的一种,其主要作用是在集成电路中提供稳定的参考电压或参考电。
现有技术中的基准电压源一般只产生固定的输出电压,作为唯一的基准电压,但是,现在电子技术运用十分广泛,外部应用环境十分复杂,对于电压的要求也不尽相同,基于目前的基准电压源,如果想调节基准电压,就需要额外增加电路来改变电压,电路较为复杂,降低了系统的可靠性和灵活性,还增加了额外的成本。
发明内容
因此,为了解决现有技术中出现的上述问题,本申请提供了一种能够工作于第一状态、第二状态或者第三状态,对应能够输出第一基准电压、第二基准电压或者第三基准电压的宽范围带隙基准电压源。
本发明提供了一种宽范围带隙基准电压源,包括:
放大电路,包括第一电流镜和第一NMOS管;第一NMOS管的栅极与第一电流镜的第二端相连接;
电压产生电路,包括第一三极管、第二三极管、第一电阻、第二电阻、第三电阻、第四电阻和第五电阻;第一NMOS管的源极依次通过第三电阻、第四电阻和第五电阻后接地;第一三极管的集电极与第一电流镜的第一端相连接,基极与第二三极管的基极相连接,发射极依次通过第一电阻以及第二电阻后接地;第二三极管的集电极与第一电流镜的第二端相连接,基极连接于第三电阻和第四电阻之间,发射极连接于第一电阻和第二电阻之间;
宽范围带隙基准电压源可处于第一NMOS管的源极和第三电阻之间接出输出端的第一工作状态,或者第三电阻和第四电阻之间接出输出端的第二工作状态,或者第四电阻和第五电阻之间接出输出端的第三工作状态。
在一种可能的实现方式中,电压产生电路还包括:
第六电阻,第六电阻的一端与第一三极管的基极相连接,另一端与第二三极管的基极相连接。
在一种可能的实现方式中,当宽范围带隙基准电压源处于第一工作状态时,第六电阻的阻值其中,R1~R6分别是指第一电阻~第六电阻的阻值;当宽范围带隙基准电压源处于第二工作状态或者第三工作状态时,第六电阻的阻值为0。/>
在一种可能的实现方式中,第一电流镜包括:
第一PMOS管和第二PMOS管,第二PMOS管的栅极与第一PMOS管的栅极相连接,第一PMOS管的栅极与第一PMOS管的漏极相连接;第一PMOS管的漏极为第一电流镜的第一端,第二PMOS管的漏极为第一电流镜的第二端。
在一种可能的实现方式中,第一三极管和第二三极管均为NPN三极管,第一三极管的发射极面积大于第二三极管的发射极面积。
本发明提供的技术方案,具有如下优点:
1、本发明提供的宽范围带隙基准电压源,通过设置第一三极管和第二三极管的集电极均与放大电路相连接,第一三极管和第二三极管的基极相互连接,并设置第一三极管的发射极依次通过第一电阻以及第二电阻后接地,第二三极管的发射极连接于第一电阻和第二电阻之间,使两个三极管的基极电压可被稳定限制在带隙电压;再通过设置第一NMOS管的源极依次通过第三电阻、第四电阻和第五电阻后接地,使该宽范围带隙基准电压源能够具有输出带隙电压、或者相对于带隙电压更高的电压、或者相对于带隙电压更低的电压,实现宽范围输出。
此外,该宽范围带隙基准电压源通过设置第一电流镜和第一NMOS管形成放大电路,减小了宽范围带隙基准电压源的电路版图面积的同时,使该电压源仅有三条电流通路(第一三极管所在电流通路,第二三极管所在电流通路,以及第三电阻、第四电阻、第五电阻所在电流通路),电路结构简单,能耗较低。
2、基于宽范围带隙基准电压源处于第一工作状态时,第一三极管和第二三极管的基极电流会流过第三电阻,会导致第三电阻上的压降多了一个和基极电流相关的增项,因而,本发明提供的宽范围带隙基准电压源中还设置了一个位于第一三极管的基极和第二三极管的基极之间的第六电阻,以消除第三电阻上和基极电流相关的增项的影响,使得本发明中的宽范围带隙基准电压源在三种工作状态下的电压源为均与温度无关的值,精度较高。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的宽范围带隙基准电压源的结构示意图;
图2为本发明实施例提供的宽范围带隙基准电压源中的电压产生电路中的电流流向示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在本发明的描述中,需要说明的是,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
图1示出了一个示例性实施例示出的一种宽范围带隙基准电压源的结构示意图。如图1所示,该电压源包括:放大电路和电压产生电路。
其中,放大电路包括第一电流镜和第一NMOS管MN1,第一NMOS管MN1的栅极与第一电流镜的第二端相连接。
其中,电压产生电路包括第一三极管Q1、第二三极管Q2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4和第五电阻R5。第一NMOS管MN1的源极依次通过第三电阻R3、第四电阻R4和第五电阻R5后接地。第一三极管Q1的集电极与第一电流镜的第一端相连接,基极与第二三极管Q2的基极相连接,发射极依次通过第一电阻R1以及第二电阻R2后接地;第二三极管Q2的集电极与第一电流镜的第二端相连接,基极连接于第三电阻R3和第四电阻R4之间,发射极连接于第一电阻R1和第二电阻R2之间。
本实施例中的宽范围带隙基准电压源,可处于第一NMOS管MN1的源极和第三电阻R3之间接出输出端OUTA的第一工作状态,或者第三电阻R3和第四电阻R4之间接出输出端OUTB的第二工作状态,或者第四电阻R4和第五电阻R5之间接出输出端OUTC的第三工作状态。
具体地,第一三极管Q1和第二三极管Q2可均为NPN三极管,第一三极管的发射极面积大于第二三极管的发射极面积。示例性地,第一三极管Q1和第二三极管Q2的发射极面积之比可以为8:1。
具体地,第一电流镜的输入端与驱动电源的高电平输出端VDD相连接。
此外,如图2所示,当宽范围带隙基准电压源处于第一工作状态时,第一三极管Q1和第二三极管Q2的基极电流将会影响输出端OUTA的输出电压,然而,发明人发现,由于工艺和温度对hFE的影响,该基极电流具有一定程度的可变性,将会导致输出电压误差和漂移,且当第二三极管Q2中的电流远小于第一三极管Q1中的电流以产生所需的电流密度差时,这种影响较为严重。因此,在本实施例的一种可能的实现方式中,为了能够在本实施例中的宽范围带隙基准电压源处于第一工作状态时消除第一三极管Q1和第二三极管Q2的基极电流对输出电压的影响,提高其精度,如图1所示,电压产生电路中还可以包括一第六电阻R6,该第六电阻R6的一端与第一三极管Q1的基极相连接,另一端与第二三极管Q2的基极相连接。
且此时,可以设置第六电阻R6的阻值R6,使其在宽范围带隙基准电压源处于第一工作状态时,其中,R1~R6分别是指第一电阻~第六电阻的阻值(此处第六电阻R6阻值的具体设置原理将在下述的电路工作原理中说明)。而在宽范围带隙基准电压源处于第二工作状态或者第三工作状态时,R6=0。
在本实施例的一种可能的实现方式中,如图1所示,第一电流镜可以包括第一PMOS管MP1和第二PMOS管MP2,第二PMOS管MP2的栅极与第一PMOS管MP1的栅极相连接,第一PMOS管MP1的栅极与第一PMOS管MP1的漏极相连接;第一PMOS管MP1的漏极为第一电流镜的第一端,第二PMOS管MP2的漏极为第一电流镜的第二端(也即第一三极管Q1的集电极与第一PMOS管MP1的漏极相连接,第二三极管Q2的集电极与第二PMOS管MP2的漏极相连接)。且第一PMOS管MP1和第二PMOS管MP2的源极均与驱动电源的高电平输出端VDD相连接。
其中,上述电路的工作原理可以如下所示:
一、上述电路结构具有环路稳定性:
以第一三极管Q1和第二三极管Q2均为NPN三极管为例进行说明,则基于第一三极管Q1的发射极面积大于第二三极管Q2的发射极面积,因而,当第一三极管Q1和第二三极管Q2上的基级电压较小时,第一三极管Q1的的发射极面积较大使其传导更多可通过第二电阻R2的总电流,由此产生的集电极电压不平衡驱动放大电路(也即第一PMOS管MP1、第二PMOS管MP2和第一NMOS管MN1)提高基级电压;当第一三极管Q1和第二三极管Q2上的基级电压过高时,则将迫使大电流通过第一电阻R1和第二电阻R2,第一电阻R1和第二电阻R2上产生的电压降限制通过第一三极管Q1的电流使其小于通过第二三极管Q2的电流,继而驱动放大电路使第一三极管Q1和第二三极管Q2上的基级电压降低;因而,第一三极管Q1和第二三极管Q2在其他非稳定条件下均会最终到达稳定基极电压条件下。
二、上述电路可实现一个与温度无关的基准电压源:
当放大电路产生到上述稳定基级电压时,由于第一三极管Q1和第二三极管Q2的集电极电流密度差异,第一三极管Q1和第二三极管Q2二者的VBE降存在差异,二者的基极-发射极电压VBE差值如下:
式中,k为玻尔兹曼常量,T为绝对温度,q为电子电荷量,J1和J2分别为第一三极管Q1和第二三极管Q2的发射极电流。
由于第一三极管Q1中的电流等于第二三极管Q2中的电流,因此第二电阻R2中的电流是第一电阻R1中的两倍,第二电阻R2上的电压压降V1如下:
若假设电阻比和电流密度比不变,则该电压直接随绝对温度T变化,用于补偿VBE的负温度系数的电压。
而若不考虑第一三极管Q1和第二三极管Q2的基极电流,则第二三极管Q2的基极电压是第二三极管Q2的基极-发射极电压VBE2和第二电阻R2上随温度变化的电压之和,也即第二三极管Q2的基级电压VBQ2的公式如下:
其中,N为第一三极管Q1和第二三极管Q2的集电极面积比例。
三、上述电路可实现一个与温度无关的宽范围(范围为0至VDD-VGS,其中,VDD-VGS是指放大电路输出的放大电压)电压源:
如图1所示,上述电路中的放大电路中的输出端(第一NMOS管MN1的源极)直接提供放大电压,而该放大电压由第三电阻R3、第四电阻R4和第五电阻R5分压并施加到第二三极管Q2的基极。
而由于宽范围带隙基准电压源的输出电压取决于第三电阻R3、第四电阻R4和第五电阻R5的值,因此可以将其设置为任何实际应用场景中所需的值,而不必是带隙电压的整数倍。
当电压源处于第一工作状态(输出位于A处)时,可实现大于1.25V(基于理想三极管器件产生的基准电压数值为1.25V,因而此处以1.25V为例进行说明)的与温度无关的电压源;当电压源处于第二工作状态(输出位于B处)时,可实现等于1.25V的与温度无关的电压源;当电压源处于第三工作状态(输出位于C处)时,可实现小于1.25V的与温度无关的电压源。
为了简化分析,假设第一PMOS管MP1、第二PMOS管MP2和第一NMOS管MN1放大器功能的性能为理想值。
假设A处电压值为VA,B处电压值为VB,C处电压值为VC,ib1为第一三极管Q1的基极电流,ib2为第二三极管Q2的基极电流,IP为流过第一电阻R1的电流且IP》ib1。
由第三电阻R3、第四电阻R4和第五电阻R5的分压关系有:
式中,VB为第二三极管Q2的基级电压。而由图2可知,B点到地经过第一三极管Q1和第二三极管Q2的两条通道,(假设第一三极管Q1和第二三极管Q2的基极电流远小于集电极电流),因而有:
VB=2×R2×IP+VBE2=2×R2×IP+R1×IP+VBE1+R6×ib1(5)
式中,IP为流过第一电阻R1的电流,VBE1第一三极管Q1的基极-发射极电压,VBE2第二三极管Q2的基极-发射极电压。
进而,由公式(4)和公式(5)可得:
假设三极管集电极电流和基极电流匹配,则ib1=ib2。则有:
也即,当电压源处于第二工作状态或者第三工作状态时,通过改变的值,VB和VC即可为与温度无关的项;而当电压源处于第一工作状态时,A处的电压值VA多了一个与温度无关的项R3(ib1+ib2),该增项会导致高于理想电压值才能使第二三极管Q2的基级电压达到稳定的数值,且这种增加的值会受到工艺和温度的影响并且随着温度而漂移,影响电路精度,而本实施例中的电压源通过第六电阻R6补偿了这种影响。
综上,当本实施例中的电压源处于第一工作状态(输出点位于A点)时,可实现大于1.25V的与温度无关的电压源,此时:
当本实施例中的电压源处于第二工作状态(输出点位于B点)时,可实现等于1.25V的与温度无关的电压源,此时:
成立条件:R6=0。
当本实施例中的电压源处于第三工作状态(输出点位于C点)时,可实现小于1.25V的与温度无关的电压源,此时:
成立条件:R6=0。
四:上述电路的功耗电流较小:
假设第一三极管Q1和第二三极管Q2的基极电流远小于集电极电流,由(8)式,流过第四电阻R4和第五电阻R5的电流值I为:
而,如图2所示,最终流过整个电路的电流为流过第二电阻R2的电流和流过第四电阻R4的电流之和。
假设第四电阻R4和第五电阻R5的阻值远大于第二电阻R2,忽略第一三极管Q1和第二三极管Q2的基极电流。有:
可见,本实施例中的电压源的功耗限流很小。
综上,本实施例中的宽范围带隙基准电压源,通过设置第一三极管和第二三极管的集电极均与放大电路相连接,第一三极管和第二三极管的基极相互连接,并设置第一三极管的发射极依次通过第一电阻以及第二电阻后接地,第二三极管的发射极连接于第一电阻和第二电阻之间,使两个三极管的基极电压可被稳定限制在带隙电压;再通过设置第一NMOS管的源极依次通过第三电阻、第四电阻和第五电阻后接地,使该宽范围带隙基准电压源能够具有输出带隙电压、或者相对于带隙电压更高的电压、或者相对于带隙电压更低的电压,实现宽范围输出。
并通过设置第一电流镜和第一NMOS管形成放大电路,减小了宽范围带隙基准电压源的电路版图面积的同时,使该电压源仅有三条电流通路(第一三极管所在电流通路,第二三极管所在电流通路,以及第三电阻、第四电阻、第五电阻所在电流通路),电路结构简单,能耗较低。
显然,上述实施例仅仅是为清楚地说明所作的举例,而并非对实施方式的限定。对于所属领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明的保护范围之中。
Claims (5)
1.一种宽范围带隙基准电压源,其特征在于,包括:
放大电路,包括第一电流镜和第一NMOS管;所述第一NMOS管的栅极与所述第一电流镜的第二端相连接;
电压产生电路,包括第一三极管、第二三极管、第一电阻、第二电阻、第三电阻、第四电阻和第五电阻;所述第一NMOS管的源极依次通过所述第三电阻、所述第四电阻和所述第五电阻后接地;所述第一三极管的集电极与所述第一电流镜的第一端相连接,基极与所述第二三极管的基极相连接,发射极依次通过所述第一电阻以及所述第二电阻后接地;所述第二三极管的集电极与所述第一电流镜的第二端相连接,基极连接于所述第三电阻和所述第四电阻之间,发射极连接于所述第一电阻和所述第二电阻之间;
所述宽范围带隙基准电压源可处于所述第一NMOS管的源极和所述第三电阻之间接出输出端的第一工作状态,或者所述第三电阻和所述第四电阻之间接出输出端的第二工作状态,或者所述第四电阻和所述第五电阻之间接出输出端的第三工作状态。
2.根据权利要求1所述的宽范围带隙基准电压源,其特征在于,所述电压产生电路还包括:
第六电阻,所述第六电阻的一端与所述第一三极管的基极相连接,另一端与所述第二三极管的基极相连接。
4.根据权利要求1所述的宽范围带隙基准电压源,其特征在于,所述第一电流镜包括:
第一PMOS管和第二PMOS管,所述第二PMOS管的栅极与所述第一PMOS管的栅极相连接,所述第一PMOS管的栅极与所述第一PMOS管的漏极相连接;所述第一PMOS管的漏极为所述第一电流镜的所述第一端,所述第二PMOS管的漏极为所述第一电流镜的所述第二端。
5.根据权利要求1所述的宽范围带隙基准电压源,其特征在于,所述第一三极管和所述第二三极管均为NPN三极管,所述第一三极管的发射极面积大于所述第二三极管的发射极面积。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211584708.7A CN115857610A (zh) | 2022-12-09 | 2022-12-09 | 一种宽范围带隙基准电压源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211584708.7A CN115857610A (zh) | 2022-12-09 | 2022-12-09 | 一种宽范围带隙基准电压源 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115857610A true CN115857610A (zh) | 2023-03-28 |
Family
ID=85671861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211584708.7A Pending CN115857610A (zh) | 2022-12-09 | 2022-12-09 | 一种宽范围带隙基准电压源 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115857610A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116560448A (zh) * | 2023-05-12 | 2023-08-08 | 北京伽略电子股份有限公司 | 带隙基准电压源电路 |
-
2022
- 2022-12-09 CN CN202211584708.7A patent/CN115857610A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116560448A (zh) * | 2023-05-12 | 2023-08-08 | 北京伽略电子股份有限公司 | 带隙基准电压源电路 |
CN116560448B (zh) * | 2023-05-12 | 2023-11-10 | 北京伽略电子股份有限公司 | 带隙基准电压源电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7323857B2 (en) | Current source with adjustable temperature coefficient | |
CN108037791B (zh) | 一种无运放的带隙基准电路 | |
CN101630176B (zh) | 低电压cmos带隙基准电压源 | |
CN112987836B (zh) | 一种高性能的带隙基准电路 | |
US20080265860A1 (en) | Low voltage bandgap reference source | |
EP1769301A1 (en) | A proportional to absolute temperature voltage circuit | |
US20060038608A1 (en) | Band-gap circuit | |
CN112859996B (zh) | 一种低压高精度带隙基准电路 | |
CN105487587A (zh) | 高精度数字温度传感器校准电路 | |
CN111045470B (zh) | 一种低失调电压高电源抑制比的带隙基准电路 | |
CN114623944A (zh) | 一种cmos温度传感器 | |
US20070182477A1 (en) | Band gap reference circuit for low voltage and semiconductor device including the same | |
CN115857610A (zh) | 一种宽范围带隙基准电压源 | |
WO2024093602A1 (zh) | 基准电压产生电路、芯片及电子设备 | |
CN112596576A (zh) | 带隙基准电路 | |
CN111176364A (zh) | 高阶温度补偿电路以及低温漂电压基准电路 | |
CN115877907A (zh) | 一种带隙基准源电路 | |
CN112764449A (zh) | 带基极电流补偿的基准电压源集成器件 | |
CN112260655A (zh) | 非对称三极管输入的折叠式运算放大器、带隙基准电路 | |
CN115756066A (zh) | 一种带隙基准电流源 | |
CN113467567A (zh) | 一种基准源电路及芯片 | |
CN114690842A (zh) | 一种用于偏置双极型晶体管的电流源电路 | |
CN114035640B (zh) | 基准电压电路及其设计方法 | |
CN214122812U (zh) | 带基极电流补偿的基准电压源集成器件 | |
CN112416045B (zh) | 一种带隙基准电路及芯片 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |