CN114623944A - 一种cmos温度传感器 - Google Patents
一种cmos温度传感器 Download PDFInfo
- Publication number
- CN114623944A CN114623944A CN202210284687.0A CN202210284687A CN114623944A CN 114623944 A CN114623944 A CN 114623944A CN 202210284687 A CN202210284687 A CN 202210284687A CN 114623944 A CN114623944 A CN 114623944A
- Authority
- CN
- China
- Prior art keywords
- resistor
- level
- electrode
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/01—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using semiconducting elements having PN junctions
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Abstract
本发明属于集成传感器技术领域,提出了一种CMOS温度传感器,包括:启动电路、带隙基准电路、第三支路、镜像电流源、电压校准电路、模数转换电路、温度校准模块。本发明的CMOS温度传感器,克服在各种工艺角下带隙基准电路中运算放大器失调电压对基准电压VBG的影响,进而使得温度检测更为精确,整个温度传感器具有较低的功耗、较高的线性度。
Description
技术领域
本发明属于集成传感器技术领域,特别是涉及一种CMOS温度传感器。
背景技术
近年来,物联网技术迅速发展,已经在全球掀起了一股热潮。而温度传感器作为物联网系统的基础构成元件,其市场应用范围不断扩大,需求量逐步提升。CMOS技术作为当前半导体的主要技术,其微型化、易集成的特点使得温度传感器体积减小、功能增加,并且使得其功耗更低,能够满足更多的应用需求。基于BJT的温度传感器是高精度的CMOS温度传感器,其利用基极-发射极电压VBE的温度特性来测量温度。因为BJT良好的温度特性,这种温度传感器能够达到很高的精度,而随着近些年的发展,该类传感器的面积和功耗也得到了很大改善,配合新的数字校准技术,能够提高校准效率,降低成本。
在基于BJT的温度传感器设计中,在不同工艺角下,带隙基准电路中运算放大器的失调电压对带隙基准电压的影响较大。传统的带隙基准电路中,运算放大器两端的失调电压会经过与三极管相串联的电阻放大并耦合到带隙基准输出电压VBG上,由于基准电压VBG的误差,使得后续模数转换电路输出的数字码存在误差,进而导致温度测量出现误差。在传统方案中,消除运算放大器失调电压往往需要斩波技术来实现,但是该技术需要对电路多个节点进行斩波调制,将会引入额外的电路,这增大了电路复杂程度与功耗。
综上所述,避免运算放大器失调电压导致基准电压VBG剧烈变化而引起的温度测量误差,是目前本领域技术人员急需解决的技术问题。
发明内容
本发明的目的是提供一种CMOS温度传感器,以克服在各种工艺角下带隙基准电路中运算放大器失调电压对基准电压VBG的影响,进而使得温度检测更为精确。整个温度传感器具有较低的功耗、较高的线性度。
为解决上述技术问题,本发明提供如下技术方案:
一种CMOS温度传感器,其特征在于,包括:启动电路、带隙基准电路、第三支路、镜像电流源、电压校准电路、模数转换电路、温度校准模块。
所述带隙基准电路包括:第一折叠共源共栅运算放大器(以下简称第一运算放大器)、第一NMOS、第一支路、第二支路,其中:
所述第一NMOS管的栅极与第一运算放大器连接,第一NMOS管的漏极与镜像电流源连接;
所述第一支路与第一NMOS管连接;
所述第二支路与第一NMOS管连接;
所述带隙基准电路向所述模数转换电路处于采样阶段时输出带隙基准电压VBG与正温度系数电压VPTAT。
所述第一支路包括:第一三极管、第三电阻、第一电阻,其中:
所述第三电阻与第一三极管串联,所述第一电阻与第三电阻串联,
所述第一电阻与所述第一NMOS管的源极连接。
所述第二支路包括:第二三极管、第二电阻,两者串联,所述第二电阻与所述第一NMOS管的源极连接。
其中,所述第一运算放大器的正输入端与所述第三电阻的上端连接,其负输入端与所述第二电阻的下端连接,所述第一运算放大器使得所述第一电阻、第二电阻的电压降相等;
所述第三支路包括:第三三极管、第四电阻,两者串联,用于生成模数转换电路所需要的共模电平,所述第四电阻与所述第一NMOS管的源极连接。
所述模数转换电路,用于利用参考电压VBG_REF量化第二电阻上的压降,即正温度系数电压VPTAT,并利用VPTAT与参考电压VBG_REF之比μ确定出环境温度。
所述模数转换电路包括:
用于生成逐次逼近比较时钟的移位寄存器;
采样保持电路,所述采样保持电路的第一端与所述带隙基准电压VBG连接,其第二端与所述第二三极管的发射极连接,用于在所述模数转换电路的采样阶段采样并保持所述电压αΔVBE,该电压为差分电压;
差分结构的比较器,所述比较器的第一端、第二端接收所述采样保持电路输出差分电压αΔVBE,其第三端接收所述移位寄存器输出比较时钟,其第四端输出模数转换后的数字码;
用于逐次逼近所述差分电压αΔVBE的电容阵列;
电容切换控制电路,所述电容切换控制电路以VBG_REF作为参考电压并且受所述比较器输出端信号以及所述比较器输出端反相信号所控制;
时钟生成电路,所述时钟生成电路的第一端与所述采样保持电路连接,其第二端、第三端与所述电容切换控制电路连接,用于提供相应时钟控制信号;
数字输出寄存器,所述数字输出寄存器与所述比较器输出端连接,用于捕获存储所述比较器在逐次逼近过程中输出数字码。
所述比较器差分输入端的电压信号分别为VIP、VIN。
所述比较器包括:
第五PMOS管,其源极与电源连接,其栅极与自身漏极连接;
第六PMOS管,其源极与电源连接,其栅极与自身漏极连接;
第二端接地的第六电阻;
第七NMOS管,其栅极与所述电压信号VIP连接,其漏极与所述第五PMOS管漏极连接,其源极与所述第九NMOS管连接;
第八NMOS管,其栅极与所述电压信号VIN连接,其漏极与所述第六PMOS管漏极连接,其源极与所述第九NMOS管连接;
第一电容,其第一端与所述第七NMOS管连接,其第二端接地;
第二电容,其第一端与所述第八NMOS管连接,其第二端接地;
锁存器,其第一端、第二端接收所述第七NMOS管、第八NMOS管漏极差分电压信号,其第三端、第四端输出比较结束的差分电压信号。
所述第一三极管、第二三极管、第三三极管均为PNP型三极管,
所述第一NMOS管的栅极与所述第一运算放大器输出端、启动电路的第二端连接,所述第一NMOS管的漏极与镜像电流源、启动电路第一端连接,
所述第一NMOS管的源极与所述第一电阻的第一端连接;
所述第一电阻的第二端与所述第三电阻的第一端连接,
所述第三电阻的第二端与所述第一三极管的发射极连接,
所述第一三极管的集电极与基极接地;
所述第二电阻的第一端与所述第一NMOS管的源极连接,所述第二电阻的第二端与所述第二三极管的发射极连接,所述第二三极管的集电极与基极接地;
所述第四电阻的第一端与所述镜像电流源连接,所述第四电阻的第二端与所述第三三极管的发射极连接,所述第三三极管的集电极与基极接地;
在所述模数转换电路的采样阶段,所述第二支路向所述模数转换电路提供所述电压αΔVBE以及所述带隙基准电压VBG,所述第三支路用于生成所述模数转换电路需要的共模电平。
所述镜像电流源,用于向所述第一运算放大器提供偏置电流,并向所述模数转换电路提供偏置电流,并向所述第一支路、第二支路、第三支路提供偏置电流,该偏置电流为正温度系数电流IPTAT;
所述镜像电流源包括:
第七PMOS管,其源极与电源连接,漏其极与所述第一传输门开关第一端连接,栅极与所述第一传输门开关第二端连接;
第九PMOS管,其源极与电源连接,其栅极与所述第八PMOS管的漏极连接,其漏极输出第一偏置电流;
第十PMOS管,其源极与电源连接,其栅极与所述第九PMOS管的栅极连接,其漏极输出第二偏置电流;
第十一PMOS管,其源极与电源连接,其栅极与所述第十PMOS管的栅极连接,其漏极输出第三偏置电流;
第十二PMOS管,其源极与电源连接,其栅极与所述第十一PMOS管的栅极连接,其漏极输出第四偏置电流;
第十三PMOS管,其源极与电源连接,其栅极与所述第十二PMOS管的栅极连接;
第二十二NMOS管,其源极与地连接,其漏极与所述第十三PMOS管漏极连接,其栅极与所述第二传输门开关第二端连接;
第二十三NMOS管,其源极与地连接,其漏极与所述第二十二NMOS管栅极连接,其栅极与所述温度传感器使能控制信号PWD连接。
所述第七PMOS管的漏极与所述第一NMOS管的漏极连接,所述第二十二NMOS管的栅极提供启动电路的控制信号VST,所述第二传输门开关的第一端与电源连接。
所述启动电路,其第一端与所述第一NMOS管的漏极连接,其第二端与所述第一NMOS管的栅极连接,用于使得带隙基准环路自启动。
所述启动电路包括:
第二NMOS管,其栅极与所述控制信号VST连接,源极与地连接,其漏极与所述第三传输门开关第一端连接;
第五电阻,第二端与所述第二NMOS管漏极连接;
第一PMOS管,其栅极与所述温度传感器使能控制信号PWD连接,其源极与电源连接,其漏极与所述第五电阻第一端连接;
第三NMOS管,其栅极与所述第三传输门开关第二端连接,其漏极与所述第五电阻第二端连接,其源极与地连接;
第五NMOS管,其栅极与所述温度传感器使能控制信号PWD连接,其漏极与所述第三NMOS管栅极连接,其源极与地连接;
第四NMOS管,其栅极与所述第三NMOS管连接,其源极与地连接,其漏极与所述第四传输门开关第一端连接;
第四PMOS管,其栅极与所述第二PMOS管栅极连接,其源极与电源连接,其漏极与所述第一NMOS管栅极连接;
第六NMOS管,其栅极与所述第五NMOS管漏极连接,其源极与地连接,其漏极与所述第一NMOS管漏极连接。
所述电压校准电路,其第一端与所述第一NMOS管源极连接,其第二端与所述模数转换器连接,用于校准带隙基准电压VBG,使其克服所述第一运算放大器失调电压带来的影响,并为模数转换电路提供更加精确的参考电压VBG_REF。
所述电压校准电路包括:
第二运算放大器,其第一输入端与所述带隙基准电压VBG连接;
第三电容,其第一端与所述第二运算放大器输出端连接,其第二端接地;
第二十一NMOS管,其栅极与所述第二运算放大器输出端连接,其漏极与电源连接;
电阻阵列,其第一输入端接收8位控制字,其第二输入端与所述第二运算放大器第二输入端连接;
第七电阻,其第一端与所述电阻阵列下端连接,其第二端接地。
所述第二十一NMOS管的源极与电阻阵列上端连接,所述电阻阵列输出经过校准后的所述带隙基准电压VBG_REF。
所述电阻阵列包括:
栅极接收第七位控制字电平的第十一NMOS管;
栅极接收第七位控制字反相电平的第十二NMOS管,所述第十一NMOS管与第十二NMOS管组成一对互补开关;
互相串联的第八电阻至第一百三十六电阻,共计128个;
栅极接收第零位控制字电平的第十三NMOS管;
栅极接收第零位控制字反相电平的第十四NMOS管,所述第十三NMOS管与第十四NMOS管组成一对互补开关,纵向分布有同类的受第零位控制字电平及其反相电平控制的互补开关共计64对;
位于受第零位控制字电平及其反相电平控制的64对互补开关右侧的受第一位控制字电平及其反相电平控制的互补开关共计32对;
位于受第一位控制字电平及其反相电平控制的32对互补开关右侧的受第二位控制字电平及其反相电平控制的互补开关共计16对;
位于受第二位控制字电平及其反相电平控制的16对互补开关右侧的受第三位控制字电平及其反相电平控制的互补开关共计8对;
位于受第三位控制字电平及其反相电平控制的8对互补开关右侧的受第四位控制字电平及其反相电平控制的互补开关共计4对;
位于受第四位控制字电平及其反相电平控制的4对互补开关右侧的受第五位控制字电平及其反相电平控制的互补开关共计2对;
位于受第五位控制字电平及其反相电平控制的2对互补开关右侧的受第六位控制字电平及其反相电平控制的互补开关共计1对,即第十九NMOS管与第二十NMOS管。
所述第十一NMOS管漏极连接所述电阻阵列的第二输入端,所述第十一NMOS管源极与所述第八电阻第二端连接,所述第十二NMOS管源极与所述第一百三十六电阻第二端连接;
所述受第零位控制字电平及其反相电平控制的64对互补开关的漏极依次与所述第九电阻、所述第十一电阻、所述第十三电阻、…、所述第一百三十六电阻的两端连接;
所述受第一位控制字电平及其反相电平控制的32对互补开关的漏极依二进制递减的排布方式与所述受第零位控制字电平及其反相电平控制的64对互补开关的源极连接;
所述受第二位控制字电平及其反相电平控制的16对互补开关的漏极依二进制递减的排布方式与所述受第一位控制字电平及其反相电平控制的32对互补开关的源极连接;
所述受第三位控制字电平及其反相电平控制的8对互补开关的漏极依二进制递减的排布方式与所述受第二位控制字电平及其反相电平控制的16对互补开关的源极连接;
所述受第四位控制字电平及其反相电平控制的4对互补开关的漏极依二进制递减的排布方式与所述受第三位控制字电平及其反相电平控制的8对互补开关的源极连接;
所述受第五位控制字电平及其反相电平控制的2对互补开关的漏极依二进制递减的排布方式与所述受第四位控制字电平及其反相电平控制的4对互补开关的源极连接;
所述受第六位控制字电平及其反相电平控制的1对互补开关的漏极依二进制递减的排布方式与所述受第五位控制字电平及其反相电平控制的2对互补开关的源极连接;
所述电阻阵列呈“金字塔”结构,所述电阻阵列输出端电压为所述128个串联电阻的128个结点中的某一结点电压值。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,下面描述中的附图仅仅是本发明的一实施例。
图1为本发明所述一种温度传感器于一实施例中的结构示意图;
图2为本发明中所述镜像电流源于一实施例中的结构示意图;
图3为本发明中所述启动电路于一实施例中的结构示意图;
图4为本发明中所述电压校准电路于一实施例中的结构示意图;
图5为本发明中所述电阻阵列于一实施例中的结构示意图;
图6为本发明中所述模数转换电路于一实施例中的结构示意图;
图7为本发明中所述一种温度传感器在不同工艺角下仿真的温度测量误差图。
具体实施方式
本发明的核心是提供一种CMOS温度传感器,避免了在不同工艺角下,运算放大器失调电压对带隙基准电压影响而导致的CMOS温度传感器测试精度下降的情况。
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。需说明的是,在不冲突的情况下,以下实施例及实施例中的特征可以相互组合。
需要说明的是,以下实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。
请参阅图1,显示为本发明提供的所述一种CMOS温度传感器于一实施例中的结构示意图。
如图1所示的CMOS温度传感器,包括:启动电路1、带隙基准电路、第三支路、镜像电流源2、电压校准电路3、模数转换电路4、温度校准模块,其中:
所述带隙基准电路包括:
第一折叠共源共栅运算放大器(以下简称第一运算放大器)A1;
栅极与所述第一运算放大器A1连接,漏极与所述镜像电流源2连接的深N阱工艺的第一NMOS管Mn1;
与第一NMOS管Mn1连接的第一支路;
与第一NMOS管Mn1连接的第二支路;
所述带隙基准电路向所述模数转换电路4处于采样阶段时输出带隙基准电压VBG与正温度系数电压VPTAT;(PTAT,proportional to absolute temperature,与绝对温度正相关)
所述镜像电流源2向所述第一运算放大器A1提供偏置电流;
所述启动电路1的两个输出端分别连接所述第一NMOS管Mn1的栅极和漏极,启动带隙基准电路。
所述第一支路包括:
第一三极管Q1;
与所述第一三极管Q1串联的第三电阻R3;
与第三电阻R3串联的第一电阻R1,所述第一电阻R1与所述第一NMOS管Mn1的源极连接;
所述第二支路包括:
第二三极管Q2;
与所述第二三极管Q2串联的第二电阻R2,所述第二电阻R2与所述第一NMOS管Mn1的源极连接;
所述第三支路包括:
第三三极管Q3;
与所述第三三极管Q3串联的第四电阻R4,用于生成模数转换电路所需要的共模电平;
所述第四电阻R4与所述第一NMOS管Mn1的源极连接;所述第一运算放大器A1的正输入端与所述第三电阻R3的上端连接、负输入端与所述第二电阻R2的下端连接,所述第一运算放大器A1使得所述第一电阻R1与所述第二电阻R2的电压降相等;
三极管的基极和发射极之间的电压差VBE可以表示为,由于所述三极管基极与集电极连接并接地,且忽略掉基极电流的影响时,认为IC=IE,即发射极电流与集电极电流相等,而IE=IPTAT,故其中,k为玻尔兹曼常数,T为绝对温度,q为电荷常数,IS为饱和电流,IC为三极管集电极电流,IE为三极管发射极电流,IPTAT为所述正温度系数电流。
由于本申请常用的是PNP型三极管,因此下文以图1的实施方式为例进行说明,针对NPN型三极管,原理可与之参照。
图1所示所述带隙基准电路中,所述第一支路的所述第一三极管Q1, VBE1为所述第一三极管Q1的基极与所述第一三极管Q1发射极之间的压降绝对值,即将第一三极管Q1的发射极电位减去第一三极管Q1的基极电位即可得到VBE1;相应的,所述第二支路的所述第二三极管Q2,VBE2为所述第二三极管Q2的基极与所述第二三极管Q2发射极之间的压降绝对值。
于本实施例中,由于第一三极管Q1与第二三极管Q2的面积之比为P:1,P=24。因此IS1=IS2,IS1为所述第一三极管Q1的饱和电流,IS2为所述第二三极管Q2的饱和电流。需要说明的是,在实际应用中,可以用一个三极管作为第一三极管Q1,其面积是第二三极管Q2的P倍,也可以将多个三极管并联,等效为本申请所需要的第一三极管Q1。在实际应用当中通常是将P个三极管并联,等效为本申请所需的第一三极管Q1,并联的这P个三极管,每一个均是与第二三极管Q2相同尺寸型号的三极管,本实施例采用此种并联的方式。
所述第一运算放大器A1的两个输入端因“虚短”效应,将所述第二电阻R2的第二端电压与所述第三电阻R3的第一端电压钳制在同一电位,因此,所述第三电阻R3上的压降为VBE2-VBE1,即所述第二三极管Q2与所述第一三极管Q1的基极-发射极电压差为ΔVBE=VBE2-VBE1,且所述正温度系数电流 由于所述第一支路与所述第二支路电流相同,故所述第二电阻R2上的压降为所述第二电阻R2与所述第三电阻R3的比例为α,故所述第二电阻R2上的压降为所述带隙基准电压可见,所述带隙基准电压VBG为ΔVBE与VBE2的线性组合,所述VBE2为负温度系数电压,所述ΔVBE为正温度系数电压,由此可以构造出零温度系数电压VBG,即带隙基准电压VBG。于本实施例中,所述第二电阻R2与所述第三电阻R3的比例α为5.78,所得到的带隙基准电压VBG在tt(NMOS Typical,PMOSTypical)工艺角下数值为1.2V。
所述第三支路中,所述第三三极管Q3尺寸与所述第二三极管Q2相同,所述第三支路受所述镜像电流源2提供偏置电流,所述第四电阻R4阻值与所述第二电阻R2阻值相同,因此,所述第四电阻R4第一端输出的电压值与所述带隙基准电压VBG相同,该电压用于生成提供给所述模数转换电路的共模电平,需要注意的是,该共模电平产生电路在图1中未作展示。
请参阅图2,显示为本发明中所述镜像电流源于一实施例中的结构示意图。
于本实施例中,所述镜像电流源2包括:
源极与电源连接,漏极与所述第一传输门开关T1第一端连接,栅极与所述第一传输门开关T1第二端连接的第七PMOS管Mp7;
源极与电源连接,栅极与所述第八PMOS管Mp8的漏极连接,漏极输出第一偏置电流的第九PMOS管Mp9;
源极与电源连接,栅极与所述第九PMOS管Mp9的栅极连接,漏极输出第二偏置电流的第十PMOS管Mp10;
源极与电源连接,栅极与所述第十PMOS管Mp10的栅极连接,漏极输出第三偏置电流的第十一PMOS管Mp11;
源极与电源连接,栅极与所述第十一PMOS管Mp11的栅极连接,漏极输出第四偏置电流的第十二PMOS管Mp12;
源极与电源连接,栅极与所述第十二PMOS管Mp12的栅极连接的第十三PMOS管Mp13;
源极与地连接,漏极与所述第十三PMOS管Mp13漏极连接,栅极与所述第二传输门开关T2第二端连接的第二十二NMOS管Mn22;
源极与地连接,漏极与所述第二十二NMOS管Mn22栅极连接,栅极与所述温度传感器使能控制信号PWD连接的第二十三NMOS管Mn23;
所述第七PMOS管Mp7的漏极与所述第一NMOS管Mn1的漏极连接,所述第二十二NMOS管Mn22的栅极提供启动电路的控制信号VST,所述第二传输门开关的第一端与电源连接。
于本实施例中,所述使能控制信号PWD为低电平时,所述CMOS温度传感器处于工作状态,所述第七PMOS管Mp7向所述第一NMOS管Mn1提供偏置电流,所述第九PMOS管Mp9向所述第一运算放大器A1提供偏置电流,所述第十PMOS管Mp10向所述第三支路提供偏置电流,所述第十一PMOS管Mp11向所述电压校准电路3提供偏置电流,所述第十二PMOS管Mp12向所述共模电平产生电路提供偏置电流,需要注意的是,该共模电平产生电路未在本实例示意图中展示。
请参阅图3,显示为本发明中所述启动电路于一实施例中的结构示意图。
于本实施例中,所述启动电路1包括:
栅极与所述控制信号VST连接,源极与地连接,漏极与所述第三传输门开关T3第一端连接的第二NMOS管Mn2;
第二端与所述第二NMOS管Mn2漏极连接的第五电阻R5;
栅极与所述温度传感器使能控制信号PWD连接,源极与电源连接,漏极与所述第五电阻R5第一端连接的第一PMOS管Mp1;
栅极与所述第三传输门开关T3第二端连接,漏极与所述第五电阻R5第二端连接,源极与地连接的第三NMOS管Mn3;
栅极与所述温度传感器使能控制信号PWD连接,漏极与所述第三NMOS管Mn3栅极连接,源极与地连接的第五NMOS管Mn5;
栅极与所述第三NMOS管Mn3连接,源极与地连接,漏极与所述第四传输门开关T4第一端连接的第四NMOS管Mn4;
栅极与所述第二PMOS管Mp2栅极连接,源极与电源连接,漏极与所述第一NMOS管Mn1栅极连接的第四PMOS管Mp4;
栅极与所述第五NMOS管Mn5漏极连接,源极与地连接,漏极与所述第一NMOS管Mn1漏极连接的第六NMOS管Mn6。
于本实施例中,当所述温度传感器使能控制信号PWD为低电平时,所述启动电路3中的第一PMOS管Mp1开通,此时将有电流流过所述电阻R5,通常R5的取值很大,为兆欧级别,当第三NMOS管Mn3进入饱和区,第四NMOS管Mn4镜像流过所述第三NMOS管Mn3的电流,所述第四PMOS管Mp4镜像所述第四NMOS管流过的电流,将所述第一NMOS管Mn1的栅极电压抬高,所述第六NMOS管Mn6镜像所述第三NMOS管Mn3的电流,所述第六NMOS管从所述镜像电流源2中第七PMOS管Mp7所在支路抽取电流,使得第一NMOS管Mn1漏极电压达到稳态值,确保第一NMOS管Mn1开通并进入饱和区;此后,所述镜像电流源2中的第十三PMOS管Mp13镜像所述第七PMOS管Mp7的电流,使得所述启动电路的控制信号VST电平上升,并使所述启动电路3中的第二NMOS管Mn2进入线性区,使所述第二NMOS管Mn2的漏极电压下降至零电平,促使所述启动电路3中的第三NMOS管Mn3关断,至此,所述启动电路3停止工作,完成所述带隙基准电路的启动。
请参阅图4,显示为本发明中所述电压校准电路于一实施例中的结构示意图。所述电压校准电路3包括:
第一输入端与所述带隙基准电压VBG连接的第二运算放大器A2;
第一端与所述第二运算放大器A2输出端连接,第二端接地的第三电容C3;
栅极与所述第二运算放大器A2输出端连接,漏极与电源连接的第二十一NMOS管Mn21;
第一输入端接收8位控制字,第二输入端与所述第二运算放大器A2第二输入端连接的所述电阻阵列31;
第一端与所述电阻阵列31下端连接,第二端接地的第七电阻R7。
于本实施例中,所述第二运算放大器A2的第一输入端接收所述带隙基准电压VBG,所述第二运算放大器A2的输出端驱动所述第二十一NMOS管Mn21的栅极,所述第二十一NMOS管Mn21作为源极跟随器,所述第三电容C3调整整个电压校准电路3的环路极点,所述第七电阻R7通常较大,用以限制流经所述第二十一NMOS管Mn21的电流。
请参阅图5,显示为本发明中所述电阻阵列于一实施例中的结构示意图。所述8位控制字的最高位D7用于控制所述带隙基准电压VBG的接入位置,当最高位D7为高电平时,所述带隙基准电压VBG接入所述第八电阻R8的第二端,实现电压向下逐级调节;当最高位D7为低电平时,所述带隙基准电压VBG接入所述第一百三十六电阻的第二端,实现电压向上逐级调节。需要注意的是,图5并未显示出本实施例中的所有元器件,各元器件具体的位置分布与连接关系请参阅前文中的描述,在此不再赘述。
于本实施例中,所述8位控制字的数值决定了经校准后的所述带隙基准电压VBG_REF的大小,该8位控制字通过选通所述128个串联电阻不同的128个电压结点来确定所述带隙基准电压VBG_REF。当所述电压校准电路3输入的所述带隙基准电压VBG发生变化时,通过改变输入的所述8位控制字可以使得输出的所述带隙基准电压VBG_REF为1.2V。需要注意的是,为确定所述输出的带隙基准电压VBG_REF的大小还需要额外的电压检测手段,本实施例不包含该检测手段,本实施例中的电压调整步长小于1mV,所述输出带隙基准电压VBG_REF可根据实际需要进行设定,在其他实施方式中,也可以根据需要设置不同的输入控制字的位数以及与之匹配的其他电路结构,并不影响本发明的实施。
请参阅图6,显示为本发明中所述模数转换电路于一实施例中的结构示意图。
于本实施例中,所述模数转换电路4包括:
用于生成逐次逼近比较时钟的移位寄存器;
第一端与所述带隙基准电压VBG连接,第二端与所述第二三极管Q2的发射极连接的采样保持电路,用于在所述模数转换电路的采样阶段采样并保持所述电压αΔVBE,该电压为差分电压;
第一端与第二端接收所述采样保持电路输出差分电压αΔVBE,第三端接收所述移位寄存器输出比较时钟,第四端输出模数转换后的数字码的差分结构的比较器;
用于逐次逼近所述差分电压αΔVBE的电容阵列;
以VBG_REF作为参考电压并且受所述比较器输出端信号以及所述比较器输出端反相信号所控制的电容切换控制电路;
第一端与所述采样保持电路连接,第二端、第三端与所述电容切换控制电路连接,用于提供相应时钟控制信号的时钟生成电路;
与所述比较器输出端连接,用于捕获存储所述比较器在逐次逼近过程中输出数字码的数字输出寄存器。
所述比较器包括:
源极与电源连接,栅极与自身漏极连接的第五PMOS管Mp5;
源极与电源连接,栅极与自身漏极连接的第六PMOS管Mp6;
所述第五PMOS管Mp5,所述第六PMOS管Mp6以二极管连接方式作为负载;
第二端接地的第六电阻R6,用于限制所述比较器的工作电流;
栅极与所述电压信号VIP连接,漏极与所述第五PMOS管Mp5漏极连接,源极与所述第九NMOS管Mn9连接的第七NMOS管Mn7;
栅极与所述电压信号VIN连接,漏极与所述第六PMOS管Mp6漏极连接,源极与所述第九NMOS管Mn9连接的第八NMOS管Mn8;
第一端与所述第七NMOS管Mn7连接,第二端接地的第一电容C1,用于减少所述比较器等效输入噪声;
第一端与所述第八NMOS管Mn8连接,第二端接地的第二电容C2,用于减少所述比较器等效输入噪声;
第一端与第二端接收所述第七NMOS管Mn7、所述第八NMOS管Mn8漏极差分电压信号,第三端与第四端输出比较结束的差分电压信号的锁存器,用于锁存并输出数字码。
在所述模数转换电路4的采样阶段,所述采样电路接收来自所述带隙基准电路中的所述差分电压αΔVBE,在所述模数转换电路4的比较阶段,该差分电压αΔVBE接入所述比较器两输入端,以所述校准后的带隙基准电压VBG_REF为参考电压进行比较。需要注意的是,本实施例中模数转换电路4的控制逻辑为逐次逼近(Successive Approximation)控制逻辑,所述比较器将在所述模数转换电路4的比较阶段内进行逐次比较与逼近,最终量化与温度线性相关的所述比率所述数字输出寄存器用于捕获一个比较阶段内所述比较器逐次输出的数字码并实现同步输出。还需要注意的是,考虑到模数转换电路的时钟周期较长,对比较器的速度要求不高,为限制所述比较器的功耗,本实例使用的比较器为静态比较器,使用动态比较器同样能够满足功能要求。本实施例中所述电容阵列采用11位带冗余电容结构,具体的电容阵列结构可以根据实际所需精度等要求进行设定和调整,并不影响本发明的实施。
仿真实验
为进一步证明本实施例CMOS温度传感器产品的有效性,进行以下仿真实验。利用Cadence仿真软件,采用SMIC 180nm CMOS工艺,电源电压值为3.3V,在电阻、电容、MOS管、三极管的各个不同工艺角的组合之下进行仿真,将输出的数字码数据经过Matlab软件处理后,得到温度的测量误差。请参阅图7,显示为所述一种温度传感器在不同工艺角下仿真的温度测量误差图。
综上所述,本发明提供的所述一种CMOS温度传感器利用电压校准的方式,克服了不同工艺角下运算放大器失调电压对基准电压VBG的影响,使得温度测量更加精确。
在本文中,诸如第一和第二之类的关系术语仅用来将一个实体或者操作与另一个实体或操作区分开来,不一定要求或暗示这些实体或操作之间存在任何这种实际的关系或者顺序。术语“上端”、“下端”、“左侧”、“右侧”、“纵向”仅用来表明本文实施例示意图中元器件的位置关系,并不代表实际的位置关系。
本文中应用了具体个例对本发明的原理以及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想。对于本技术领域的技术人员而言,可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变,这些改进和修饰也落入本发明权利要求的保护范围内。
Claims (8)
1.一种CMOS温度传感器,其特征在于,包括:启动电路、带隙基准电路、第三支路、镜像电流源、电压校准电路、模数转换电路、温度校准模块。
2.如权利要求1所述的一种CMOS温度传感器,其特征在于,
所述带隙基准电路包括:第一折叠共源共栅运算放大器(以下简称第一运算放大器)、第一NMOS、第一支路、第二支路,其中:
所述第一NMOS管的栅极与第一运算放大器连接,第一NMOS管的漏极与镜像电流源连接;
所述第一支路与第一NMOS管连接;
所述第二支路与第一NMOS管连接;
所述带隙基准电路向所述模数转换电路处于采样阶段时输出带隙基准电压VBG与正温度系数电压VPTAT;
所述第一支路包括:第一三极管、第三电阻、第一电阻,其中:
所述第三电阻与第一三极管串联,所述第一电阻与第三电阻串联,
所述第一电阻与所述第一NMOS管的源极连接;
所述第二支路包括:第二三极管、第二电阻,两者串联,所述第二电阻与所述第一NMOS管的源极连接;
其中,所述第一运算放大器的正输入端与所述第三电阻的上端连接,其负输入端与所述第二电阻的下端连接,所述第一运算放大器使得所述第一电阻、第二电阻的电压降相等;
所述第三支路包括:第三三极管、第四电阻,两者串联,用于生成模数转换电路所需要的共模电平,所述第四电阻与所述第一NMOS管的源极连接。
3.如权利要求1所述的一种CMOS温度传感器,其特征在于,
所述模数转换电路,用于利用参考电压VBG_REF量化第二电阻上的压降,即正温度系数电压VPTAT,并利用VPTAT与参考电压VBG_REF之比μ确定出环境温度;
所述模数转换电路包括:
用于生成逐次逼近比较时钟的移位寄存器;
采样保持电路,所述采样保持电路的第一端与所述带隙基准电压VBG连接,其第二端与所述第二三极管的发射极连接,用于在所述模数转换电路的采样阶段采样并保持所述电压αΔVBE,该电压为差分电压;
差分结构的比较器,所述比较器的第一端、第二端接收所述采样保持电路输出差分电压αΔVBE,其第三端接收所述移位寄存器输出比较时钟,其第四端输出模数转换后的数字码;
用于逐次逼近所述差分电压αΔVBE的电容阵列;
电容切换控制电路,所述电容切换控制电路以VBG_REF作为参考电压并且受所述比较器输出端信号以及所述比较器输出端反相信号所控制;
时钟生成电路,所述时钟生成电路的第一端与所述采样保持电路连接,其第二端、第三端与所述电容切换控制电路连接,用于提供相应时钟控制信号;
数字输出寄存器,所述数字输出寄存器与所述比较器输出端连接,用于捕获存储所述比较器在逐次逼近过程中输出数字码;
所述比较器差分输入端的电压信号分别为VIP、VIN;
所述比较器包括:
第五PMOS管,其源极与电源连接,其栅极与自身漏极连接;
第六PMOS管,其源极与电源连接,其栅极与自身漏极连接;
第二端接地的第六电阻;
第七NMOS管,其栅极与所述电压信号VIP连接,其漏极与所述第五PMOS管漏极连接,其源极与所述第九NMOS管连接;
第八NMOS管,其栅极与所述电压信号VIN连接,其漏极与所述第六PMOS管漏极连接,其源极与所述第九NMOS管连接;
第一电容,其第一端与所述第七NMOS管连接,其第二端接地;
第二电容,其第一端与所述第八NMOS管连接,其第二端接地;
锁存器,其第一端、第二端接收所述第七NMOS管、第八NMOS管漏极差分电压信号,其第三端、第四端输出比较结束的差分电压信号。
4.如权利要求2所述的一种CMOS温度传感器,其特征在于,
所述第一三极管、第二三极管、第三三极管均为PNP型三极管,
所述第一NMOS管的栅极与所述第一运算放大器输出端、启动电路的第二端连接,所述第一NMOS管的漏极与镜像电流源、启动电路第一端连接,
所述第一NMOS管的源极与所述第一电阻的第一端连接;
所述第一电阻的第二端与所述第三电阻的第一端连接,
所述第三电阻的第二端与所述第一三极管的发射极连接,
所述第一三极管的集电极与基极接地;
所述第二电阻的第一端与所述第一NMOS管的源极连接,所述第二电阻的第二端与所述第二三极管的发射极连接,所述第二三极管的集电极与基极接地;
所述第四电阻的第一端与所述镜像电流源连接,所述第四电阻的第二端与所述第三三极管的发射极连接,所述第三三极管的集电极与基极接地;
在所述模数转换电路的采样阶段,所述第二支路向所述模数转换电路提供所述电压αΔVBE以及所述带隙基准电压VBG,所述第三支路用于生成所述模数转换电路需要的共模电平;
5.如权利要求1所述的一种CMOS温度传感器,其特征在于,
所述镜像电流源,用于向所述第一运算放大器提供偏置电流,并向所述模数转换电路提供偏置电流,并向第一支路、第二支路、第三支路提供偏置电流,该偏置电流为正温度系数电流IPTAT;
所述镜像电流源包括:
第七PMOS管,其源极与电源连接,漏其极与所述第一传输门开关第一端连接,栅极与所述第一传输门开关第二端连接;
第九PMOS管,其源极与电源连接,其栅极与所述第八PMOS管的漏极连接,其漏极输出第一偏置电流;
第十PMOS管,其源极与电源连接,其栅极与所述第九PMOS管的栅极连接,其漏极输出第二偏置电流;
第十一PMOS管,其源极与电源连接,其栅极与所述第十PMOS管的栅极连接,其漏极输出第三偏置电流;
第十二PMOS管,其源极与电源连接,其栅极与所述第十一PMOS管的栅极连接,其漏极输出第四偏置电流;
第十三PMOS管,其源极与电源连接,其栅极与所述第十二PMOS管的栅极连接;
第二十二NMOS管,其源极与地连接,其漏极与所述第十三PMOS管漏极连接,其栅极与所述第二传输门开关第二端连接;
第二十三NMOS管,其源极与地连接,其漏极与所述第二十二NMOS管栅极连接,其栅极与所述温度传感器使能控制信号PWD连接;
其中,所述第七PMOS管的漏极与所述第一NMOS管的漏极连接,所述第二十二NMOS管的栅极提供启动电路的控制信号VST,所述第二传输门开关的第一端与电源连接。
6.如权利要求1所述的一种CMOS温度传感器,其特征在于,
所述启动电路,其第一端与所述第一NMOS管的漏极连接,其第二端与所述第一NMOS管的栅极连接,用于使得带隙基准环路自启动;
所述启动电路包括:
第二NMOS管,其栅极与所述控制信号VST连接,源极与地连接,其漏极与所述第三传输门开关第一端连接;
第五电阻,第二端与所述第二NMOS管漏极连接;
第一PMOS管,其栅极与所述温度传感器使能控制信号PWD连接,其源极与电源连接,其漏极与所述第五电阻第一端连接;
第三NMOS管,其栅极与所述第三传输门开关第二端连接,其漏极与所述第五电阻第二端连接,其源极与地连接;
第五NMOS管,其栅极与所述温度传感器使能控制信号PWD连接,其漏极与所述第三NMOS管栅极连接,其源极与地连接;
第四NMOS管,其栅极与所述第三NMOS管连接,其源极与地连接,其漏极与所述第四传输门开关第一端连接;
第四PMOS管,其栅极与所述第二PMOS管栅极连接,其源极与电源连接,其漏极与所述第一NMOS管栅极连接;
第六NMOS管,其栅极与所述第五NMOS管漏极连接,其源极与地连接,其漏极与所述第一NMOS管漏极连接。
7.如权利要求1所述的一种CMOS温度传感器,其特征在于,
所述电压校准电路,其第一端与所述第一NMOS管源极连接,其第二端与所述模数转换器连接,用于校准带隙基准电压VBG,使其克服所述第一运算放大器失调电压带来的影响,并为模数转换电路提供更加精确的参考电压VBG_REF;
所述电压校准电路包括:
第二运算放大器,其第一输入端与所述带隙基准电压VBG连接;
第三电容,其第一端与所述第二运算放大器输出端连接,其第二端接地;
第二十一NMOS管,其栅极与所述第二运算放大器输出端连接,其漏极与电源连接;
电阻阵列,其第一输入端接收8位控制字,其第二输入端与所述第二运算放大器第二输入端连接;
第七电阻,其第一端与所述电阻阵列下端连接,其第二端接地;
其中,所述第二十一NMOS管的源极与电阻阵列上端连接,所述电阻阵列输出经过校准后的所述带隙基准电压VBG_REF。
8.如权利要求7所述的一种CMOS温度传感器,其特征在于,
所述电阻阵列包括:
栅极接收第七位控制字电平的第十一NMOS管;
栅极接收第七位控制字反相电平的第十二NMOS管,所述第十一NMOS管与第十二NMOS管组成一对互补开关;
互相串联的第八电阻至第一百三十六电阻,共计128个;
栅极接收第零位控制字电平的第十三NMOS管;
栅极接收第零位控制字反相电平的第十四NMOS管,所述第十三NMOS管与第十四NMOS管组成一对互补开关,纵向分布有同类的受第零位控制字电平及其反相电平控制的互补开关共计64对;
位于受第零位控制字电平及其反相电平控制的64对互补开关右侧的受第一位控制字电平及其反相电平控制的互补开关共计32对;
位于受第一位控制字电平及其反相电平控制的32对互补开关右侧的受第二位控制字电平及其反相电平控制的互补开关共计16对;
位于受第二位控制字电平及其反相电平控制的16对互补开关右侧的受第三位控制字电平及其反相电平控制的互补开关共计8对;
位于受第三位控制字电平及其反相电平控制的8对互补开关右侧的受第四位控制字电平及其反相电平控制的互补开关共计4对;
位于受第四位控制字电平及其反相电平控制的4对互补开关右侧的受第五位控制字电平及其反相电平控制的互补开关共计2对;
位于受第五位控制字电平及其反相电平控制的2对互补开关右侧的受第六位控制字电平及其反相电平控制的互补开关共计1对,即第十九NMOS管与第二十NMOS管;
其中:
所述第十一NMOS管漏极连接所述电阻阵列的第二输入端,所述第十一NMOS管源极与所述第八电阻第二端连接,所述第十二NMOS管源极与所述第一百三十六电阻第二端连接;
所述受第零位控制字电平及其反相电平控制的64对互补开关的漏极依次与所述第九电阻、所述第十一电阻、所述第十三电阻、…、所述第一百三十六电阻的两端连接;
所述受第一位控制字电平及其反相电平控制的32对互补开关的漏极依二进制递减的排布方式与所述受第零位控制字电平及其反相电平控制的64对互补开关的源极连接;
所述受第二位控制字电平及其反相电平控制的16对互补开关的漏极依二进制递减的排布方式与所述受第一位控制字电平及其反相电平控制的32对互补开关的源极连接;
所述受第三位控制字电平及其反相电平控制的8对互补开关的漏极依二进制递减的排布方式与所述受第二位控制字电平及其反相电平控制的16对互补开关的源极连接;
所述受第四位控制字电平及其反相电平控制的4对互补开关的漏极依二进制递减的排布方式与所述受第三位控制字电平及其反相电平控制的8对互补开关的源极连接;
所述受第五位控制字电平及其反相电平控制的2对互补开关的漏极依二进制递减的排布方式与所述受第四位控制字电平及其反相电平控制的4对互补开关的源极连接;
所述受第六位控制字电平及其反相电平控制的1对互补开关的漏极依二进制递减的排布方式与所述受第五位控制字电平及其反相电平控制的2对互补开关的源极连接;
所述电阻阵列呈“金字塔”结构,所述电阻阵列输出端电压为所述128个串联电阻的128个结点中的某一结点电压值;
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210284687.0A CN114623944A (zh) | 2022-03-22 | 2022-03-22 | 一种cmos温度传感器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210284687.0A CN114623944A (zh) | 2022-03-22 | 2022-03-22 | 一种cmos温度传感器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114623944A true CN114623944A (zh) | 2022-06-14 |
Family
ID=81903554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210284687.0A Pending CN114623944A (zh) | 2022-03-22 | 2022-03-22 | 一种cmos温度传感器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114623944A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115145347A (zh) * | 2022-08-19 | 2022-10-04 | 山东东仪光电仪器有限公司 | 一种对运放失调不敏感的二阶温度补偿带隙基准电路 |
CN115390616A (zh) * | 2022-10-25 | 2022-11-25 | 太景科技(南京)有限公司 | 一种偏置装置 |
CN116683906A (zh) * | 2023-08-04 | 2023-09-01 | 深圳飞骧科技股份有限公司 | Bg启动电路及射频芯片 |
-
2022
- 2022-03-22 CN CN202210284687.0A patent/CN114623944A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115145347A (zh) * | 2022-08-19 | 2022-10-04 | 山东东仪光电仪器有限公司 | 一种对运放失调不敏感的二阶温度补偿带隙基准电路 |
CN115390616A (zh) * | 2022-10-25 | 2022-11-25 | 太景科技(南京)有限公司 | 一种偏置装置 |
CN115390616B (zh) * | 2022-10-25 | 2023-01-03 | 太景科技(南京)有限公司 | 一种偏置装置 |
CN116683906A (zh) * | 2023-08-04 | 2023-09-01 | 深圳飞骧科技股份有限公司 | Bg启动电路及射频芯片 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114623944A (zh) | 一种cmos温度传感器 | |
JP6073112B2 (ja) | 基準電圧発生回路 | |
CN109471486B (zh) | 一种降低失调影响的低噪声带隙基准电路 | |
KR101939859B1 (ko) | 전압 발생 회로 | |
CN108664072B (zh) | 一种高阶温度补偿带隙基准电路 | |
US7164260B2 (en) | Bandgap reference circuit with a shared resistive network | |
WO2006003083A1 (en) | A proportional to absolute temperature voltage circuit | |
CN108225588B (zh) | 一种温度传感器及温度检测方法 | |
CN111427410A (zh) | 一种带隙基准电路 | |
CN105487587A (zh) | 高精度数字温度传感器校准电路 | |
Nagulapalli et al. | A 15uW, 12 ppm/° C curvature compensated bandgap in 0.85 V supply | |
CN110825155B (zh) | 零温度系数参考电压及电流源产生电路 | |
Nicollini et al. | A CMOS bandgap reference for differential signal processing | |
CN114690831B (zh) | 一种电流自偏置的串联cmos带隙基准源 | |
Jun et al. | A CMOS bandgap reference circuit | |
CN210864456U (zh) | 低噪声带隙基准输出电压建立电路 | |
CN110083193B (zh) | 带隙基准电压产生电路 | |
CN109343641A (zh) | 一种高精度的电流基准电路 | |
CN114661085A (zh) | 一种带隙基准源高阶温度补偿电路和方法 | |
CN116880644A (zh) | 一种高阶曲率温度补偿带隙基准电路 | |
CN111752325A (zh) | 一种高精度线性稳压电路 | |
CN115857610A (zh) | 一种宽范围带隙基准电压源 | |
CN111176364A (zh) | 高阶温度补偿电路以及低温漂电压基准电路 | |
CN214202192U (zh) | 一种带隙基准源高阶温度补偿电路 | |
CN109917843A (zh) | 一种自偏置的恒流生成电路结构及恒流生成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |