CN210864456U - 低噪声带隙基准输出电压建立电路 - Google Patents

低噪声带隙基准输出电压建立电路 Download PDF

Info

Publication number
CN210864456U
CN210864456U CN201921130487.XU CN201921130487U CN210864456U CN 210864456 U CN210864456 U CN 210864456U CN 201921130487 U CN201921130487 U CN 201921130487U CN 210864456 U CN210864456 U CN 210864456U
Authority
CN
China
Prior art keywords
transistor
circuit
pmos
generating circuit
pmos transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201921130487.XU
Other languages
English (en)
Inventor
王日炎
吴子莹
郝强宇
周伶俐
贺黉胤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GUANGZHOU RUNXIN INFORMATION TECHNOLOGY CO LTD
Original Assignee
GUANGZHOU RUNXIN INFORMATION TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GUANGZHOU RUNXIN INFORMATION TECHNOLOGY CO LTD filed Critical GUANGZHOU RUNXIN INFORMATION TECHNOLOGY CO LTD
Priority to CN201921130487.XU priority Critical patent/CN210864456U/zh
Application granted granted Critical
Publication of CN210864456U publication Critical patent/CN210864456U/zh
Priority to DE202020104160.6U priority patent/DE202020104160U1/de
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/26—Modifications of amplifiers to reduce influence of noise generated by amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本实用新型公开了低噪声带隙基准输出电压建立电路，包括PTAT电流产生电路、零温度系数电压产生电路、低噪声带隙基准电压输出电路和补充电流产生电路，PTAT电流产生电路用于产生PTAT电流至零温度系数电压产生电路，零温度系数电压产生电路用于将PTAT电流镜像到电路中，并调节电路中的调节电阻，以使输出电压的温度系数为零，低噪声带隙基准电压输出电路用于将来自零温度系数电压产生电路的输出电压处理为参考电压进行输出，补充电流产生电路用于检测参考电压电位的高低以快速产生补充电流给低噪声带隙基准电压输出电路充电。

Description

低噪声带隙基准输出电压建立电路
技术领域
本实用新型涉及一种集成电路技术领域，尤其涉及一种低噪声带隙基准输出电压建立电路。
背景技术
目前，在集成电路设计中，带隙基准电路常用于提供精准的电压或者电流。以提供精准参考电压的低噪声带隙基准电路为例，为例减少输出电压的噪声成分，常常在输出电压处接上旁路大电容。但随之而来的，需要输出端有较大的驱动能力，否则输出电压的建立时间将会大大延长，这不利于在高速高精度应用中使用低噪声的带隙基准电路。专利201210013734.4《一种用于提供低噪声带隙基准电压源的电路》，其原理示意图如图1所示。在开启基准电压源的同时，快速启动电路产生一个较短的固定时间可调的开启信号给MP2，开启一条快速通道，加快电容C1的充电。随后快速通道关闭，输出参考电压达到目标值。
现有的方案存在以下缺陷：
倘若带隙基准电路所能提供的电流比较小，即使快速通道的电阻很小，输出电压的建立时间也无法达到很小。
实用新型内容
为了克服现有技术的不足，本实用新型的目的在于提供低噪声带隙基准输出电压建立电路，其能解决现有的带隙基准电路提供电流小，输出电压建立时间长的技术问题。
本实用新型采用如下技术方案实现：
低噪声带隙基准输出电压建立电路，包括PTAT电流产生电路、零温度系数电压产生电路、低噪声带隙基准电压输出电路和补充电流产生电路，所述PTAT 电流产生电路用于产生PTAT电流至零温度系数电压产生电路，零温度系数电压产生电路用于将PTAT电流镜像到电路中，并调节电路中的调节电阻，以使输出电压的温度系数为零，低噪声带隙基准电压输出电路用于将来自零温度系数电压产生电路的输出电压处理为参考电压进行输出，补充电流产生电路用于检测参考电压电位的高低以快速产生补充电流给低噪声带隙基准电压输出电路充电。
进一步地，所述PTAT电流产生电路包括PMOS管MP1、PMOS管MP2、晶体管Q1、晶体管Q2、电阻R1和运算放大器opamp1，所述电阻R1的一端和 PMOS管MP2的漏极均连接运算放大器opamp1的同相输入端，运算放大器 opamp1的反相输入端、晶体管Q1的发射极均与PMOS管MP1的漏极连接， PMOS管MP1的源极与PMOS管MP2的源极连接，PMOS管MP1的栅极连接 PMOS管MP2的栅极，电阻R1的另一端连接晶体管Q2的发射极，晶体管Q2 的集电极、晶体管Q1的基极、晶体管Q2的基极均接地；运算放大器opamp1 的输出端连接PMOS管MP2的栅极；PMOS管MP2的源极和PMOS管MP2的栅极均与零温度系数电压产生电路连接。
进一步地，所述零温度系数电压产生电路包括PMOS管MP3、晶体管Q3、电阻R2，所述PMOS管MP3的栅极连接PMOS管MP2的栅极，PMOS管MP3 的源极连接PMOS管MP2的源极，PMOS管MP3的漏极通过电阻R2连接晶体管Q3的发射极，晶体管Q3的集电极和基极均接地，PMOS管MP3的集电极连接低噪声带隙基准电压输出电路。
进一步地，所述低噪声带隙基准电压输出电路包括运算放大器opamp2、由若干个电阻依次串联形成的串联电阻支路以及电容C1，所述运算放大器opamp2 的同相输入端连接PMOS管MP3的集电极，运算放大器opamp2的反相输入端、串联电阻支路的一端和电容C1的一端均与运算放大器opamp2的输出端连接，串联电阻支路的另一端，电容C1的另一端均接地，所述串联电阻支路中任意相邻的两个电阻之间、以及电容C1的一端均输出参考电压。
进一步地，所述补充电流产生电路包括PMOS管MP4至PMOS关MP8、 NMOS管MN1至NMOS管MN5，所述PMOS管MP4的发射极、NMOS管 MN4的集电极、PMOS管MP5的发射极均与PMOS管MP6的发射极连接，PMOS 管MP4的的集电极连接PMOS管MP7的发射极连接，PMOS管MP7的集电极、 NMOS管MN4的栅极均与NMOS管MN1的集电极连接，NMOS管MN1的栅极连接参考电压，NMOS管MN4的发射极连接NMOS管MN2的集电极，PMOS 管MP5的栅极连接NMOS管MN3的栅极，PMOS管MP5的集电极、PMOS 管MP6的栅极以及PMOS管MP8的栅极均与NMOS管MN3的集电极连接， PMOS管MP8的集电极连接参考电压，PMOS管MP8的发射极、PMOS管MP6 集电极均通过电阻R3接地，PMOS管MP7的栅极、NMOS管MN1的发射极、 NMOS管MN2的栅极、NMOS管MN2的发射极、NMOS管MN3的发射极均接地。
相比现有技术，本实用新型的有益效果在于：.
本实用新型通过设置补充电流产生电路的设置，对参考电压进行检测，低于设定值才提供电流，以减小延时，加快电路电压达到设定值，从而加快其他需要低噪声带隙基准电路提供精准输出电压的电路的启动。在带隙基准电路输出电压达到较大值时，停止给电容供电，并且快速电流提供电路处于低功耗状态。
附图说明
图1为现有技术的基准输出电压建立结构图；
图2为本实用新型的低噪声带隙基准输出电压建立电路的模块结构图；
图3为本实用新型的PTAT电流产生电路、零温度系数电压产生电路、低噪声带隙基准电压输出电路的电路结构图；
图4为本实用新型的补充电流产生电路的电路结构图。
图5为本实用新型的两种输出参考电压的瞬态响应示意图。
具体实施方式
下面，结合附图以及具体实施方式，对本实用新型做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
如图2所示，本实用新型提供了低噪声带隙基准输出电压建立电路，包括 PTAT电流(proportional to absolute temperature，与绝对温度成正比)产生电路、零温度系数电压产生电路、低噪声带隙基准电压输出电路和补充电流产生电路，所述PTAT电流产生电路用于产生PTAT电流至零温度系数电压产生电路，零温度系数电压产生电路用于将PTAT电流镜像到电路中，并调节电路中的调节电阻，以使输出电压的温度系数为零，低噪声带隙基准电压输出电路用于将来自零温度系数电压产生电路的输出电压处理为参考电压进行输出，补充电流产生电路用于检测参考电压电位的高低以快速产生补充电流给低噪声带隙基准电压输出电路充电。
具体电路结构参见图3和图4，PTAT电流产生电路包括PMOS管MP1、 PMOS管MP2、晶体管Q1、晶体管Q2、电阻R1和运算放大器opamp1，所述电阻R1的一端和PMOS管MP2的漏极均连接运算放大器opamp1的同相输入端，运算放大器opamp1的反相输入端、晶体管Q1的发射极均与PMOS管MP1 的漏极连接，PMOS管MP1的源极与PMOS管MP2的源极连接，PMOS管MP1 的栅极连接PMOS管MP2的栅极，电阻R1的另一端连接晶体管Q2的发射极，晶体管Q2的集电极、晶体管Q1的基极、晶体管Q2的基极均接地；运算放大器opamp1的输出端连接PMOS管MP2的栅极；PMOS管MP2的源极和PMOS 管MP2的栅极均与零温度系数电压产生电路连接。
PMOS管MP1和MP2构成电流镜，使得流过MP1和MP2的电流I相等。由于运放opamp1的钳位作用，PMOS管MP1和MP2的漏端电压相等。所以有 Vbe1＝IR1+Vbe2，Vbe1是PNP管Q1的基极-发射极电压，Vbe2是PNP管Q2的基极-发射极电压。对于晶体管，电流
Figure DEST_PATH_GDA0002431550600000051
Is是晶体管反向饱和电流，因此
Figure DEST_PATH_GDA0002431550600000052
通过上面的公式可得，
Figure DEST_PATH_GDA0002431550600000053
Figure DEST_PATH_GDA0002431550600000054
与温度成正比，其中，VR1是电阻R1两端的电压，Q1和Q2的管子数比例为 1∶N；电流I与温度成正比，即PTAT电流。
零温度系数电压产生电路包括PMOS管MP3、晶体管Q3、电阻R2，所述 PMOS管MP3的栅极连接PMOS管MP2的栅极，PMOS管MP3的源极连接PMOS管MP2的源极，PMOS管MP3的漏极通过电阻R2连接晶体管Q3的发射极，晶体管Q3的集电极和基极均接地，PMOS管MP3的集电极连接低噪声带隙基准电压输出电路。
PMOS管MP3将PTAT电流镜像到电阻R2和晶体管Q3，有
Figure DEST_PATH_GDA0002431550600000057
Figure DEST_PATH_GDA0002431550600000056
其中，VR2是电阻R2两端的电压，Vbe3是 PNP管Q3的基极-发射极电压。由于VT的温度系数为正，Vbe3的温度系数为负，所以通过调节电阻R1、R2以及N，可以使电压V1的温度系数为零。
低噪声带隙基准电压输出电路包括运算放大器opamp2、由若干个电阻(图中为r1、r2、r3)依次串联形成的串联电阻支路以及电容C1，所述运算放大器 opamp2的同相输入端连接PMOS管MP3的集电极，运算放大器opamp2的反相输入端、串联电阻支路的一端和电容C1的一端均与运算放大器opamp2的输出端连接，串联电阻支路的另一端，电容C1的另一端均接地，所述串联电阻支路中任意相邻的两个电阻之间、以及电容C1的一端均输出参考电压。
为提高基准电压的驱动能力，以及避免输出负载对基准电压的影响，从V1 到Vref之间是一个由运放opamp2构成的源跟随器，使得Vref＝V1。此外，根据电阻r1，r2，r3分压，亦可以得到参考电压
Figure DEST_PATH_GDA0002431550600000061
这适用于需要多个参考电压的场合。
补充电流产生电路包括PMOS管MP4至PMOS关MP8、NMOS管MN1 至NMOS管MN5，所述PMOS管MP4的发射极、NMOS管MN4的集电极、 PMOS管MP5的发射极均与PMOS管MP6的发射极连接，PMOS管MP4的的集电极连接PMOS管MP7的发射极连接，PMOS管MP7的集电极、NMOS管MN4的栅极均与NMOS管MN1的集电极连接，NMOS管MN1的栅极连接参考电压，NMOS管MN4的发射极连接NMOS管MN2的集电极，PMOS管MP5 的栅极连接NMOS管MN3的栅极，PMOS管MP5的集电极、PMOS管MP6 的栅极以及PMOS管MP8的栅极均与NMOS管MN3的集电极连接，PMOS管 MP8的集电极连接参考电压，PMOS管MP8的发射极、PMOS管MP6集电极均通过电阻R3接地，PMOS管MP7的栅极、NMOS管MN1的发射极、NMOS 管MN2的栅极、NMOS管MN2的发射极、NMOS管MN3的发射极均接地。
MOS管MP4为电流源，其偏置电压来自图3中MP1、MP2的栅极电压VG， NMOS管MN1用于监测Verf是否处于较高电位。当带隙基准电路上电时，PMOS 管MP7导通，NMOS管MN2关断，由于电容C1的充电效应，电压Vref仍处在低电位，MN1栅极电位为低，MN1关断，所以MP7的漏极输出电压，即MN4 的栅极输入电压未高电位，MN4导通，源极输出高电位。MP5和MN3构成反相器，反相器的输入信号来自MN4的源极，故反相器输出低电位，该低电位使得MP6和MP8导通。MP8的漏极接输出参考电压Vref，所以电源电流经过MP6 和MP8给电容C1充电。该充电电流如果过大，会使输出电压Vref出现过冲，所以在MP6的漏端串联一个较大的电阻到地，用于防止过冲的出现，很据不同大小的降噪电容，输出参考电压，可以调整MP6和MP8，以及电阻R3。当输出参考电压Vref上升到大于MN1的阈值电压时，MN1导通，MP7的漏极输出电压被拉低，MN4关断，因而反相器的输入电位变低，反相器输出高电位，关断MP6和MP8，快速补偿电流产生电路不再给降噪电容充电，并且，由于MP8 已经关断，快速补偿电流产生电路不会对稳态时的带隙基准电压产生任何影响。为了降低本模块电路不工作时的功耗，在MN1，MP7所在的导通支路加入了电流源MP4，从而将该支路的电流限制在较低水平(几微安)，所以快速补偿电流产生电路在不工作时，处于低功耗状态。
零温度系数电压产生电路将PTAT电流转化为零温度系数电压，其中PMOS 管MP3的栅源电压和PTAT电流产生电路的中，输出零温度系数电压V1到低噪声带隙基准电压输出电路，PMOS管MP1，PMOS管MP2的栅源电压相同，从而实现PTAT电流的复制；低噪声带隙基准电压输出电路，用于提高零温度系数电压V1的驱动能力，以及避免输出负载对基准电压的影响。多个电阻的作用是可以通过电阻分压，实现多个基准参考电压的输出，为了得到低噪声成分的输出参考电压，所接的滤波电容C1常常比较大。
图5示出了降噪电容为4uF时，本实用新型的瞬态响应曲线a以及现有技术电路结构的瞬时响应曲线b。本电路中，快速补偿电流产生电路结构简单、器件数量少和功耗低，但可以在低噪声带隙基准电路产生基准电压时，提供较快的启动速度。
上述实施方式仅为本实用新型的优选实施方式，不能以此来限定本实用新型保护的范围，本领域的技术人员在本实用新型的基础上所做的任何非实质性的变化及替换均属于本实用新型所要求保护的范围。

Claims (5)

1.低噪声带隙基准输出电压建立电路，其特征在于，包括PTAT电流产生电路、零温度系数电压产生电路、低噪声带隙基准电压输出电路和补充电流产生电路，所述PTAT电流产生电路用于产生PTAT电流至零温度系数电压产生电路，零温度系数电压产生电路用于将PTAT电流镜像到电路中，并调节电路中的调节电阻，以使输出电压的温度系数为零，低噪声带隙基准电压输出电路用于将来自零温度系数电压产生电路的输出电压处理为参考电压进行输出，补充电流产生电路用于检测参考电压电位的高低以快速产生补充电流给低噪声带隙基准电压输出电路充电。
2.如权利要求1所述的低噪声带隙基准输出电压建立电路，其特征在于，所述PTAT电流产生电路包括PMOS管MP1、PMOS管MP2、晶体管Q1、晶体管Q2、电阻R1和运算放大器opamp1，所述电阻R1的一端和PMOS管MP2的漏极均连接运算放大器opamp1的同相输入端，运算放大器opamp1的反相输入端、晶体管Q1的发射极均与PMOS管MP1的漏极连接，PMOS管MP1的源极与PMOS管MP2的源极连接，PMOS管MP1的栅极连接PMOS管MP2的栅极，电阻R1的另一端连接晶体管Q2的发射极，晶体管Q2的集电极、晶体管Q1的基极、晶体管Q2的基极均接地；运算放大器opamp1的输出端连接PMOS管MP2的栅极；PMOS管MP2的源极和PMOS管MP2的栅极均与零温度系数电压产生电路连接。
3.如权利要求2所述的低噪声带隙基准输出电压建立电路，其特征在于，所述零温度系数电压产生电路包括PMOS管MP3、晶体管Q3、电阻R2，所述PMOS管MP3的栅极连接PMOS管MP2的栅极，PMOS管MP3的源极连接PMOS管MP2的源极，PMOS管MP3的漏极通过电阻R2连接晶体管Q3的发射极，晶体管Q3的集电极和基极均接地，PMOS管MP3的集电极连接低噪声带隙基准电压输出电路。
4.如权利要求3所述的低噪声带隙基准输出电压建立电路，其特征在于，所述低噪声带隙基准电压输出电路包括运算放大器opamp2、由若干个电阻依次串联形成的串联电阻支路以及电容C1，所述运算放大器opamp2的同相输入端连接PMOS管MP3的集电极，运算放大器opamp2的反相输入端、串联电阻支路的一端和电容C1的一端均与运算放大器opamp2的输出端连接，串联电阻支路的另一端，电容C1的另一端均接地，所述串联电阻支路中任意相邻的两个电阻之间、以及电容C1的一端均输出参考电压。
5.如权利要求4所述的低噪声带隙基准输出电压建立电路，其特征在于，所述补充电流产生电路包括PMOS管MP4至PMOS关MP8、NMOS管MN1至NMOS管MN5，所述PMOS管MP4的发射极、NMOS管MN4的集电极、PMOS管MP5的发射极均与PMOS管MP6的发射极连接，PMOS管MP4的集电极连接PMOS管MP7的发射极连接，PMOS管MP7的集电极、NMOS管MN4的栅极均与NMOS管MN1的集电极连接，NMOS管MN1的栅极连接参考电压，NMOS管MN4的发射极连接NMOS管MN2的集电极，PMOS管MP5的栅极连接NMOS管MN3的栅极，PMOS管MP5的集电极、PMOS管MP6的栅极以及PMOS管MP8的栅极均与NMOS管MN3的集电极连接，PMOS管MP8的集电极连接参考电压，PMOS管MP8的发射极、PMOS管MP6集电极均通过电阻R3接地，PMOS管MP7的栅极、NMOS管MN1的发射极、NMOS管MN2的栅极、NMOS管MN2的发射极、NMOS管MN3的发射极均接地。
CN201921130487.XU 2019-07-18 2019-07-18 低噪声带隙基准输出电压建立电路 Withdrawn - After Issue CN210864456U (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201921130487.XU CN210864456U (zh) 2019-07-18 2019-07-18 低噪声带隙基准输出电压建立电路
DE202020104160.6U DE202020104160U1 (de) 2019-07-18 2020-07-20 Schaltung zum Einrichten einer Bandlücken-Referenzausgangsspannung mit geringem Rausch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921130487.XU CN210864456U (zh) 2019-07-18 2019-07-18 低噪声带隙基准输出电压建立电路

Publications (1)

Publication Number Publication Date
CN210864456U true CN210864456U (zh) 2020-06-26

Family

ID=71287796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921130487.XU Withdrawn - After Issue CN210864456U (zh) 2019-07-18 2019-07-18 低噪声带隙基准输出电压建立电路

Country Status (2)

Country Link
CN (1) CN210864456U (zh)
DE (1) DE202020104160U1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110703840A (zh) * 2019-07-18 2020-01-17 广州润芯信息技术有限公司 低噪声带隙基准输出电压建立电路

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI804237B (zh) * 2022-03-16 2023-06-01 友達光電股份有限公司 參考電壓產生電路
CN115756050B (zh) * 2022-11-07 2024-04-02 晟芯腾跃(北京)科技有限公司 超低噪声基准电路
CN116301179B (zh) * 2023-03-23 2024-06-07 宁波大学 一种低温度系数基准电流源电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110703840A (zh) * 2019-07-18 2020-01-17 广州润芯信息技术有限公司 低噪声带隙基准输出电压建立电路
CN110703840B (zh) * 2019-07-18 2024-07-30 广州润芯信息技术有限公司 低噪声带隙基准输出电压建立电路

Also Published As

Publication number Publication date
DE202020104160U1 (de) 2020-07-28

Similar Documents

Publication Publication Date Title
CN210864456U (zh) 低噪声带隙基准输出电压建立电路
CN110362144B (zh) 基于指数补偿的低温漂高电源抑制比带隙基准电路
CN108664072B (zh) 一种高阶温度补偿带隙基准电路
WO2016015523A1 (zh) 一种具有低失调电压高psrr的带隙基准源
CN109471486B (zh) 一种降低失调影响的低噪声带隙基准电路
CN111812388B (zh) 一种固定电压差检测电路
CN102841629A (zh) 一种BiCMOS电流型基准电路
CN111610812A (zh) 一种带隙基准电源产生电路及集成电路
CN103092253A (zh) 参考电压产生电路
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
CN111273722A (zh) 一种高电源抑制比的双环控制带隙基准电路
CN114115433A (zh) 一种带隙基准电路
CN110703840B (zh) 低噪声带隙基准输出电压建立电路
CN110166029B (zh) 一种迟滞比较器电路
CN108829169B (zh) 一种高电源抑制比的带隙基准源
CN110007127B (zh) 一种电压检测电路
CN116860061A (zh) 基于最大电流选择电路的分段电流补偿机制带隙基准源
CN111399580A (zh) 一种线性稳压电路
CN110879626A (zh) 一种低电源电压下的基准电路
CN115857610A (zh) 一种宽范围带隙基准电压源
CN110109500B (zh) 一种可自激补偿的带隙基准电压源
CN212112265U (zh) 一种线性稳压电路
CN111064453B (zh) 电压比较器
CN114675706A (zh) 一种带隙基准核心电路、带隙基准源和半导体存储器
CN216748571U (zh) 带隙基准电压源

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20200626

Effective date of abandoning: 20240730

AV01 Patent right actively abandoned

Granted publication date: 20200626

Effective date of abandoning: 20240730