CN110166029B - 一种迟滞比较器电路 - Google Patents

一种迟滞比较器电路 Download PDF

Info

Publication number
CN110166029B
CN110166029B CN201910604426.0A CN201910604426A CN110166029B CN 110166029 B CN110166029 B CN 110166029B CN 201910604426 A CN201910604426 A CN 201910604426A CN 110166029 B CN110166029 B CN 110166029B
Authority
CN
China
Prior art keywords
nmos
pmos
switch unit
circuit
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910604426.0A
Other languages
English (en)
Other versions
CN110166029A (zh
Inventor
李瑞辉
余凯
李思臻
黄钰籴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN201910604426.0A priority Critical patent/CN110166029B/zh
Publication of CN110166029A publication Critical patent/CN110166029A/zh
Application granted granted Critical
Publication of CN110166029B publication Critical patent/CN110166029B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本申请公开了一种迟滞比较器电路，包括带隙基准比较电路、输出电路、包括独立电流源的反馈电路带隙基准比较电路包括第一开关单元、第二开关单元、第一电阻及第二电阻。第一开关单元的控制端与第二开关单元的控制端连接；第一开关单元的第一端与输出电路的第一端连接；第二开关单元的第一端与输出电路的第二端连接；第一电阻连接于第一开关单元的第二端与第二开关单元的第二端之间；第二电阻连接于第一开关单元的第二端与接地端之间。根据本申请中带隙基准比较电路的各元件连接关系，可得到温度系数为零的基准电压并将其作为阈值电压，由于本申请中带隙基准比较电路元件数量少、结构简单，使得比较器的整体电路更简单、占用面积较少。

Description

一种迟滞比较器电路
技术领域
本发明涉及比较器结构设计领域，特别涉及一种迟滞比较器电路。
背景技术
众所周知，作为关键的单元电路，比较器广泛应用于模拟电路和混合电路中。随着集成电路规模和芯片功能复杂程度的不断提高，需要比较器的面积更小、性能更稳定。为了提高比较器的性能，一般从降低参考电压对温度的敏感度和引入正反馈的迟滞回环传输特性以提高比较器抗干扰能力两方面进行设计。
而目前的相关方案中，迟滞比较器需要温度性能好的参考电压，现有技术一般通过基准源模块来产生对温度不敏感的基准电压，使得整个比较器电路庞大复杂；同时基准源模块的最低输入电压为1.2V，要获得一个与温度、电压电源无关的基准源，整个电路的电源电压必须超过2V，否则比较器无法工作。
因此，如何提供一种解决上述技术问题的方案是目前本领域技术人员需要解决的问题。
发明内容
有鉴于此，本发明的目的在于提供一种具有带隙结构的迟滞比较器电路。其具体方案如下：
一种迟滞比较器电路，包括带隙基准比较电路、输出电路、包括独立电流源的反馈电路，其中：
所述带隙基准比较电路包括第一开关单元、第二开关单元、第一电阻及第二电阻；所述第一开关单元的控制端与所述第二开关单元的控制端连接；
所述第一开关单元的第一端与所述输出电路的第一端连接；
所述第二开关单元的第一端与所述输出电路的第二端连接；
所述第一电阻连接于所述第一开关单元的第二端与所述第二开关单元的第二端之间；
所述第二电阻连接于所述第一开关单元的第二端与接地端之间；
所述反馈电路的第一控制端与所述输出电路的输出端连接以获取输出信号并根据所述输出信号生成迟滞反馈信号，所述反馈电路的第二控制端接收输入信号，所述反馈电路的输出端与所述第一开关单元的控制端连接以输出所述迟滞反馈信号和所述输入信号的信号和。
优选地，所述反馈电路具体包括所述独立电流源、第一PMOS、第二PMOS、第三PMOS、第一NMOS、第二NMOS、第三NMOS、第四NMOS、第五NMOS、第三电阻，其中：
所述独立电流源的正极与预设电位、所述第一PMOS的源极、所述第二PMOS的源极均相连，其负极与所述第三PMOS的源极、所述第二NMOS的漏极、所述第三NMOS的漏极和栅极、所述第四NMOS的栅极、所述第五NMOS的栅极均连接；
所述第三PMOS的栅极与所述第一NMOS的栅极连接后作为所述第一控制端；
所述第二PMOS的漏极与所述第三电阻的第一端连接；
所述第五NMOS的漏极与所述第三电阻的第二端连接后作为所述第二控制端；
所述第三PMOS的漏极与所述第一NMOS的漏极、所述第二NMOS的栅极均连接；
所述第一NMOS的源极与所述第二NMOS的源极、所述第三NMOS的源极、所述第四NMOS的源极、第五NMOS的源极均接地；
所述第一PMOS的栅极与漏极均与所述第四NMOS的漏极连接。
优选地，所述独立电流源和所述第三电阻具体用于调节所述反馈电路的迟滞电压。
优选地，所述第二NMOS、所述第三NMOS、所述第四NMOS、所述第五NMOS的电流比为预设比例。
优选地，所述输出电路包括第四PMOS、第五PMOS、第六PMOS、第七PMOS、第六NMOS及第七NMOS，其中：
所述第四PMOS的源极与所述第五PMOS的源极、所述第六PMOS的源极和所述第七PMOS的源极均连接于所述预设电位；
所述第四PMOS的栅极、漏极与所述第五PMOS的栅极均连接，作为所述输出电路的第一端；
所述第六PMOS的栅极、漏极与所述第七PMOS的栅极均连接，作为所述输出电路的第二端；
所述第七PMOS的漏极与所述第七NMOS的漏极连接，作为所述输出电路的输出端；
所述第五PMOS的漏极、所述第六NMOS的漏极和栅极、所述第七NMOS的栅极均连接；
所述第六NMOS的源极与所述第七NMOS的源极均接地。
优选地，所述输出电路还包括反相器，所述反相器的输入端与所述第七PMOS的漏极连接，其输出端作为所述输出电路的输出端。
优选地，所述第一电阻和所述第二电阻具体用于设置所述第一开关单元的控制端的阈值电压，以使所述阈值电压的温度系数为零。
优选地，所述第一开关单元和所述第二开关单元均为三极管。
本发明公开了一种迟滞比较器电路，包括带隙基准比较电路、输出电路、包括独立电流源的反馈电路，其中：所述带隙基准比较电路包括第一开关单元、第二开关单元、第一电阻及第二电阻；所述第一开关单元的控制端与所述第二开关单元的控制端连接；所述第一开关单元的第一端与所述输出电路的第一端连接；所述第二开关单元的第一端与所述输出电路的第二端连接；所述第一电阻连接于所述第一开关单元的第二端与所述第二开关单元的第二端之间；所述第二电阻连接于所述第一开关单元的第二端与接地端之间；所述反馈电路的第一控制端与所述输出电路的输出端连接以获取输出信号并根据所述输出信号生成迟滞反馈信号，所述反馈电路的第二控制端接收输入信号，所述反馈电路的输出端与所述第一开关单元的控制端连接以输出所述迟滞反馈信号和所述输入信号的信号和。根据本发明中带隙基准比较电路的各元件连接关系，第一开关单元和第二开关单元的控制端基准电压可调，当选择合适的参数，即可得到温度系数为零的基准电压并将其作为阈值电压，由于本发明中带隙基准比较电路元件数量少、结构简单，使得比较器的整体电路更简单、占用面积较少；同时，本发明中的比较器在电源电压大于1.2V时就可工作，相比较现有技术中必须超过2V，本发明中电源电压的允许范围更大。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例中一种迟滞比较器电路的结构分布图；
图2为本发明实施例中一种电路仿真时通过开关单元的电流曲线图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例公开了一种迟滞比较器电路，参见图1所示，包括带隙基准比较电路1、输出电路2、包括独立电流源I的反馈电路3，其中：
带隙基准比较电路1包括第一开关单元Q1、第二开关单元Q2、第一电阻R1及第二电阻R2；
第一开关单元Q1的控制端与第二开关单元Q2的控制端连接；
第一开关单元Q1的第一端与输出电路2的第一端连接；
第二开关单元Q2的第一端与输出电路2的第二端连接；
第一电阻R1连接于第一开关单元Q1的第二端与第二开关单元Q2的第二端之间；
第二电阻R2连接于第一开关单元Q1的第二端与接地端GND之间；
反馈电路3的第一控制端与输出电路2的输出端连接以获取输出信号Vout并根据所述输出信号Vout生成迟滞反馈信号，反馈电路3的第二控制端接收输入信号Vin，反馈电路3的输出端与所述第一开关单元Q1的控制端连接以输出所述迟滞反馈信号和所述输入信号Vin的信号和。
可以理解的是，带隙基准比较电路1的第一开关单元Q1和第二开关单元Q2的第一端和第二端，均按照其内部电流流向确定，其中电流流入内部的连接端为第一端，电流从内部流出的连接端为第二端。
具体的，第一开关单元Q1和第二开关单元Q2一般可从三极管或IGBT(InsulatedGate Bipolar Transistor，绝缘栅双极型晶体管)管中进行选择，这两个开关单元内部开关管的数量关系没有限定，以实际需求进行选择。
进一步的，反馈电路3具体包括独立电流源I、第一PMOS MP1、第二PMOS MP2、第三PMOS MP3、第一NMOS MN1、第二NMOS MN2、第三NMOS MN3、第四NMOS MN4、第五NMOS MN5、第三电阻R3，其中：
独立电流源I的正极与预设电位VDD、第一PMOS MP1的源极、第二PMOS MP2的源极均相连，其负极与第三PMOS MP3的源极、第二NMOS MN2的漏极、第三NMOS MN3的漏极和栅极、第四NMOS MN4的栅极、第五NMOS MN5的栅极均连接；
第三PMOS MP3的栅极与第一NMOS MN1的栅极连接后作为第一控制端；
第二PMOS MP2的漏极与第三电阻R3的第一端连接；
第五NMOS MN5的漏极与第三电阻R3的第二端连接后作为第二控制端；
第三PMOS MP3的漏极与第一NMOS MN1的漏极、第二NMOS MN2的栅极均连接；
第一NMOS MN1的源极与第二NMOS MN2的源极、第三NMOS MN3的源极、第四NMOSMN4的源极、第五NMOS MN5的源极均接地；
第一PMOS MP1的栅极与漏极均与第四NMOS MN4的漏极连接。
实际上，这里的预设电位VDD指的就是滞回比较器电路的电源电压。
具体的，第二NMOS MN2、第三NMOS MN3、第四NMOS MN4、第五NMOS MN5的电流比为预设比例，其具体的预设比例多少依照实际要求进行选择。
可见，独立电流源I作为外部偏置电流，第一PMOS MP1和第二PMOS MP2组成电流镜，第二NMOS MN2、第三NMOS MN3、第四NMOS MN4和第五NMOS MN5组成电流镜复制独立电流源I的电流。第三PMOS MP3和第一NMOS MN1为反相器，通过迟滞比较器电路的实际输出信号Vout来选择流过电阻R3的电流IR。假设第二NMOS MN2、第三NMOS MN3、第四NMOS MN4和第五NMOS MN5的电流比为3：5：4：4。无论Vout是低电平或高电平，第三NMOS MN3、第四NMOS MN4和第五NMOS MN5均可导通工作；当Vout为低电平时，第三PMOS MP3导通，第一NMOS MN1断开，第二NMOS MN2参与电流镜工作，IR＝I/2；当Vout为高电平时第三PMOS MP3断开，第一NMOS MN1导通，MN2不参与电流镜工作，IR＝4I/5。
结合反馈电路3的电路，以第一开关单元Q1和第二开关单元Q2均为三极管为例，此时任一开关单元的控制端、第一端、第二端分别为三极管的基极、集电极和发射极。
进一步假设第一开关单元Q1包括一个三极管，第二开关单元Q2包括多个并联的三极管，例如第二开关单元Q2包括4个并联的三极管，流过第一开关单元Q1和第二开关单元Q2的电流分别为I1和I2，由三极管的输入特性可知：
Figure BDA0002120331900000061
Figure BDA0002120331900000062
其中，VBE1和VBE2分别为第一开关单元Q1和第二开关单元Q2的基极与发射极的电压，Is为一个三极管的反向饱和电流，VT为温度电压当量，常温下为26mV。然后，忽略三极管的基极电流，由电路连接方式可知：
VBE1＝VBE2+R1·I2；
VBE1＝Vin+R3·IR-(I1+I2)R2；
其中，IR为经过第三电阻R3的电流，其方向自上而下流向第五NMOS MN5的漏极。
综合以上四式，可以得到I1和I2随Vin变化关系式，参见图2中仿真曲线图像所示。由关系式我们不难发现：
当Vin由0逐渐增加时，I1和I2也会逐渐增加。
由于Q2与Q1的电流密度比为4，I2的初始上升速度大于I1，
由于R1的分压，I2的上升速度会逐渐减小，而I1的上升速度基本固定。
当Vin增加到某一个值时必定会有I1＝I2。
当I1＝I2时，综合上式，我们可以得到Q1和Q2的基极电位VB为：
Figure BDA0002120331900000071
而在室温下
Figure BDA0002120331900000075
只需调整R1和R2的比值就能得到零温度系数的基准电压VB，其他温度同理，只要能够确定
Figure BDA0002120331900000077
和
Figure BDA0002120331900000076
即可进一步确定零温度系数的基准电压VB，也就是说，第一电阻R1和第二电阻R2具体用于设置第一开关单元Q1的控制端的阈值电压，以使该阈值电压的温度系数为零。
具体的，反馈电路3的迟滞反馈分析如下：
当Vin由低电平逐渐增加时，I1<I2，Vout为低电平，IR＝I/2。当Vin达到上门限电压VOH时，比较器发生翻转。故逐渐增加的Vin在0<Vin<VOH时有：
Figure BDA0002120331900000072
其中Vref为比较器的参考电压，当Vin从超过VOH的高电平逐渐减小时，
I1>I2，Vout为高，IR＝4I/5，比较器参考电压Vref发生变化。当Vin减小到下门限电压VOL时，比较器才发生翻转。故逐渐减小的Vin在0<Vin<VOH时有：
Figure BDA0002120331900000073
因此，本实施例中比较器的迟滞电压ΔV为：
Figure BDA0002120331900000074
根据该公式，调节I或R3就可以调整比较器的迟滞电压。当然，确切来说，独立电流源和第三电阻R3具体用于调节反馈电路3的迟滞电压。
具体的，输出电路2包括第四PMOS MP4、第五PMOS MP5、第六PMOS MP6、第七PMOSMP7、第六NMOS MN6及第七NMOS MN7，其中：
第四PMOS MP4的源极第五PMOS MP5的源极、第六PMOS MP6的源极和第七PMOS MP7的源极均连接于预设电位VDD；
第四PMOS MP4的栅极与漏极、第五PMOS MP5的栅极连接，作为输出电路2的第一端；
第六PMOS MP6的栅极与漏极、第七PMOS MP7的栅极连接，作为输出电路2的第二端；
第七PMOS MP7的漏极与第七NMOS MN7的漏极连接，作为输出电路2的输出端；
第五PMOS MP5的漏极、第六NMOS MN6的漏极和栅极、第七NMOS MN7的栅极均连接；
第六NMOS MN6的源极与第七NMOS MN7的源极均接地。
可以理解的是，输出电路2实际上是整个迟滞比较器电路中的负载级和输出级，其电路结构类似于传统跨导放大器的负载级和输出级电路。
可以明显看出本实施例中包括多组电流镜，作用是复制电流I1给第七NMOS MN7，复制电流I2给第六NMOS MP6。第七NMOS MN7和第六PMOS MP6的结构类似于反相器，工作时其中一个作负载管，另一个作驱动管。不同的是反相器负载管和驱动管的输入电压相同，而该电路中随着Vin的增加，第六PMOS MP6的输入电压由高到低，第七NMOS MN7的输入电压由低到高。
当I1<I2时，第六PMOS MP6为负载管，第七NMOS MN7为驱动管复制电流I1，输出电压Vout为低；当I1>I2时，第六PMOS MP6为驱动管复制电流I2，第七NMOS MN7为负载管，输出电压Vout为高。当I1＝I2，Vout发生翻转，则VB就为翻转的阈值电压。不难看出比较器的输出级电流总为I1和I2中的最小值，与反相器的电流特性一样，减小了电路功耗。
进一步的，输出电路2还可以包括反相器inv，反相器inv的输入端与第七PMOS MP7的漏极连接，其输出端作为输出电路2的输出端。
可以理解的是，反相器inv的作用是增加输出电压Vout的驱动能力，使输出电压Vout的值更趋向于标准高电平或标准低电平的值。
本发明实施例公开了一种迟滞比较器电路，包括带隙基准比较电路、输出电路、包括独立电流源的反馈电路，其中：所述带隙基准比较电路包括第一开关单元、第二开关单元、第一电阻及第二电阻；所述第一开关单元的控制端与所述第二开关单元的控制端连接；所述第一开关单元的第一端与所述输出电路的第一端连接；所述第二开关单元的第一端与所述输出电路的第二端连接；所述第一电阻连接于所述第一开关单元的第二端与所述第二开关单元的第二端之间；所述第二电阻连接于所述第一开关单元的第二端与接地端之间；所述反馈电路的第一控制端与所述输出电路的输出端连接以获取输出信号并根据所述输出信号生成迟滞反馈信号，所述反馈电路的第二控制端接收输入信号，所述反馈电路的输出端与所述第一开关单元的控制端连接以输出所述迟滞反馈信号和所述输入信号的信号和。根据本发明中带隙基准比较电路的各元件连接关系，第一开关单元和第二开关单元的控制端基准电压可调，当选择合适的参数，即可得到温度系数为零的基准电压并将其作为阈值电压，由于本发明中带隙基准比较电路元件数量少、结构简单，使得比较器的整体电路更简单、占用面积较少；同时，本发明中的比较器在电源电压大于1.2V时就可工作，相比较现有技术中必须超过2V，本发明中电源电压的允许范围更大。
最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的一种迟滞比较器电路进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种迟滞比较器电路，其特征在于，包括带隙基准比较电路、输出电路、包括独立电流源的反馈电路，其中：
所述带隙基准比较电路包括第一开关单元、第二开关单元、第一电阻及第二电阻；所述第一开关单元的控制端与所述第二开关单元的控制端连接；
所述第一开关单元的第一端与所述输出电路的第一端连接；
所述第二开关单元的第一端与所述输出电路的第二端连接；
所述第一电阻连接于所述第一开关单元的第二端与所述第二开关单元的第二端之间；
所述第二电阻连接于所述第一开关单元的第二端与接地端之间；所述反馈电路的第一控制端与所述输出电路的输出端连接以获取输出信号并根据所述输出信号生成迟滞反馈信号，所述反馈电路的第二控制端接收输入信号，所述反馈电路的输出端与所述第一开关单元的控制端连接以输出所述迟滞反馈信号和所述输入信号的信号和；
所述反馈电路具体包括所述独立电流源、第一PMOS、第二PMOS、第三PMOS、第一NMOS、第二NMOS、第三NMOS、第四NMOS、第五NMOS、第三电阻，其中：
所述独立电流源的正极与预设电位、所述第一PMOS的源极、所述第二PMOS的源极均相连，其负极与所述第三PMOS的源极、所述第二NMOS的漏极、所述第三NMOS的漏极和栅极、所述第四NMOS的栅极、所述第五NMOS的栅极均连接；
所述第三PMOS的栅极与所述第一NMOS的栅极连接后作为所述第一控制端；
所述第二PMOS的漏极与所述第三电阻的第一端连接；
所述第五NMOS的漏极与所述第三电阻的第二端连接后作为所述第二控制端；
所述第三PMOS的漏极与所述第一NMOS的漏极、所述第二NMOS的栅极均连接；
所述第一NMOS的源极与所述第二NMOS的源极、所述第三NMOS的源极、所述第四NMOS的源极、第五NMOS的源极均接地；
所述第一PMOS的栅极与漏极均与所述第四NMOS的漏极连接。
2.根据权利要求1所述迟滞比较器电路，其特征在于，所述独立电流源和所述第三电阻具体用于调节所述反馈电路的迟滞电压。
3.根据权利要求2所述迟滞比较器电路，其特征在于，所述第二NMOS、所述第三NMOS、所述第四NMOS、所述第五NMOS的电流比为预设比例。
4.根据权利要求1所述迟滞比较器电路，其特征在于，所述输出电路包括第四PMOS、第五PMOS、第六PMOS、第七PMOS、第六NMOS及第七NMOS，其中：
所述第四PMOS的源极与所述第五PMOS的源极、所述第六PMOS的源极和所述第七PMOS的源极均连接于所述预设电位；
所述第四PMOS的栅极、漏极与所述第五PMOS的栅极均连接，作为所述输出电路的第一端；
所述第六PMOS的栅极、漏极与所述第七PMOS的栅极均连接，作为所述输出电路的第二端；
所述第七PMOS的漏极与所述第七NMOS的漏极连接，作为所述输出电路的输出端；
所述第五PMOS的漏极、所述第六NMOS的漏极和栅极、所述第七NMOS的栅极均连接；
所述第六NMOS的源极与所述第七NMOS的源极均接地。
5.根据权利要求4所述迟滞比较器电路，其特征在于，所述输出电路还包括反相器，所述反相器的输入端与所述第七PMOS的漏极连接，其输出端作为所述输出电路的输出端。
6.根据权利要求1至5任一项所述迟滞比较器电路，其特征在于，所述第一电阻和所述第二电阻具体用于设置所述第一开关单元的控制端的阈值电压，以使所述阈值电压的温度系数为零。
7.根据权利要求6所述迟滞比较器电路，其特征在于，所述第一开关单元和所述第二开关单元均为三极管。
CN201910604426.0A 2019-07-05 2019-07-05 一种迟滞比较器电路 Active CN110166029B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910604426.0A CN110166029B (zh) 2019-07-05 2019-07-05 一种迟滞比较器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910604426.0A CN110166029B (zh) 2019-07-05 2019-07-05 一种迟滞比较器电路

Publications (2)

Publication Number Publication Date
CN110166029A CN110166029A (zh) 2019-08-23
CN110166029B true CN110166029B (zh) 2023-02-10

Family

ID=67637625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910604426.0A Active CN110166029B (zh) 2019-07-05 2019-07-05 一种迟滞比较器电路

Country Status (1)

Country Link
CN (1) CN110166029B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112564677A (zh) * 2019-09-25 2021-03-26 圣邦微电子（北京）股份有限公司 一种滞回电压可调的比较器
CN114545807B (zh) * 2020-11-25 2024-03-26 长鑫存储技术有限公司 控制电路和延时电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177376A (en) * 1992-01-10 1993-01-05 Motorola, Inc. Zero temperature coefficient comparator circuit with hysteresis
US5828242A (en) * 1994-12-30 1998-10-27 Sgs-Thomson Microelectronics, Inc. Comparator with built-in hysteresis
US6208187B1 (en) * 1999-06-04 2001-03-27 Stmicroelectronics, Inc. Comparator circuit with built-in hysteresis offset
CN204046133U (zh) * 2014-08-27 2014-12-24 淮安信息职业技术学院 一种具有快速启动电路的欠压保护电路
CN207198220U (zh) * 2016-09-27 2018-04-06 意法半导体股份有限公司 电压比较器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104113211B (zh) * 2014-05-12 2017-01-11 西安电子科技大学宁波信息技术研究院 一种应用于能量获取系统的低功耗迟滞电压检测电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5177376A (en) * 1992-01-10 1993-01-05 Motorola, Inc. Zero temperature coefficient comparator circuit with hysteresis
US5828242A (en) * 1994-12-30 1998-10-27 Sgs-Thomson Microelectronics, Inc. Comparator with built-in hysteresis
US6208187B1 (en) * 1999-06-04 2001-03-27 Stmicroelectronics, Inc. Comparator circuit with built-in hysteresis offset
CN204046133U (zh) * 2014-08-27 2014-12-24 淮安信息职业技术学院 一种具有快速启动电路的欠压保护电路
CN207198220U (zh) * 2016-09-27 2018-04-06 意法半导体股份有限公司 电压比较器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种高性能欠压封锁电路;石跃等;《中国集成电路》;20070405;第26-28页 *

Also Published As

Publication number Publication date
CN110166029A (zh) 2019-08-23

Similar Documents

Publication Publication Date Title
JP5353548B2 (ja) バンドギャップレファレンス回路
JP3575453B2 (ja) 基準電圧発生回路
KR20100078621A (ko) 기준 전압 발생 회로
CN111190453A (zh) 高电源抑制比基准电路
CN110166029B (zh) 一种迟滞比较器电路
CN107817860B (zh) 低压带隙基准电路及电压发生电路
TW201602750A (zh) 用於穩壓器之電流源及其穩壓器
CN116860061A (zh) 基于最大电流选择电路的分段电流补偿机制带隙基准源
JP3422706B2 (ja) 基準電圧発生回路のスタートアップ回路
CN117742432A (zh) 一种无运放低功耗基准电路
CN110048368B (zh) 一种高速高精度欠压保护电路
CN114578890B (zh) 一种具有分段线性补偿的基准电压源电路
CN108829169B (zh) 一种高电源抑制比的带隙基准源
TWI783563B (zh) 參考電流/電壓產生器與電路系統
CN113110680B (zh) 一种基准电路的启动电路和基准电路
CN111240395B (zh) 一种具有高电源抑制比的基准电压源
CN112242823B (zh) 一种差分输入电路及其控制方法以及差分放大器
JPH0643953A (ja) 基準電圧発生回路
JP4167122B2 (ja) 基準電圧発生回路
CN216748571U (zh) 带隙基准电压源
JP2605626B2 (ja) 定電圧回路
US11762410B2 (en) Voltage reference with temperature-selective second-order temperature compensation
CN115047935B (zh) 一种高压低功耗的e/d基准电路
CN210742772U (zh) 一种稳定电流产生电路
CN113721697B (zh) 一种适用于集成电路的低温漂带隙基准电压源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant