CN115047935B - 一种高压低功耗的e/d基准电路 - Google Patents

一种高压低功耗的e/d基准电路 Download PDF

Info

Publication number
CN115047935B
CN115047935B CN202210584208.7A CN202210584208A CN115047935B CN 115047935 B CN115047935 B CN 115047935B CN 202210584208 A CN202210584208 A CN 202210584208A CN 115047935 B CN115047935 B CN 115047935B
Authority
CN
China
Prior art keywords
pmos tube
tube
voltage
circuit module
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210584208.7A
Other languages
English (en)
Other versions
CN115047935A (zh
Inventor
罗萍
何致远
陈嘉豪
王浩
宋浩
杨健
冯冠儒
吴泉澳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Original Assignee
University of Electronic Science and Technology of China
Guangdong Electronic Information Engineering Research Institute of UESTC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China, Guangdong Electronic Information Engineering Research Institute of UESTC filed Critical University of Electronic Science and Technology of China
Priority to CN202210584208.7A priority Critical patent/CN115047935B/zh
Publication of CN115047935A publication Critical patent/CN115047935A/zh
Application granted granted Critical
Publication of CN115047935B publication Critical patent/CN115047935B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

一种高压低功耗的E/D基准电路，它由启动偏置电路模块、E/D基准核心电路和修调电路模块三部分组成。启动偏置电路模块用于在电源电压建立时使E/D基准电路脱离错误的简并点，同时为基准核心电路中的共栅管提供电压偏置，保证基准的正常建立；E/D基准核心电路利用增强型NMOS管和耗尽型NMOS管的不同阈值电压产生与温度、电源电压无关的基准电压，具有较低的静态电流和良好的温度系数，且电路中使用了较多高压功率管，结合Cascode结构的电流偏置保证了基准能够在数十伏的高压输入下工作；由于在不同的工艺角下阈值电压的变化较大，因此该E/D基准包含了一个N‑bit的修调电路模块，保证了该基准电压在不同的工艺角下均具有良好的温度系数。

Description

一种高压低功耗的E/D基准电路
技术领域
本发明属于集成电路技术领域，具体涉及一种高压低功耗的E/D基准电路。
背景技术
电压基准电路用于提供一个对温度和电源电压变化不敏感的参考电压，是众多芯片中不可或缺的一部分。传统的带隙基准结构通常利用BJT晶体管的特性，将产生的正温系数电压和负温系数电压相加，从而得到一个与温度和电源电压变化无关的基准电压。在高压(数十伏)低功耗的应用背景下，传统的带隙基准结构的BJT管需要使用运放钳位，即使忽略芯片面积，加入大电阻限制电流，功耗也难以做到纳安级别。
发明内容
针对上述问题，本发明提出了一种高压低功耗的E/D基准电路，解决了传统带隙基准结构高压下功耗高、面积大的问题。
本发明的技术方案为：
一种高压低功耗的E/D基准电路，它由启动偏置电路模块、E/D基准核心电路和修调电路模块三部分组成。启动偏置电路模块用于在电源电压建立时使E/D基准电路脱离错误的简并点，同时为基准核心电路中的共栅管提供电压偏置，保证基准的正常建立；E/D基准核心电路利用增强型NMOS管和耗尽型NMOS管的不同阈值电压产生与温度、电源电压无关的基准电压，具有较低的静态电流和良好的温度系数，且电路中使用了较多高压功率管，结合Cascode结构的电流偏置保证了基准能够在数十伏的高压输入下工作；由于在不同的工艺角下阈值电压的变化较大，因此该E/D基准包含了一个N-bit的修调电路模块，保证了该基准电压在不同的工艺角下均具有良好的温度系数。下面分别描述模块的电路结构及连接关系。
E/D基准核心电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一增强型NMOS管MN1、第二增强型NMOS管MN2、第三增强型NMOS管MN3、第一耗尽型NMOS管MD1、第一电阻R1、第一电容C1、第二电容C2。
启动偏置电路模块的上端和下端分别连接电源电压VIN和地VSS，输出节点VB1连接第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6的栅极，输出节点VB2连接第一增强型NMOS管MN1和第二增强型NMOS管MN2的栅极。第三增强型NMOS管MN3的栅极为基准电压的输出节点VREF，它与第四PMOS管MP4的漏极、第一电容C1的上端、第一电阻R1的上端、修调电路模块连接。第三增强型NMOS管MN3的源极、第一电容C1的下端和第一电阻R1的下端与地VSS连接。第四PMOS管MP4的源极连接第一PMOS管MP1的漏极，第一PMOS管MP1的源极连接电源电压VIN，第一PMOS管MP1的栅极连接第二电容C2的上端、第六PMOS管MP6的漏极和第二增强型NMOS管MN2的漏极，该节点的电位记为VB3。第三增强型NMOS管MN3的漏极和第一增强型NMOS管MN1的源极连接修调电路模块，第一增强型NMOS管MN1的漏极连接第五PMOS管MP5的漏极、第二PMOS管MP2的栅极和第三PMOS管MP3的栅极，该节点记为VB4。第五PMOS管MP5的源极连接第二PMOS管MP2的漏极和第二电容C2的下端。第二PMOS管MP2的源极和第三PMOS管MP3的源极连接电源电压VIN。第三PMOS管MP3的漏极连接第六PMOS管MP6的源极。第一耗尽型NMOS管MD1的漏极与第二增强型NMOS管MN2的源极连接修调电路模块，第一耗尽型NMOS管MD1的栅极、第一耗尽型NMOS管MD1的源极和修调电路模块互连接地VSS。
本发明的有益效果为：本发明利用增强型NMOS管和耗尽型NMOS管的阈值电压产生与温度和电源电压无关的基准电压。该E/D基准电路由启动偏置电路模块、E/D基准核心电路以及修调电路模块构成，该电路不需要使用传统带隙基准电路中的BJT管、大电阻以及钳位运放，因此可以保证该基准在高压(数十伏)下，具有纳安级别的功耗和良好的温度系数，适用于高压低功耗的应用场景。
附图说明
图1是本发明提出的一种高压低功耗的E/D基准电路的整体电路结构图。
图2是本发明提出的一种高压低功耗的E/D基准电路的温度系数仿真图。
图3是本发明提出的一种高压低功耗的E/D基准电路的瞬态仿真图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明进行详细地说明。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
需要说明的是，在本发明中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
在基准的启动阶段，电源电压VIN有一个从低到高逐渐建立的过程。在初始状态，由于电源电压VIN没有建立到合适的电位，整个基准电路均不会工作。随着电压的上升，输出节点VB1和VB2为E/D基准核心电路中Cascode管提供电压偏置电压，第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一增强型NMOS管MN1和第二增强型NMOS管MN2均开启，由于栅极和源极互连的第一耗尽型NMOS管MD1始终保持开启，VB3电位被拉低，第一PMOS管MP1开启，VREF电位被拉高，第三增强型NMOS管MN3开启，VB4电位被拉低，第二PMOS管MP2和第三PMOS管MP3组成的电流镜开启，E/D基准核心电路脱离错误的简并点，开始正常工作。由于电流镜的存在，流过第三增强型NMOS管MN3和第一耗尽型NMOS管MD1的电流相同，可以用关系式(1)表示：
I＝KMN3(VGS_MN3-VTH_MN3)2＝KMD1(VGS_MD1-VTH_MD1)2 (1)
其中，KMN3和KMD1分别为第三增强型NMOS管MN3和第一耗尽型NMOS管MD1与工艺及其宽长比相关的参数。由于VGS_MD1的值为0，整理关系式(1)可以得到基准电压VREF的关系式(2)：
Figure BDA0003665213460000031
第三增强型NMOS管MN3的阈值电压VTH_MN3和第一耗尽型NMOS管MD1的阈值电压VTH_MD1都具有负温度系数，通过调整第三增强型NMOS管MN3和第一耗尽型NMOS管MD1的宽长比尺寸的比例，可以保证关系式(2)中VTH_MN3和VTH_MD1两部分的斜率相同，从而得到一个与温度无关的基准电压VREF。
为了降低E/D基准电路的功耗，第三增强型NMOS管MN3和第一耗尽型NMOS管MD1采用了栅长较大的倒比管。为了保证基准在数十伏的高压下正常工作，电路中广泛使用了高压管，同时电路中共栅极连接的第一增强型NMOS管MN1和第二增强型NMOS管MN2、第五PMOS管MP5和第六PMOS管MP6与共源极器件组成了Cascode结构，提高了E/D基准电路的耐压能力。
第三增强型NMOS管MN3、第一增强型NMOS管MN1、第五PMOS管MP5、第二PMOS管MP2、第三PMOS管MP3、第六PMOS管MP6、第一PMOS管MP1和第四PMOS管MP4之间形成一条基准电路的负反馈环路，在环路中加入第二电容C2作为补偿电容，可以引入一个左半平面的零点，保证了E/D基准电路具有良好的环路稳定性。
由于E/D基准的输出电压在不同的Corner下变化较大，因此加入了一个N-bit的修调电路模块，它通过控制N位开关，将修调管与第三增强型NMOS管MN3和第一耗尽型NMOS管MD1串联，从而调整了增强型NMOS管和耗尽型NMOS管的宽长比，保证在各个Corner下E/D基准电压均具有良好的温度系数。根据精度需要，N一般但不限于取4～6。
结合仿真结果说明本发明所提出的一种高压低功耗的E/D基准电路的技术效果，通过Spectre仿真得到如图2与图3所示的仿真图，仿真表明在温度范围从-40℃至125℃，标准工艺角(tt corner)下产生的基准电压VREF温度系数约为39ppm/℃。典型情况下(ttcorner，25℃)，电源电压VIN＝20V，E/D基准功耗约为380nA，相位裕度约为46dec，性能良好。可见本发明在数十伏高压输入情况下具有极低的功耗与良好的温度系数，尤其适用于高压低功耗的基准应用场景。

Claims (1)

1.一种高压低功耗的E/D基准电路，其特征在于，包括启动偏置电路模块、E/D基准核心电路和修调电路模块：
所述的E/D基准核心电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一增强型NMOS管MN1、第二增强型NMOS管MN2、第三增强型NMOS管MN3、第一耗尽型NMOS管MD1、第一电阻R1、第一电容C1、第二电容C2；
启动偏置电路模块的上端和下端分别连接电源电压VIN和地VSS，启动偏置电路模块的第一输出节点VB1连接第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6的栅极，启动偏置电路模块的第二输出节点VB2连接第一增强型NMOS管MN1和第二增强型NMOS管MN2的栅极；启动偏置电路模块用于为E/D基准核心电路中的共栅管提供电压偏置，保证基准的正常建立；
第三增强型NMOS管MN3的栅极为输出节点VREF，与第四PMOS管MP4的漏极、第一电容C1的上端、第一电阻R1的上端、修调电路模块连接；
第三增强型NMOS管MN3的源极、第一电容C1的下端和第一电阻R1的下端与地VSS连接；
第四PMOS管MP4的源极连接第一PMOS管MP1的漏极，第一PMOS管MP1的源极连接电源电压VIN，第一PMOS管MP1的栅极连接第二电容C2的上端、第六PMOS管MP6的漏极和第二增强型NMOS管MN2的漏极；
第三增强型NMOS管MN3的漏极和第一增强型NMOS管MN1的源极连接修调电路模块，第一增强型NMOS管MN1的漏极连接第五PMOS管MP5的漏极、第二PMOS管MP2的栅极和第三PMOS管MP3的栅极；
第五PMOS管MP5的源极连接第二PMOS管MP2的漏极和第二电容C2的下端；
第二PMOS管MP2的源极和第三PMOS管MP3的源极连接电源电压VIN；
第三PMOS管MP3的漏极连接第六PMOS管MP6的源极；
第一耗尽型NMOS管MD1的漏极与第二增强型NMOS管MN2的源极连接修调电路模块，第一耗尽型NMOS管MD1的栅极、第一耗尽型NMOS管MD1的源极和修调电路模块互连接地VSS。
CN202210584208.7A 2022-05-27 2022-05-27 一种高压低功耗的e/d基准电路 Active CN115047935B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210584208.7A CN115047935B (zh) 2022-05-27 2022-05-27 一种高压低功耗的e/d基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210584208.7A CN115047935B (zh) 2022-05-27 2022-05-27 一种高压低功耗的e/d基准电路

Publications (2)

Publication Number Publication Date
CN115047935A CN115047935A (zh) 2022-09-13
CN115047935B true CN115047935B (zh) 2023-05-19

Family

ID=83158959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210584208.7A Active CN115047935B (zh) 2022-05-27 2022-05-27 一种高压低功耗的e/d基准电路

Country Status (1)

Country Link
CN (1) CN115047935B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010277192A (ja) * 2009-05-26 2010-12-09 Toshiba Corp 電圧レギュレータ
CN102385405A (zh) * 2010-08-27 2012-03-21 杭州中科微电子有限公司 一种通用的带隙基准启动电路
CN107256062A (zh) * 2017-07-24 2017-10-17 电子科技大学 一种无电阻式基准源
CN113126683A (zh) * 2019-12-30 2021-07-16 中国电子科技集团公司第二十四研究所 E/d nmos基准电压源及低压差电压调整器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010277192A (ja) * 2009-05-26 2010-12-09 Toshiba Corp 電圧レギュレータ
CN102385405A (zh) * 2010-08-27 2012-03-21 杭州中科微电子有限公司 一种通用的带隙基准启动电路
CN107256062A (zh) * 2017-07-24 2017-10-17 电子科技大学 一种无电阻式基准源
CN113126683A (zh) * 2019-12-30 2021-07-16 中国电子科技集团公司第二十四研究所 E/d nmos基准电压源及低压差电压调整器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Michael S. McCorquodale et al..A 25-MHz Self-Referenced Solid-State Frequency Source Suitable for XO-Replacement.IEEE Transactions on Circuits and Systems I: Regular Papers.2009,第56卷(第5期),943-956. *
杨琦等.一种带有数字修调的高精度带隙基准电路.微电子学.2016,第46卷(第3期),320-323、327. *

Also Published As

Publication number Publication date
CN115047935A (zh) 2022-09-13

Similar Documents

Publication Publication Date Title
US9030186B2 (en) Bandgap reference circuit and regulator circuit with common amplifier
US4583037A (en) High swing CMOS cascode current mirror
CN113359931B (zh) 线性稳压器及软启动方法
US20120229117A1 (en) Startup circuit for low voltage cascode beta multiplier current generator
CN113703510B (zh) 一种低功耗的带隙基准电路
KR101163457B1 (ko) 저전압 레귤레이티드 캐스코드 회로 및 이를 이용한 시모스아날로그 회로
CN111190453A (zh) 高电源抑制比基准电路
CN104090619A (zh) 高工作稳定性的数模混合电路基准源
CN108052153A (zh) 新型cmos结构的ldo线性稳压器
CN207731181U (zh) 新型cmos结构的ldo线性稳压器
CN104076861A (zh) 改良型数模混合电路的带隙基准源
CN113157041A (zh) 一种宽输入带隙基准电压源
CN111240386B (zh) 一种自补偿的电流舵电荷泵电路
CN109828630B (zh) 一种与温度无关的低功耗基准电流源
CN113253788B (zh) 基准电压电路
CN118210348A (zh) 一种数字控制模块控制的带隙基准电路
CN104076857A (zh) 改良型数模混合电路
CN206460352U (zh) 一种带隙基准电路
CN110166029B (zh) 一种迟滞比较器电路
CN115047935B (zh) 一种高压低功耗的e/d基准电路
CN104076858A (zh) 改良型数模混合芯片
JP4868868B2 (ja) 基準電圧発生回路
Chen et al. A high PSR and high-precision current-mode bandgap reference with gm boost self-regulated structure
CN114421897A (zh) 降低集成电路放大器噪声的电路及其降噪方法
TWI667563B (zh) 電壓調節電路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant