CN113126683A - E/d nmos基准电压源及低压差电压调整器 - Google Patents

E/d nmos基准电压源及低压差电压调整器 Download PDF

Info

Publication number
CN113126683A
CN113126683A CN201911388315.7A CN201911388315A CN113126683A CN 113126683 A CN113126683 A CN 113126683A CN 201911388315 A CN201911388315 A CN 201911388315A CN 113126683 A CN113126683 A CN 113126683A
Authority
CN
China
Prior art keywords
nmos
reference voltage
source
nmos tube
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911388315.7A
Other languages
English (en)
Inventor
胡永贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201911388315.7A priority Critical patent/CN113126683A/zh
Publication of CN113126683A publication Critical patent/CN113126683A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供一种E/D NMOS基准电压源及低压差电压调整器，在所述E/D NMOS基准电压源中，无论外加的电源电压如何变化，通过基于N沟道结型场效应管的预基准源电路能将预基准输出电压稳定为固定值，预基准输出电压的范围宽、工艺调整方便；由于预基准源电路的承受耐压和初步稳压，使得E/D NMOS基准源电路的输入电压受电源电压的变化很小，大大提高了E/D NMOS基准源电路的宽输入电压范围、电源抑制比并同时具有E/D NMOS基准微功耗的性质；且该E/D NMOS基准电压源的电路结构简单合理，不需要三极管、电阻、电容等，其制作工艺仅在硅栅P阱E/D CMOS工艺的基础上，增加了N沟道结型场效应管的制作，工艺上只需调整N沟道结型场效应管的阈值电压，大大简化了工艺，降低了成本。

Description

E/D NMOS基准电压源及低压差电压调整器
技术领域
本发明涉及电源管理技术领域，特别是涉及一种E/D NMOS基准电压源及低压差电压调整器。
背景技术
在模拟集成电路的电源管理电路设计中，基准电压源决定了低压差电源的性能指标。目前，基准电压源的种类繁多，有齐纳基准源、带隙基准源、具有二阶补偿的带隙基准源、具有高电源抑制比的E/D NMOS基准源等结构。
其中，齐纳基准电压源采用双极电路结构结合具有工艺特色的齐纳二极管实现齐纳基准源的高性能；带隙基准源采用标准的带隙结构实现高性能的带隙基准输出；在带隙基准源的基础上设计的具有二阶补偿的带隙基准源，进一步提升了带隙基准的温度性能；而高电源抑制比的E/D NMOS基准电压源，通过增强型、耗尽性NMOS管串联的两级结构，实现了高电源抑制比的微功耗基准电压源。
但是，以上基准电压源很难同时满足高压(40V)、高电源抑制比(60dB)、低功耗(≤10uA)要求，进而限制了上述基准电压源在高压、高电源抑制比、微功耗的低压差电压调整器中的应用。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有宽输入电压范围的E/DNMOS基准电压源，用于解决上述技术问题。
为实现上述目的及其他相关目的，本发明提供一种E/D NMOS基准电压源，包括：
预基准源电路，包括N沟道结型场效应管，所述N沟道结型场效应管的栅极接地、漏极接电源电压、源极输出预基准电压；
E/D NMOS基准源电路，与所述预基准源电路连接，接收所述预基准电压并对外输出基准电压。
可选地，所述N沟道结型场效应管包括耗尽型的N沟道结型场效应管。
可选地，所述E/D NMOS基准源电路包括：
基准电压启动子电路，与所述预基准源电路连接，接收所述预基准电压并对外输出所述基准电压；
基准电压调节子电路，与所述基准电压启动子电路，对所述基准电压进行调节。
可选地，所述基准电压启动子电路包括多个串联的NMOS管，所述基准电压调节子电路包括多个串联的NMOS管。
可选地，所述基准电压启动子电路包括：第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管；所述第一NMOS管的漏极接所述N沟道结型场效应管的源极，所述第二NMOS管的漏极接所述第一NMOS管的源极，所述第三NMOS管的漏极接所述第二NMOS管的源极，所述第四NMOS管的漏极接所述第三NMOS管的源极，所述第四NMOS管的源极作为基准电压输出端；所述第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管的栅极接在一起，并接所述基准电压输出端；所述第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管的衬底接在一起，并接所述基准电压输出端。
可选地，所述第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管包括：耗尽型NMOS管。
可选地，所述基准电压启动子电路包括：第五NMOS管、第六NMOS管、第七NMOS管及第八NMOS管；所述第五NMOS管的漏极接所述基准电压输出端，所述第六NMOS管的漏极接所述第五NMOS管的源极，所述第七NMOS管的漏极接所述第六NMOS管的源极，所述第八NMOS管的漏极接所述第七NMOS管的源极，所述第八NMOS管的源极接地；所述第五NMOS管、第六NMOS管、第七NMOS管及第八NMOS管的栅极接在一起，并接所述基准电压输出端；所述第五NMOS管、第六NMOS管、第七NMOS管及第八NMOS管的衬底接在一起，并接地。
可选地，所述第五NMOS管、第六NMOS管、第七NMOS管及第八NMOS管包括：增强型NMOS管。
此外，为实现上述目的及其他相关目的，本发明还提供一种低压差电压调整器，包括上述任意一项所述的E/D NMOS基准电压源。
如上所述，本发明的E/D NMOS基准电压源，具有以下有益效果：
在预基准源电路中，通过栅极接地的N沟道结型场效应管的漏极承受电源电压，当N沟道结型场效应管导通时，其源极输出的预基准电压等于其阈值电压，为一固定值；当电源电压在较宽的范围内(高电平)变化时，N沟道结型场效应管始终导通，N沟道结型场效应管的栅极输出的预基准电压始终为恒定的阈值电压，避免了后续E/D NMOS基准源电路的电源随外部电源电压的波动，提高了E/D NMOS基准源电路的工作电压范围和高电源抑制比。
附图说明
图1显示为本发明实施例中E/D NMOS基准电压源的电路图。
图2显示为图1中E/D NMOS基准电压源的等效电路图。
附图标记说明
N1 第一NMOS管
N2 第二NMOS管
N3 第三NMOS管
N4 第四NMOS管
N5 第五NMOS管
N6 第六NMOS管
N7 第七NMOS管
N8 第八NMOS管
NJ N沟道结型场效应管
N1* 第一等效NMOS管
N2* 第二等效NMOS管
VIN 电源电压
Vpre-vref 预基准电压
Vref 基准电压
GND 地
具体实施方式
如前述在背景技术中所述的，现有的齐纳基准源、带隙基准源、具有二阶补偿的带隙基准源、具有高电源抑制比的E/D NMOS基准源等基准电压源很难同时满足高压、高电源抑制比、低功耗等要求，从而限制了基准电压源在高压、高电源抑制比、微功耗的低压差电压调整器中的应用。
基于此，本发明提出一种全新结构的E/D NMOS基准电压源，其包括基于N沟道结型场效应管的预基准源电路和E/D NMOS基准源电路，该N沟道结型场效应管的栅极接地、漏极接电源电压，通过该N沟道结型场效应管承受耐压，当电源电压在较宽范围内变化时，其栅极输出的预基准电压始终为恒定的阈值电压，避免了E/D NMOS基准源电路的输入电源随外部电源电压的波动，提高了E/D NMOS基准源电路的工作电压范围和高电源抑制比。
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。
如图1所示，本发明提供一种E/D NMOS基准电压源，其包括：
预基准源电路，包括N沟道结型场效应管NJ，N沟道结型场效应管NJ的栅极接地GND、漏极接电源电压VIN、源极输出预基准电压Vpre-vref；
E/D NMOS基准源电路，与预基准源电路连接，接收预基准电压Vpre-vref并对外输出基准电压Vref。
可选地，N沟道结型场效应管NJ包括耗尽型的N沟道结型场效应管，即其栅压为零时已存在导电沟道。
如图1所示，N沟道结型场效应管NJ的栅极接地GND、漏极接电源电压VIN，当电源电压VIN为高电平时，N沟道结型场效应管NJ导通，其栅极输出的预基准电压Vpre-vref为恒定的阈值电压VTH，即使电源电压VIN在较宽范围内变化其栅极输出的预基准电压Vpre-vref始终为固定值。其中，可通过工艺调整N沟道结型场效应管NJ中阈值电压VTH的值，通常为(-4.8V～-6.8V)。
详细地，E/D NMOS基准源电路包括：
基准电压启动子电路，与预基准源电路连接，接收预基准电压Vpre-vref并对外输出基准电压Vref；
基准电压调节子电路，与基准电压启动子电路，对基准电压Vref的值及温度特性参数进行调节。
其中，基准电压启动子电路作为E/D NMOS基准源电路的启动电路，确定E/D NMOS基准源电路的电流；基准电压调节子电路对基准电压Vref进行下拉调节；基准电压启动子电路包括多个串联的NMOS管，基准电压调节子电路包括多个串联的NMOS管。
可选地，在本发明的一个实施例中，如图1所示，基准电压启动子电路包括：第一NMOS管N1、第二NMOS管N2、第三NMOS管N3及第四NMOS管N4；第一NMOS管N1的漏极接N沟道结型场效应管NJ的源极(即接预基准电压Vpre-vref)，第二NMOS管N2的漏极接第一NMOS管N1的源极，第三NMOS管N3的漏极接第二NMOS管N2的源极，第四NMOS管N4的漏极接第三NMOS管N3的源极，第四NMOS管N4的源极作为基准电压输出端，对外输出基准电压Vref；第一NMOS管N1、第二NMOS管N2、第三NMOS管N3及第四NMOS管N4的栅极接在一起，并接基准电压输出端(即第四NMOS管N4的源极)；第一NMOS管N1、第二NMOS管N2、第三NMOS管N3及第四NMOS管N4的衬底接在一起，并接基准电压输出端(即第四NMOS管N4的源极)。
其中，第一NMOS管N1、第二NMOS管N2、第三NMOS管N3及第四NMOS管N4均为耗尽型NMOS管。
可选地，在本发明的一个实施例中，如图1所示，基准电压启动子电路包括：第五NMOS管N5、第六NMOS管N6、第七NMOS管N7及第八NMOS管N8；第五NMOS管N5的漏极接基准电压输出端(即第四NMOS管N4的源极)，第六NMOS管N6的漏极接第五NMOS管N5的源极，第七NMOS管N7的漏极接第六NMOS管N6的源极，第八NMOS管N8的漏极接第七NMOS管N7的源极，第八NMOS管N8的源极接地GND；第五NMOS管N5、第六NMOS管N6、第七NMOS管N7及第八NMOS管N8的栅极接在一起，并接基准电压输出端(即第四NMOS管N4的源极)；第五NMOS管N5、第六NMOS管N6、第七NMOS管N7及第八NMOS管N8的衬底接在一起，并接地GND。
其中，第五NMOS管N5、第六NMOS管N6、第七NMOS管N7及第八NMOS管N8均为增强型NMOS管。
详细地，如图1及图2所示，该E/D NMOS基准电压源的工作原理如下：
预基准源电路由N沟道结型场效应管NJ构成，N沟道结型场效应管NJ的漏极接电源电压VIN、栅极接地GND、源极输出预基准电压Vpre-vref，无论外加电源电压VIN如何变化，其源极输出的预基准电压Vpre-vref为稳定的阈值电压VTH；
同时，为了便于推算，如图2所示，将第一NMOS管N1、第二NMOS管N2、第三NMOS管N3及第四NMOS管N4等效为第一等效NMOS管N1*，其阈值电压为VT1，沟道宽度为WN1，沟道长度为LN1；同理，将第五NMOS管N5、第六NMOS管N6、第七NMOS管N7及第八NMOS管N8等效为第二等效NMOS管N2*，其阈值电压为VT2，沟道宽度为WN2，沟道长度为LN2；电路工作时，输出基准电压Vref，设流过所有NMOS管的电流为Idd；
对于第一等效NMOS管N1*：因VGS1-VT1≤VDS1，有(1)式成立：
Idd＝kp1×(VGS1-VT1)2 (1)
(1)式中，VGS1表示第一等效NMOS管N1*的栅源电压，VDS1表示第一等效NMOS管N1*的漏源电压，对应的系数
Figure BDA0002344192580000061
对于第二等效NMOS管N2*：因VGS2-VT2≤VDS2，有(2)式成立：
Idd＝kp2×(VGS2-VT2)2 (2)
(2)式中，VGS2表示第二等效NMOS管N2*的栅源电压，VDS2表示第二等效NMOS管N2*的漏源电压，对应的系数
Figure BDA0002344192580000062
根据(1)式、(2)式得出：
kp1×(VGS1-VT1)2＝kp2×(VGS2-VT2)2 (3)
由图2可知，VGS1＝0，VGS2＝Vref，(3)式能简化为：
kp1×VT1 2＝kp2×(Vref-VT2)2
Figure BDA0002344192580000063
由于第二等效NMOS管N2*要导通，Vref必定高于第二等效NMOS管N2*的阈值电压VT2，所以Vref舍小值取大值：
Figure BDA0002344192580000064
在整个电路上电瞬间，N沟道结型场效应管NJ管子导通，其源极输出的预基准电压Vpre_vref等于其阈值电压VTH，该电压作为基准电压启动子电路的电源电压；基准电压启动子电路中第一NMOS管N1、第二NMOS管N2、第三NMOS管N3及第四NMOS管N4导通，使基准电压Vref输出高电平；由于基准电压Vref为高电平，则基准电压调节子电路中第五NMOS管N5、第六NMOS管N6、第七NMOS管N7及第八NMOS管N8导通，将基准电压Vref拉低，随后逐渐达到平衡，最终达到一个稳定的值，该值的大小与第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7及第八NMOS管N8的尺寸和阈值电压有关，与输入的电源电压VIN和N沟道结型场效应管NJ的阈值电压VTH无关。
从以上分析可以看出，该E/D NMOS基准电压源输出的基准电压Vref只与NMOS管的阈值电压、NMOS管的尺寸参数有关，只要设计出正确的NMOS管的参数，就可以得到所需要的基准电压Vref。
可选地，在本发明的一个实施例中，基本参数要求为：
1)、N沟道结型场效应管NJ的阈值电压VTH:-4.8V～6.8V，源漏击穿电压VDS≥40V；
2)、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3及第四NMOS管N4的阈值电压：-0.8～-1.6V，源漏间电压≥16V；
3)、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7及第八NMOS管N8的阈值电压：0.8～1.2V，源漏间电压≥16V；
4)、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7及第八NMOS管N8的栅氧厚度为35nm～45nm；
5)、预基准源电路的输出电压Vpre-vref：5.8V±1.0V(典型值为5.8V)；
6)、E/D NMOS基准源电路的输出电压Vref：1.66V±0.1V；
7)、该E/D NMOS基准电压源的电源抑制比：≥75dB；
8)、该E/D NMOS基准电压源的静态电流：≤10μA。
可以理解的是，基准电压启动子电路与基准电压调节子电路中NMOS管的个数不一定相同，且对应NMOS管的个数也不仅限于图1中的四个，可根据电路的设计需求灵活选择。
此外，本发明还提供一种低压差电压调整器，其包括上述E/D NMOS基准电压源。通过上述E/D NMOS基准电压源为低压差电压调整器提供基准电压时，能满足其高压(宽输入电压范围)、高电源抑制比、微功耗等要求。其中，低压差电压调整器的详细结构可参考现有技术，在此不作限定。
综上所述，在本发明所提供的E/D NMOS基准电压源中，无论外加的电源电压如何变化，通过由栅极接地、漏极接电源电压的N沟道结型场效应管构成的预基准源电路能将预基准输出电压稳定为N沟道结型场效应管的阈值电压，预基准输出电压的范围宽、工艺调整方便；由于有了预基准源电路的承受耐压和初步稳压，使得E/D NMOS基准源电路的输入电压受电源电压的变化很小，大大提高了E/D NMOS基准源电路的宽输入电压范围、电源抑制比并同时具有E/D NMOS基准微功耗的性质；基准电压启动子电路作为E/D NMOS基准源电路的启动电路，能确定E/D NMOS基准源电路的电流，基准电压调节子电路能调整E/D NMOS基准源电路的输出电压性能，便于调整E/D NMOS基准源电路的值和温度特性参数；且该E/DNMOS基准电压源的电路结构简单合理，不需要三极管、电阻、电容等，其制作工艺仅在硅栅P阱E/D CMOS工艺的基础上，增加了N沟道结型场效应管的制作，工艺上只需调整N沟道结型场效应管的阈值电压，大大简化了工艺，降低了成本。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种E/D NMOS基准电压源，其特征在于，包括：
预基准源电路，包括N沟道结型场效应管，所述N沟道结型场效应管的栅极接地、漏极接电源电压、源极输出预基准电压；
E/D NMOS基准源电路，与所述预基准源电路连接，接收所述预基准电压并对外输出基准电压。
2.根据权利要求1所述的E/D NMOS基准电压源，其特征在于，所述N沟道结型场效应管包括耗尽型的N沟道结型场效应管。
3.根据权利要求1或2所述的E/D NMOS基准电压源，其特征在于，所述E/D NMOS基准源电路包括：
基准电压启动子电路，与所述预基准源电路连接，接收所述预基准电压并对外输出所述基准电压；
基准电压调节子电路，与所述基准电压启动子电路，对所述基准电压进行调节。
4.根据权利要求3所述的E/D NMOS基准电压源，其特征在于，所述基准电压启动子电路包括多个串联的NMOS管，所述基准电压调节子电路包括多个串联的NMOS管。
5.根据权利要求4所述的E/D NMOS基准电压源，其特征在于，所述基准电压启动子电路包括：第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管；所述第一NMOS管的漏极接所述N沟道结型场效应管的源极，所述第二NMOS管的漏极接所述第一NMOS管的源极，所述第三NMOS管的漏极接所述第二NMOS管的源极，所述第四NMOS管的漏极接所述第三NMOS管的源极，所述第四NMOS管的源极作为基准电压输出端；所述第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管的栅极接在一起，并接所述基准电压输出端；所述第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管的衬底接在一起，并接所述基准电压输出端。
6.根据权利要求5所述的E/D NMOS基准电压源，其特征在于，所述第一NMOS管、第二NMOS管、第三NMOS管及第四NMOS管包括：耗尽型NMOS管。
7.根据权利要求6所述的E/D NMOS基准电压源，其特征在于，所述基准电压启动子电路包括：第五NMOS管、第六NMOS管、第七NMOS管及第八NMOS管；所述第五NMOS管的漏极接所述基准电压输出端，所述第六NMOS管的漏极接所述第五NMOS管的源极，所述第七NMOS管的漏极接所述第六NMOS管的源极，所述第八NMOS管的漏极接所述第七NMOS管的源极，所述第八NMOS管的源极接地；所述第五NMOS管、第六NMOS管、第七NMOS管及第八NMOS管的栅极接在一起，并接所述基准电压输出端；所述第五NMOS管、第六NMOS管、第七NMOS管及第八NMOS管的衬底接在一起，并接地。
8.根据权利要求7所述的E/D NMOS基准电压源，其特征在于，所述第五NMOS管、第六NMOS管、第七NMOS管及第八NMOS管包括：增强型NMOS管。
9.一种低压差电压调整器，其特征在于，包括权利要求1-8中任意一项所述的E/D NMOS基准电压源。
CN201911388315.7A 2019-12-30 2019-12-30 E/d nmos基准电压源及低压差电压调整器 Pending CN113126683A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911388315.7A CN113126683A (zh) 2019-12-30 2019-12-30 E/d nmos基准电压源及低压差电压调整器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911388315.7A CN113126683A (zh) 2019-12-30 2019-12-30 E/d nmos基准电压源及低压差电压调整器

Publications (1)

Publication Number Publication Date
CN113126683A true CN113126683A (zh) 2021-07-16

Family

ID=76768719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911388315.7A Pending CN113126683A (zh) 2019-12-30 2019-12-30 E/d nmos基准电压源及低压差电压调整器

Country Status (1)

Country Link
CN (1) CN113126683A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114115425A (zh) * 2022-01-26 2022-03-01 江苏长晶科技股份有限公司 一种基准和运放合二为一的线性稳压器
CN115047935A (zh) * 2022-05-27 2022-09-13 电子科技大学 一种高压低功耗的e/d基准电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114115425A (zh) * 2022-01-26 2022-03-01 江苏长晶科技股份有限公司 一种基准和运放合二为一的线性稳压器
CN115047935A (zh) * 2022-05-27 2022-09-13 电子科技大学 一种高压低功耗的e/d基准电路
CN115047935B (zh) * 2022-05-27 2023-05-19 电子科技大学 一种高压低功耗的e/d基准电路

Similar Documents

Publication Publication Date Title
CN108153360B (zh) 一种带隙基准电压源
TWI459173B (zh) 參考電壓產生電路及參考電壓產生方法
CN108874008B (zh) 一种具有双反馈的ldo电路
CN104656732B (zh) 电压基准电路
US9354649B2 (en) Buffer circuit for a LDO regulator
US20230229186A1 (en) Bandgap reference circuit
TWI692923B (zh) 電壓基準源電路及低功耗電源系統
KR20090087830A (ko) 정전류 회로
CN102117091A (zh) 高稳定性全cmos基准电压源
JP4703406B2 (ja) 基準電圧発生回路および半導体集積装置
CN108055014B (zh) 差动运算放大器以及带隙参考电压产生电路
CN113126683A (zh) E/d nmos基准电压源及低压差电压调整器
US20090184752A1 (en) Bias circuit
CN210895158U (zh) E/d nmos基准电压源及低压差电压调整器
CN212586761U (zh) 一种基于低压放大器的易集成稳压电路
US20120092047A1 (en) Power-on reset circuit
CN110879625B (zh) 一种超低线性灵敏度的cmos电压基准电路
CN111752328A (zh) 带隙基准电压产生电路
CN112462835A (zh) 低压线性稳压器
CN109460108B (zh) 用于带隙基准的宽范围稳压电路
US20220317718A1 (en) Reference current source
CN116860052A (zh) 一种负反馈稳压电路及前端稳压电路
CN114637367B (zh) 一种芯片内部低压电源产生电路
JP2003078366A (ja) Ｍｏｓ型基準電圧発生回路
CN113885639A (zh) 基准电路、集成电路及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination