TWI692923B - 電壓基準源電路及低功耗電源系統 - Google Patents

電壓基準源電路及低功耗電源系統 Download PDF

Info

Publication number
TWI692923B
TWI692923B TW108108747A TW108108747A TWI692923B TW I692923 B TWI692923 B TW I692923B TW 108108747 A TW108108747 A TW 108108747A TW 108108747 A TW108108747 A TW 108108747A TW I692923 B TWI692923 B TW I692923B
Authority
TW
Taiwan
Prior art keywords
tube
source
drain
nmos tube
pmos tube
Prior art date
Application number
TW108108747A
Other languages
English (en)
Other versions
TW201939864A (zh
Inventor
程珍娟
張靖愷
田錦程
蔣新喜
Original Assignee
開曼群島商敦泰電子有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 開曼群島商敦泰電子有限公司 filed Critical 開曼群島商敦泰電子有限公司
Publication of TW201939864A publication Critical patent/TW201939864A/zh
Application granted granted Critical
Publication of TWI692923B publication Critical patent/TWI692923B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is dc characterised by reference voltage circuitry, e.g. soft start, remote shutdown
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

一種電壓基準源電路，用於產生一基準電壓，該電壓基準源電路包括依次電連接的啟動電路、電流產生電路以及輸出電壓基準電路，該啟動電路用於為該電壓基準源電路提供啟動電壓和電流，以避免該電壓基準源電路工作在零狀態欄，該電流產生電路用於為該輸出電壓基準電路產生工作電流，該輸出電壓基準電路用於根據該電流產生電路輸出的工作電流實現零溫度係數的基準電壓輸出。本發明還提供一種低功耗電源系統。該電壓基準源電路及具有該電壓基準源電路的低功耗電源系統，電路結構簡單、抗雜訊能力強、高穩定性且具有高性能。

Description

電壓基準源電路及低功耗電源系統
本發明涉及電源技術領域，尤其涉及一種電壓基準源電路及低功耗電源系統。
在消費類電子產品中，電池是電路系統的供電來源，為了提高電池的使用時間，一個方面就是降低降低電路系統在部分模式下的功耗，延長電池的使用壽命。
電源系統主要包括電壓基準電路以及電壓調節器電路，在低功耗模式應用下，為了降低功耗，目前常用的方案之一是降低電壓基準電路的功耗，以及需要常開啟電壓調節器電路。雖然降低了功耗，但是同時會損失電路的性能，抗雜訊能力，在非低功耗模式工作時，電源系統的性能達不到設計要求。
電源系統中常用的參考電壓源Band gap，如圖1所示，利用VBE的負溫度係數以及△VBE=k*VT的正溫度係數，進行溫度補償之後，可以得到零溫度係數，且在能隙附近的參考電壓VREF。為了滿足低功耗要求，必然要降低Bandgap core的電流。但是已經有文獻指出，在Bandgap core的電流降低時，Bandgap電路的抗雜訊能力非常差，襯底雜訊或者電源雜訊，均容易引起Bandgap的電壓震盪下降。所以在有雜訊的系統中，低功耗的能隙結構的Bandgap功耗無法做到幾十nA的量級。
圖2所示為現有的一種低功耗電壓基準源電路的電路圖，MOS管PM3與MOS管PM4組成電流鏡，通過該電流鏡將電流產生單元產生的電流鏡像到電壓輸出負載單元，使MOS管PM3所在支路得到與I成比例的電流βI，該比例由MOS管PM3和MOS管PM4的長度決定，所以有參考電壓Vref的運算式為：
Figure 108108747-A0305-02-0004-24
其中，MOS管M1’、MOS管M2’、MOS管M5’及MOS管M7’均需要工作在亞閾值區，MOS管M3’、MOS管M4’及MOS管M6’均需要工作在飽和區，因此在設計時要需要考慮各個電晶體的工作狀態。在低功耗應用中，工作在飽和區的器件都為倒比管，尺寸比較大，如此將會佔用更多的佈局面積。此外，為了降低在低功耗模式應用下的功耗，通常的做法是降低在低功耗模式時需要開啟模組的功耗。但是功耗的降低，必然會損失電路的其他性能，例如抗雜訊能力、電路的瞬態回應能力等。如此，系統在正常工作時的電源指標滿足不了高性能的系統要求。
鑒於上述內容，有必要提供一種高抗噪性能及實現零溫度係數電壓輸出的電壓基準源電路及具有該電壓基準源電路的低功耗電源系統。
本發明一方面提供一種電壓基準源電路，用於產生一基準電壓，該電壓基準源電路包括依次電連接的啟動電路、電流產生電路以及輸出電壓基準電路；該啟動電路用於為該電壓基準源電路提供啟動電壓，以避免該電壓基準源電路工作在零狀態欄；該電流產生電路用於為該輸出電壓基準電路產生工作電流；及 該輸出電壓基準電路用於根據該電流產生電路輸出的工作電流實現零溫度係數的基準電壓輸出。
作為一種優選方案，該啟動電路包括第一PMOS管、第一NMOS管及第二NMOS管，該第一PMOS管的源極與第一電源連接，該第一PMOS管的閘極接地，該第一PMOS管的汲極連接該第一NMOS管的閘極，該第一NMOS管的汲極及源極分別引出第一啟動訊號輸出端和第二啟動訊號輸出端，向該電流產生電路提供啟動訊號，該第二NMOS管的汲極連接該第一NMOS管的閘極，該第二NMOS管的源極接地，該第二NMOS管的源極還連接該第一NMOS管的源極，該第二NMOS管的閘極連接到基準電壓輸出端。
作為一種優選方案，該電流產生電路包括第三NMOS管、第二PMOS管、第三PMOS管、第四NMOS管及第五NMOS管，該第三NMOS管的源極連接該第二NMOS管的源極，該第三NMOS管的閘極連接該第三NMOS管的汲極，該第三NMOS管的汲極還連接該第二PMOS管的汲極，該第二PMOS管的源極連接該第一電源，該第二PMOS管的閘極連接該第一NMOS管的汲極，該第二PMOS管的閘極還連接該第三PMOS管的閘極，該第三PMOS管的源極連接該第一電源，該第三PMOS管的汲極連接該第四NMOS管的汲極，該第四NMOS管的閘極連接該第三NMOS管的閘極，該第四NMOS管的源極連接該第五NMOS管的汲極，該第五NMOS管的源極接地，該第五NMOS管的閘極連接該基準電壓輸出端。
作為一種優選方案，該輸出電壓基準電路包括第四PMOS管、第五PMOS管、第六NMOS管、第七NMOS管及第八NMOS管，該第四PMOS管的源極連接該第一電源，該第四PMOS管的閘極連接該第三PMOS管的汲極，該第四PMOS管的汲極連接該第五PMOS管的汲極，該第五PMOS管的閘極連接該第五PMOS管的汲極，該第五PMOS管的閘極還連接該第六NMOS管的閘極，該第 五PMOS管的源極連接該第六NMOS管的汲極，該第六NMOS管的源極連接該第五NMOS管的源極，該第七NMOS管的閘極連接該第四PMOS管的閘極，該第七NMOS管的源極連接該第一電源，該第七NMOS管的汲極連接該第八NMOS管的汲極及閘極，該第八NMOS管的源極連接該第六NMOS管的汲極，該第八NMOS管的汲極作為該基準電壓輸出端。
本發明另一方面提供一種低功耗電源系統，該低功耗電源系統包括電壓調節器電路及上述任意一項所述的電壓基準源電路，該電壓調節器電路電連接該電壓基準源電路，該電壓調節器電路用於接收該基準電壓，並用於對該基準電壓以預設比例進行放大後輸出供電電源。
作為一種優選方案，該電壓調節器電路包括依次電連接的第一支路、第二支路及第三支路，該第一支路包括第六PMOS管、第七PMOS管、第八PMOS管、第九NMOS管及第十NMOS管，該第六PMOS管的閘極連接該第三PMOS管的汲極，該第六PMOS管的源極連接第二電源，該第六PMOS管的汲極連接該第七PMOS管的源極及第八PMOS管的源極，該第七PMOS管的閘極連接該基準電壓輸出端以接收該基準電壓，該第七PMOS管的汲極連接該第九NMOS管的汲極，該第九NMOS管的閘極連接該第十NMOS管的閘極，該第九NMOS管的源極接地，該第九NMOS管的源極還連接該第十NMOS的源極，該第八PMOS管的汲極連接該第十NMOS管的汲極，該第八PMOS管的汲極還連接該第二支路，該第八PMOS管的閘極連接該第三支路。
作為一種優選方案，該第二支路包括第九PMOS管及第十一NMOS管，該第九PMOS管的閘極連接該第九PMOS管的汲極，該第九PMOS管的源極連接該第二電源，該第九PMOS管的汲極連接該第十一NMOS管的汲極，該第十一NMOS管的閘極連接該第八PMOS管的汲極，該第十一NMOS管的源極接地。
作為一種優選方案，該第三支路包括第十PMOS管、可調電阻器、電阻及電容，該第十PMOS管的閘極連接該第九PMOS管的閘極，該第十PMOS管的源極連接該第二電源，該第十PMOS管的汲極連接該可調電阻器的第一端，該可調電阻器的第二端通過該電阻接地，該可調電阻器的第二端與該電阻之間的第一節點連接該第九NMOS管的閘極，該第十PMOS管的汲極與該可調電阻器的第一端之間的第二節點作為供電電壓輸出端。
作為一種優選方案，該第三支路還包括電容，該電容的第一端連接該供電電壓輸出端，該電容的第二端接地。
作為一種優選方案，該電壓調節器電路包括第六PMOS管、第七PMOS管、第八PMOS管、第九NMOS管、第十NMOS管、電阻及可調電阻器，該第六PMOS管的源極連接第二電源，該第六PMOS管的閘極連接該第六PMOS管的汲極，該第六PMOS管的閘極還連接該第七PMOS管的閘極，該第七PMOS管的源極連接該第二電源，該第七PMOS管的汲極連接該第八PMOS管的閘極，該第八PMOS管的源極連接該第二電源，該第八PMOS管的汲極依次通過該可調電阻器及電阻接地，該第七PMOS管的汲極連接該第十NMOS管的汲極，該第十NMOS管的閘極連接該基準電壓輸出端，該第十NMOS管的源極及該第九NMOS管的源極通過電流源接地，該第九NMOS管的汲極連接該第六PMOS管的汲極，該第九NMOS管的閘極連接於該可調電阻器與該電阻之間的節點，該第八PMOS管的汲極與該可調電阻器之間的節點作為供電電源輸出端。
本發明電壓基準源電路及具有該電壓基準源電路的低功耗電源系統，通過該電壓基準源電路產生零溫度係數的基準電壓，並通過該電壓調節器電路將該基準電壓以預設比例進行放大後輸出供電電源。如此，本發明提供的低功耗電源系統，電路結構簡單、抗雜訊能力強、高穩定性且具有高性能。
100:電壓基準源電路
200:電壓調節器電路
300:低功耗電源系統
400:正常模式電源系統
10:啟動電路
20:電流產生電路
30:輸出電壓基準電路
40:第一支路
50:第二支路
60:第三支路
M1-M29:MOS管
R1、R3:電阻
R2、R4:可調電阻器
C1、C2:電容
圖1為現有的參考電壓源的能隙結構的電路圖。
圖2為現有的電壓基準源電路的電路圖。
圖3為本發明較佳實施方式的低功耗電源系統的方框圖。
圖4為圖3中電壓基準源電路的電路圖。
圖5為圖3中電壓調節器電路的第一實施方式的電路圖。
圖6為圖2中電壓調節器電路的第二實施方式的電路圖。
下面將結合本發明實施方式中的附圖，對本發明實施方式中的技術方案進行清楚、完整地描述，顯然，所描述的實施方式是本發明一部分實施方式，而不是全部的實施方式。基於本發明中的實施方式，本領域普通技術人員在沒有付出創造性勞動前提下所獲得的所有其他實施方式，都屬於本發明保護的範圍。
為了使本發明的目的、技術方案及優點更加清楚明白，以下將結合附圖及實施方式，對本發明中的保護電路及應用所述保護電路的USB傳輸裝置作進一步詳細描述及相關說明。
請參閱圖3，圖3是本發明低功耗電源系統300的方框圖。該低功耗電源系統300包括電壓基準源電路100及電壓調節器電路200。該電壓基準源電路100電連接於該電壓調節器電路200，該電壓基準源電路100用於產生一基準電壓，該電壓調節器電路用於接收該基準電壓，並對該基準電壓以預設比例放大後輸出供電電源。
本實施方式中，如圖3所示，在正常工作模式時下，處理系統(圖未示)將直接打開正常工作模式的使能訊號以觸發正常模式電源系統400開始工作，該正常模式電源系統400的性能可以滿足系統要求。該低功耗電源系統300 並不會影響正常工作模式下的正常模式電源系統400的工作性能。在低功耗模式下，電源系統的功耗非常低，在正常工作模式下，通過系統控制進入正常模式電源系統400，從而為整個系統提供高穩定性、高抗噪能力以及高性能的電源。如此既可以滿足低功耗模式的低功耗要求，同時又不會降低正常工作模式下的工作性能。
請參閱圖4，圖4為該電壓基準源電路100較佳實施方式的電路圖。本實施方式中，該電壓基準源電路100包括依次電連接的啟動電路10、電流產生電路20以及輸出電壓基準電路30。
該啟動電路10用於為該電壓基準源電路100提供啟動電壓和電流，以避免該電壓基準源電路100工作在零狀態欄。該電流產生電路20用於為該輸出電壓基準電路30產生工作電流。該輸出電壓基準電路30用於根據該電流產生電路20輸出的工作電流實現零溫度係數的基準電壓輸出。
本實施方式中，該啟動電路10包括PMOS管M1、NMOS管M2及NMOS管M3。該PMOS管M1的源極與電源VDD1連接，該PMOS管M1的閘極接地，該NMOS管M2的閘極連接於該PMOS管M1的汲極與該NMOS管M3的汲極之間的節點A，該NMOS管M2的汲極及源極分別引出第一啟動訊號輸出端和第二啟動訊號輸出端，向該電流產生電路20提供啟動訊號，該NMOS管M2的汲極連接該NMOS管M2的閘極，該NMOS管M3的源極接地，該NMOS管M3的源極還連接該NMOS管M2的源極，該NMOS管M3的閘極連接到基準電壓輸出端VREF。
該電流產生電路20包括NMOS管M4、PMOS管M5、PMOS管M6、NMOS管M7及NMOS管M8。該NMOS管M4的源極連接該NMOS管M3的源極，該NMOS管M4的閘極連接該NMOS管M4的汲極該NMOS管M4的汲極還連接該PMOS管M5的汲極，該PMOS管M5的源極連接該電源VDD1，該PMOS管M5的閘極連接該NMOS管M2的汲極，該PMOS管M5的閘極還連接該PMOS管M6的閘 極，該PMOS管M6的源極連接該電源VDD1，該PMOS管M6的汲極連接該PMOS管M6的閘極，該PMOS管M6的閘極還連接到該NMOS管M7的汲極，該NMOS管M7的閘極連接該NMOS管M4的閘極，該NMOS管M7的源極連接該NMOS管M8的汲極，該NMOS管M8的源極接地，該NMOS管M8的閘極連接該基準電壓輸出端VREF。
該輸出電壓基準電路30包括PMOS管M9、PMOS管M10、NMOS管M11、NMOS管M12及NMOS管M13。該PMOS管M9的源極連接該電源VDD1，該PMOS管M9的閘極連接該PMOS管M6的汲極，該PMOS管M9的汲極連接該PMOS管M10的汲極，該PMOS管M10的閘極連接該PMOS管M10的汲極，該PMOS管M10的閘極還連接該NMOS管M11的閘極，該PMOS管M10的源極連接該NMOS管M11的汲極，該NMOS管M11的源極連接該NMOS管M8的源極，該NMOS管M12的閘極連接該PMOS管M9的閘極，該NMOS管M12的源極連接該電源VDD1，該NMOS管M12的汲極連接該NMOS管M13的汲極及閘極，該NMOS管M13的源極連接該NMOS管M11的汲極與該PMOS管M10的源極之間的節點，該NMOS管M13的汲極作為該基準電壓輸出端VREF輸出該基準電壓。
在該啟動電路10中，由於該PMOS管M1為倒比管串聯。在該電源VDD1上電時，基準電壓輸出端VREF為低電平，該節點A的電壓接近VDD1，該NMOS管M2導通，以將該PMOS管M6的閘極電位拉低，該輸出電壓基準電路30電路啟動，當該基準電壓逐漸升高時，以使得該NMOS管M3管導通，該節點A的電壓被拉低，此時該NMOS管M2截止，將不會影響輸出電壓基準電路30正常工作。
該NMOS管M8的柵訊號由該基準電壓控制，該基準電壓為接近閾值電壓的零溫度係數電壓，因此可實現正溫度係數跨導。
該NMOS管M4、該NMOS管M7以及該NMOS管M8構成的電路產生PTAT(proportional to absolute temperature，與絕對溫度成正比)電流，該PMOS管M10、該NMOS管M11和該NMOS管M13構成的電路形成零溫度係數的電壓，通過調整該PMOS管M10、該NMOS管M11和該NMOS管M13的W/L的比例，實現零溫度係數電壓。
本發明採用了亞閾值區工作的MOS管柵源極電壓的差值，以此來產生正溫度係數電流。
該電壓基準源電路100中的啟動電路10、電流產生電路20及輸出電壓基準電路30的器件可以全部工作在亞閾值區，以減小器件尺寸，達到最小的版圖面積。
該電壓基準源電路提供電流的溫度特性，具體推導如下：由於該NMOS管M4及該NMOS管M7工作在亞閾值區，其汲端電流電壓特性如下運算式所示：
Figure 108108747-A0305-02-0011-3
VGS為其閘源電壓，VTH為其閾值電壓，VT為熱電壓，η為一個非理想因數。
Figure 108108747-A0305-02-0011-4
W/L為MOS器件的寬長比，COX為單位面積閘氧化層電容。
Figure 108108747-A0305-02-0011-5
當VDS>3VT時，汲端電流運算式(1)可以簡化為：
Figure 108108747-A0305-02-0011-25
由(4)可以得到閘源電壓運算式為：
Figure 108108747-A0305-02-0012-9
MOS管構成的MOS電阻運算式為：
Figure 108108747-A0305-02-0012-12
由此得出該NMOS管M8的電流為：
Figure 108108747-A0305-02-0012-14
忽略該NMOS管M4及該NMOS管M7的襯偏效應，將(5)、(6)帶入(7)可以得到該NMOS管M8電流運算式為：
Figure 108108747-A0305-02-0012-15
其中，KMR、K1、K2分別為該NMOS管M8、該NMOS管M4、該NMOS管M7的寬長比。
輸出參考電壓運算式為：VREF=V GS4-V GS3+V GS7 (9)
其中，ID7=IP,ID4=3*IP。代入(9)，得到
Figure 108108747-A0305-02-0012-17
在VREF-V TH0<<κT,ηVT<<κT的條件下，(10)對溫度求導得出：
Figure 108108747-A0305-02-0012-18
若
Figure 108108747-A0305-02-0012-21
，得VREF=V TH0
此時的偏置電流為：
Figure 108108747-A0305-02-0012-22
 通過(12)可以看到電流IP為一個與工藝角無關的正溫度係數電流。
請參考圖5，圖5為該電壓調節器電路200第一實施方式的電路圖，在本實施方式中，該電壓調節器電路200包括依次電連接的第一支路40、第二支路50以及第三支路60。
該第一支路40包括PMOS管M14、PMOS管M15、PMOS管M16、NMOS管M17及NMOS管M18。該PMOS管M14的閘極連接該PMOS管M6的汲極，該PMOS管M14的源極連接電源VDD2，該PMOS管M14的汲極連接該PMOS管M15及PMOS管M16的源極，該PMOS管M15的閘極連接該基準電壓輸出端VREF以接收該基準電壓，該PMOS管M15的汲極連接該NMOS管M17的汲極，該NMOS管M17的閘極連接該NMOS管M18的閘極，該NMOS管M17的源極接地，該NMOS管M17的源極還連接該NMOS管M18的源極，該PMOS管M16的汲極連接該NMOS管M18的汲極，該PMOS管M16的汲極還連接該第二支路50，該PMOS管M16的閘極連接該第三支路60。
該第二支路50包括PMOS管M19及NMOS管M20。該PMOS管M19的閘極連接該PMOS管M19的汲極，該PMOS管M19的源極連接該電源VDD2，該PMOS管M19的汲極連接該NMOS管M20的汲極，該NMOS管M20的閘極連接該PMOS管M16的汲極，該NMOS管M20的源極接地。
該第三支路60包括PMOS管M21、電阻R1、可調電阻器R2及電容C1。該PMOS管M21的閘極連接該PMOS管M19的閘極，該PMOS管M21的源極連接該電源VDD2，該PMOS管M21的汲極連接該可變電阻器R2的第一端，該可調電阻器R2的第二端通過該電阻接地。該可調電阻器R2的第二端與該電阻R1之間的節點P1連接該NMOS管M17的閘極，該PMOS管M21的汲極與該可調電阻器R2的第一端之間的節點P2作為供電電源輸出端VOUT。該電容C1的第一端連接該供電電壓輸出端VOUT，該電容C1的第二端接地。
本實施方式中，各個支路電流比較小，為了降低各個節點的寄生電容，器件的尺寸設計比較小，該PMOS管M14、該PMOS管M15、該PMOS管M16、該NMOS管M17、該NMOS管M18及該NMOS管M20均工作在亞閾值區。該PMOS管M19可用於提高該電壓調節器電路200的電源抑制比(PSRR)。
該第二支路50用於隔離該PMOS管M21大的寄生電容與該第一支路40大的輸出電阻形成一個靠近原點的極點。其中，該電容C1的電容值>100nF，從而使得補償更加簡單。
其中，該電壓調節器電路200的供電電壓記為VOUT滿足以下運算式：
Figure 108108747-A0305-02-0014-23
其中R1為該電阻R1的阻值，R2為該可變電阻器R2的阻值，VREF為基準電壓值。由上可知，該電壓調節器電路200對該基準電壓VREF以預設比例放大後得到該供電電壓VOUT。該可變電阻器R2的阻值可調，該供電電壓VOUT的大小可與該可變電阻器R2的阻值成正比例關係。
請繼續參閱圖6，圖6為該電壓調節器電路200第二實施方式的電路圖。
本實施方式中，該電壓調節器電路200包括PMOS管M25、PMOS管M26、PMOS管M27、NMOS管M28、NMOS管M29、電阻R3、可調電阻器R4及電容C2。
該PMOS管M25的源極連接該電源VDD4，該PMOS管M25的閘極連接該PMOS管M25的汲極，該PMOS管M25的閘極還連接該PMOS管M26的閘極，該PMOS管M26的源極連接該電源VDD2，該PMOS管M26的汲極連接該PMOS管M27的閘極，該PMOS管M27的源極連接該電源VDD2，該PMOS管M27 的汲極依次通過該可變電阻器R4及電阻R3接地，該PMOS管M26的汲極連接該NMOS管M29的汲極，該NMOS管M29的閘極連接該基準電壓輸出端VREF，該NMOS管M29的源極及該NMOS管M28的源極通過電流源接地，該NMOS管M28的汲極連接該PMOS管M25的汲極，該NMOS管M28的閘極連接於該可變電阻器R4與該電阻R3之間的節點P3，該PMOS管M27的汲極與該可調電阻器R4之間的節點P4作為供電電源輸出端VOUT。該電容C4的第一端連接該供電電壓輸出端VOUT，該電容C4的第二端接地。
上述低功耗電源系統300通過該電壓基準源電路100產生零溫度係數的基準電壓，並通過該電壓調節器電路200將該基準電壓以預設比例進行放大後輸出供電電源。如此，本發明提供的低功耗電源系統，電路結構簡單、抗雜訊能力強、高穩定性且具有高性能。
以上實施方式僅用以說明本發明的技術方案而非限制，儘管參照以上較佳實施方式對本發明進行了詳細說明，本領域的普通技術人員應當理解，可以對本發明的技術方案進行修改或等同替換都不應脫離本發明技術方案的精神和範圍。
本領域技術人員還可在本發明精神內做其它變化等用在本發明的設計，只要其不偏離本發明的技術效果均可。這些依據本發明精神所做的變化，都應包含在本發明所要求保護的範圍之內。
綜上所述，本創作符合發明專利要件，爰依法提出專利申請。惟，以上所述者僅為本創作之較佳實施例，本創作之範圍並不以上述實施例為限，舉凡熟習本案技藝之人士爰依本創作之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
100:電壓基準源電路
200:電壓調節器電路
300:低功耗電源系統
400:正常模式電源系統

Claims (10)

  1. 一種電壓基準源電路，用於產生一基準電壓，該電壓基準源電路包括依次電連接的啟動電路、電流產生電路以及輸出電壓基準電路：該啟動電路用於為該電壓基準源電路提供啟動電壓，以避免該電壓基準源電路工作在零狀態欄；該電流產生電路用於為該輸出電壓基準電路產生工作電流；及該輸出電壓基準電路用於根據該電流產生電路輸出的工作電流實現零溫度係數的基準電壓輸出；該啟動電路包括第一PMOS管及第一NMOS管，該第一PMOS管的源極與第一電源連接，該第一PMOS管的閘極接地，該第一PMOS管的汲極連接該第一NMOS管的閘極，該第一NMOS管的汲極及源極分別引出第一啟動訊號輸出端和第二啟動訊號輸出端，向該電流產生電路提供啟動訊號。
  2. 如請求項1所述的電壓基準源電路，該第二NMOS管的汲極連接該第一NMOS管的閘極，該第二NMOS管的源極接地，該第二NMOS管的源極還連接該第一NMOS管的源極，該第二NMOS管的閘極連接到基準電壓輸出端。
  3. 如請求項2所述的電壓基準源電路，其中，該電流產生電路包括第三NMOS管、第二PMOS管、第三PMOS管、第四NMOS管及第五NMOS管，該第三NMOS管的源極連接該第二NMOS管的源極，該第三NMOS管的閘極連接該第三NMOS管的汲極，該第三NMOS管的汲極還連接該第二PMOS管的汲極，該第二PMOS管的源極連接該第一電源，該第二PMOS管的閘極連接該第一NMOS管的汲極，該第二PMOS 管的閘極還連接該第三PMOS管的閘極，該第三PMOS管的源極連接該第一電源，該第三PMOS管的汲極連接該第四NMOS管的汲極，該第四NMOS管的閘極連接該第三NMOS管的閘極，該第四NMOS管的源極連接該第五NMOS管的汲極，該第五NMOS管的源極接地，該第五NMOS管的閘極連接該基準電壓輸出端。
  4. 如請求項3所述的電壓基準源電路，其中，該輸出電壓基準電路包括第四PMOS管、第五PMOS管、第六NMOS管、第七NMOS管及第八NMOS管，該第四PMOS管的源極連接該第一電源，該第四PMOS管的閘極連接該第三PMOS管的汲極，該第四PMOS管的汲極連接該第五PMOS管的汲極，該第五PMOS管的閘極連接該第五PMOS管的汲極，該第五PMOS管的閘極還連接該第六NMOS管的閘極，該第五PMOS管的源極連接該第六NMOS管的汲極，該第六NMOS管的源極連接該第五NMOS管的源極，該第七NMOS管的閘極連接該第四PMOS管的閘極，該第七NMOS管的源極連接該第一電源，該第七NMOS管的汲極連接該第八NMOS管的汲極及閘極，該第八NMOS管的源極連接該第六NMOS管的汲極，該第八NMOS管的汲極作為該基準電壓輸出端。
  5. 一種低功耗電源系統，該低功耗電源系統包括電壓調節器電路及如請求項1-4任一項所述的電壓基準源電路，該電壓調節器電路電連接該電壓基準源電路，該電壓調節器電路用於接收該基準電壓，並用於對該基準電壓以預設比例進行放大後輸出供電電源。
  6. 如請求項5所述的低功耗電源系統，其中，該電壓調節器電路包括依次電連接的第一支路、第二支路及第三支路，該第一支路包括第六PMOS管、第七PMOS管、第八PMOS管、第九NMOS管及第十NMOS管，該第六PMOS管的閘極連接該第三PMOS管的汲極，該第六 PMOS管的源極連接第二電源，該第六PMOS管的汲極連接該第七PMOS管的源極及第八PMOS管的源極，該第七PMOS管的閘極連接該基準電壓輸出端以接收該基準電壓，該第七PMOS管的汲極連接該第九NMOS管的汲極，該第九NMOS管的閘極連接該第十NMOS管的閘極，該第九NMOS管的源極接地，該第九NMOS管的源極還連接該第十NMOS的源極，該第八PMOS管的汲極連接該第十NMOS管的汲極，該第八PMOS管的汲極還連接該第二支路，該第八PMOS管的閘極連接該第三支路。
  7. 如請求項6所述的低功耗電源系統，其中，該第二支路包括第九PMOS管及第十一NMOS管，該第九PMOS管的閘極連接該第九PMOS管的汲極，該第九PMOS管的源極連接該第二電源，該第九PMOS管的汲極連接該第十一NMOS管的汲極，該第十一NMOS管的閘極連接該第八PMOS管的汲極，該第十一NMOS管的源極接地。
  8. 如請求項7所述的低功耗電源系統，其中，該第三支路包括第十PMOS管、可調電阻器、電阻及電容，該第十PMOS管的閘極連接該第九PMOS管的閘極，該第十PMOS管的源極連接該第二電源，該第十PMOS管的汲極連接該可調電阻器的第一端，該可調電阻器的第二端通過該電阻接地，該可調電阻器的第二端與該電阻之間的第一節點連接該第九NMOS管的閘極，該第十PMOS管的汲極與該可調電阻器的第一端之間的第二節點作為供電電壓輸出端。
  9. 如請求項8所述的低功耗電源系統，其中，該第三支路還包括電容，該電容的第一端連接該供電電壓輸出端，該電容的第二端接地。
  10. 如請求項5所述的低功耗電源系統，其中，該電壓調節器電路包括第六PMOS管、第七PMOS管、第八PMOS管、第九NMOS 管、第十NMOS管、電阻及可調電阻器，該第六PMOS管的源極連接第二電源，該第六PMOS管的閘極連接該第六PMOS管的汲極，該第六PMOS管的閘極還連接該第七PMOS管的閘極，該第七PMOS管的源極連接該第二電源，該第七PMOS管的汲極連接該第八PMOS管的閘極，該第八PMOS管的源極連接該第二電源，該第八PMOS管的汲極依次通過該可調電阻器及電阻接地，該第七PMOS管的汲極連接該第十NMOS管的汲極，該第十NMOS管的閘極連接該基準電壓輸出端，該第十NMOS管的源極及該第九NMOS管的源極通過電流源接地，該第九NMOS管的汲極連接該第六PMOS管的汲極，該第九NMOS管的閘極連接於該可調電阻器與該電阻之間的節點，該第八PMOS管的汲極與該可調電阻器之間的節點作為供電電源輸出端。
TW108108747A 2019-01-31 2019-03-14 電壓基準源電路及低功耗電源系統 TWI692923B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910100081.5A CN109947165A (zh) 2019-01-31 2019-01-31 电压基准源电路及低功耗电源系统
??201910100081.5 2019-01-31
CN201910100081.5 2019-01-31

Publications (2)

Publication Number Publication Date
TW201939864A TW201939864A (zh) 2019-10-01
TWI692923B true TWI692923B (zh) 2020-05-01

Family

ID=67007408

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108108747A TWI692923B (zh) 2019-01-31 2019-03-14 電壓基準源電路及低功耗電源系統

Country Status (4)

Country Link
US (1) US11966245B2 (zh)
CN (1) CN109947165A (zh)
TW (1) TWI692923B (zh)
WO (1) WO2020156588A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109947165A (zh) 2019-01-31 2019-06-28 敦泰电子有限公司 电压基准源电路及低功耗电源系统
CN112000171A (zh) * 2020-09-04 2020-11-27 中筑科技股份有限公司 一种应用于低功耗超声气体流量计的电压基准源电路
TWI741890B (zh) * 2020-12-01 2021-10-01 國立陽明交通大學 電壓參考電路與低功率消耗感測器
CN114489225A (zh) * 2022-03-18 2022-05-13 湖南国科微电子股份有限公司 一种带隙基准电路、带隙基准芯片及电源管理芯片
CN114721459B (zh) * 2022-04-06 2023-09-01 深圳市中芯同创科技有限公司 一种多个mos管组成的高稳定性低功耗线性稳压集成电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63266509A (ja) * 1987-04-23 1988-11-02 Mitsubishi Electric Corp 基準電圧回路
JP2003007837A (ja) * 2001-06-27 2003-01-10 Denso Corp 基準電圧回路
TW200719112A (en) * 2005-11-09 2007-05-16 Nec Electronics Corp Reference voltage generator
TW201533559A (zh) * 2014-02-18 2015-09-01 Taiwan Semiconductor Mfg Co Ltd 電壓參考電路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101109972A (zh) * 2007-08-23 2008-01-23 复旦大学 无bjt结构的新型cmos电压基准源
JP5407510B2 (ja) * 2008-08-29 2014-02-05 株式会社リコー 定電圧回路装置
CN102183991B (zh) * 2011-03-18 2013-06-19 清华大学 一种极低功耗带隙基准源
CN102289243B (zh) * 2011-06-30 2013-06-12 西安电子科技大学 Cmos带隙基准源
CN203982254U (zh) * 2014-07-14 2014-12-03 衢州市沃思电子技术有限公司 自启动带隙基准源
CN104536504B (zh) * 2014-12-12 2016-04-06 长沙景嘉微电子股份有限公司 一种自启动基准电路
CN105676938B (zh) * 2016-03-04 2017-07-28 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种超低功耗高电源抑制比电压基准源电路
CN105786081B (zh) * 2016-03-30 2017-06-06 上海华虹宏力半导体制造有限公司 基准电压源电路
CN105955390A (zh) * 2016-07-01 2016-09-21 唯捷创芯(天津)电子技术股份有限公司 低压差线性稳压器模块、芯片及通信终端
US20180120879A1 (en) * 2016-10-27 2018-05-03 Qualcomm Incorporated Voltage regulator with enhanced power supply rejection ratio and load-transient performance
CN106647911B (zh) * 2016-12-27 2018-07-17 广州中大微电子有限公司 一种适用于低功耗rfid阅读器的多功能ldo电路
CN107450652A (zh) * 2017-08-02 2017-12-08 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种电压基准源电路
CN107562111B (zh) * 2017-10-10 2022-04-12 珠海市杰理科技股份有限公司 直流稳压电源和电压调节方法
CN108241398B (zh) * 2018-01-16 2019-05-07 承德九合电子科技有限公司 一种低功耗无电阻基准电压源及电源装置
CN108958347A (zh) * 2018-07-19 2018-12-07 池州睿成微电子有限公司 一种带负反馈的基准电路
CN109947165A (zh) * 2019-01-31 2019-06-28 敦泰电子有限公司 电压基准源电路及低功耗电源系统

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63266509A (ja) * 1987-04-23 1988-11-02 Mitsubishi Electric Corp 基準電圧回路
JP2003007837A (ja) * 2001-06-27 2003-01-10 Denso Corp 基準電圧回路
TW200719112A (en) * 2005-11-09 2007-05-16 Nec Electronics Corp Reference voltage generator
TW201533559A (zh) * 2014-02-18 2015-09-01 Taiwan Semiconductor Mfg Co Ltd 電壓參考電路

Also Published As

Publication number Publication date
TW201939864A (zh) 2019-10-01
US20210356982A1 (en) 2021-11-18
US11966245B2 (en) 2024-04-23
CN109947165A (zh) 2019-06-28
WO2020156588A1 (zh) 2020-08-06

Similar Documents

Publication Publication Date Title
TWI692923B (zh) 電壓基準源電路及低功耗電源系統
JP2008108009A (ja) 基準電圧発生回路
TWI377460B (en) Reference current generator circuit for low-voltage applications
KR20160038665A (ko) 밴드갭 회로 및 관련 방법
CN111625043B (zh) 一种可修调的超低功耗全cmos参考电压电流产生电路
CN110320955B (zh) 一种低压差线性稳压电路和集成电路
CN102495661A (zh) 一种基于两种阈值电压mos器件的带隙基准电路
CN114200994B (zh) 一种低压差线性稳压器和激光测距电路
CN108594924A (zh) 一种超低功耗全cmos亚阈工作的带隙基准电压电路
CN103440009B (zh) 一种启动电路及带该启动电路的稳压电路
TW201506577A (zh) 能隙參考電壓電路與其電子裝置
TW201526532A (zh) 差動運算放大器以及帶隙參考電壓產生電路
CN111026221A (zh) 一种工作在低电源电压下的电压基准电路
TWI716323B (zh) 電壓產生器
CN112181036B (zh) 一种用于抗辐射场景的电压和电流基准电路
JP4868868B2 (ja) 基準電圧発生回路
CN113126683A (zh) E/d nmos基准电压源及低压差电压调整器
CN110879625A (zh) 一种超低线性灵敏度的cmos电压基准电路
JPH03102412A (ja) Ｍｏｓ集積回路
CN115185327A (zh) 一种基于vgs的cmos基准电压源
CN210534613U (zh) 一种低压差线性稳压电路和集成电路
CN210895158U (zh) E/d nmos基准电压源及低压差电压调整器
CN113885639A (zh) 基准电路、集成电路及电子设备
CN208459892U (zh) 一种超低功耗全cmos亚阈工作的带隙基准电压电路
TWI484316B (zh) 電壓產生器及能帶隙參考電路