CN110377102B - 一种低压差线性稳压电路和集成电路 - Google Patents

一种低压差线性稳压电路和集成电路 Download PDF

Info

Publication number
CN110377102B
CN110377102B CN201910621001.0A CN201910621001A CN110377102B CN 110377102 B CN110377102 B CN 110377102B CN 201910621001 A CN201910621001 A CN 201910621001A CN 110377102 B CN110377102 B CN 110377102B
Authority
CN
China
Prior art keywords
transistor
terminal
circuit
mirror circuit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910621001.0A
Other languages
English (en)
Other versions
CN110377102A (zh
Inventor
许志玲
陈世超
许建超
夏书香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN RENERGY TECHNOLOGY CO LTD
Original Assignee
SHENZHEN RENERGY TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN RENERGY TECHNOLOGY CO LTD filed Critical SHENZHEN RENERGY TECHNOLOGY CO LTD
Priority to CN201910621001.0A priority Critical patent/CN110377102B/zh
Publication of CN110377102A publication Critical patent/CN110377102A/zh
Application granted granted Critical
Publication of CN110377102B publication Critical patent/CN110377102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/262—Current mirrors using field-effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

一种低压差线性稳压电路和集成电路，低压差线性稳压电路包括：镜像电路，所述镜像电路的电源端用于连接电源，所述镜像电路的输入端连接偏置电流，所述镜像电路的输出端分别输出基准电流；以及偏置电路，包括接近零电压或负电压导通的第一晶体管和第一负载，所述偏置电路能自导通以在所述镜像电路的输入端形成所述偏置电流。借助第一晶体管阈值电压接近零或者为负的特性，使得能自导通以在所述镜像电路的输入端形成所述偏置电流，镜像电路根据偏置电流复制并产生基准电流，可见本低压差线性稳压电路结构简单，不需要启动电路，能耗低，且产生的基准电流与电源电压无关。

Description

一种低压差线性稳压电路和集成电路
技术领域
本申请属于CMOS集成电路设计技术领域，尤其涉及一种低压差线性稳压电路和集成电路。
背景技术
便携电子设备不管是由交流市电经过整流后供电，还是由蓄电池组供电，工作过程中，电源电压都将在很大范围内变化。各种整流器的输出电压不仅受市电电压变化的影响，还受负载变化的影响。为了保证供电电压稳定不变，几乎所有的电子设备都采用稳压器供电。小型精密电子设备还要求电源非常干净，以免影响电子设备正常工作。为了满足精密电子设备的要求，应在电源的输入端加入低压差线性稳压电路(Low Dropout Regulator,LDO)。
传统的低压差线性稳压电路由基准电路和控制环路两部分组成。而传统的低压差线性稳压电路一般由自偏置电流镜、电阻以及启动电路组成，存在与电源无关的“简并”偏置点，在加上电源电压的情况下，既可以稳定在每个管子都关断的零工作状态，也可以稳定在正常的工作状态下。由于可以稳定在以上两种工作状态中的任何一种状态下，因此，需要一个启动电路产生启动电压，来使电路摆脱每个管子都关断的零工作状态，使得电路结构更加复杂，而且启动电路还会带来额外的功耗。
发明内容
本申请的目的在于提供一种低压差线性稳压电路和集成电路，旨在解决传统的低压差线性稳压电路中由于需要启动电路，存在电路结构复杂，功耗高的问题。
本申请实施例的第一方面提供了一种低压差线性稳压电路，包括：
电源端子，所述电源端子用于接入电源；
公共电位端子，所述公共电位端子用于连接公共电位；
镜像电路，所述镜像电路的电源端连接所述电源端子，所述镜像电路的输入端连接偏置电流；
偏置电路，包括接近零电压或负电压导通的第一晶体管和第一负载，所述第一晶体管的第一导通端连接所述镜像电路的输入端，所述第一晶体管的第二导通端连接所述第一负载的第一端，所述第一负载的第二端、所述第一晶体管的栅极以及所述晶体管的衬底接公共电位端子，所述偏置电路能自导通以在所述镜像电路的输入端形成所述偏置电流；
第二负载，所述第二负载连接在所述镜像电路的输出端和公共电位端子之间，所述镜像电路镜像所述偏置电流并作用在所述第二负载，以在输出端产生基准电压；
输出控制环路，与所述镜像电路的输出端、所述电源端子以及所述公共电位端子连接，所述输出控制环路设置为根据所述基准电压产生输出电压并在输出端输出。
在其中一个实施例中，所述第一晶体管为Native NMOS管，所述Native NMOS管的漏极作为所述第一导通端，所述Native NMOS管的源极作为所述第二导通端。
在其中一个实施例中，所述镜像电路包括同属性的第二晶体管和第三晶体管，所述第二晶体管的第一导通端和所述第三晶体管的第一导通端作为所述镜像电路的电源端，所述第二晶体管的第二导通端作为所述镜像电路的输入端，所述第三晶体管的第二导通端作为所述镜像电路的输出端，所述第二晶体管的栅极和所述第三晶体管的栅极和所述第二晶体管的第二导通端共接。
在其中一个实施例中，所述第二晶体管和第三晶体管为PMOS管，所述PMOS管的源极作为所述第一导通端，所述PMOS管的漏极作为所述第二导通端。
在其中一个实施例中，所述第一负载和所述第二负载为电阻、电容、电感、晶体管中的至少一种。
在其中一个实施例中，所述第二负载包括第四晶体管，所述第四晶体管以二极管的连接方式连接在所述镜像电路的输出端与公共电位端子之间。
在其中一个实施例中，所述输出控制环路包括运算放大器、反馈网络及功率管，所述运算放大器的反相输入端连接所述镜像电路的输出端，所述运算放大器的正相输入端连接所述反馈网络的输出端，所述功率管的控制端连接所述运算放大器的输出端，所述功率管的第一导通端连接所述电源端子，所述功率管的第二导通端连接所述反馈网络的第一端并作为所述输出控制环路输出端，所述反馈网络的第二端接公共电位端子。
在其中一个实施例中，所述反馈网络包括第一分压模块和第二分压模块，所述第一分压模块的第一端作为所述反馈网络的第一端，所述第一分压模块的第二端与第二分压模块的第一端共接并作为所述反馈网络的输出端，所述第二分压模块的第二端作为所述反馈网络的第二端。
在其中一个实施例中，所述功率管为PMOS管，所述PMOS管的栅极、源极、漏极分别作为所述控制端、第一导通端、第二导通端。
本申请实施例的第二方面提供了一种集成电路，包括上述低压差线性稳压电路。
上述的低压差线性稳压电路中的基准电路通过是借助第一晶体管阈值电压接近零或者为负的特性，使得能自导通以在镜像电路的输入端形成偏置电流，镜像电路镜像偏置电流产生基准电流和基准电压，将基准电压接入到输出控制环路以产生低压差线性的输出电压，可见本低压差线性稳压电路结构简单，不需要启动电路，能耗低，且产生的基准电流/电压与电源电压无关。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例提供的低压差线性稳压电路的电路示意图；
图2为图1所示的低压差线性稳压电路中的基准电路提供基准电流的示例电路原理图；
图3为本申请一实施例提供的低压差线性稳压电路的示例电路原理图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
请参阅图1，本申请一实施例提供的可集成在集成电路中的低压差线性稳压电路包括基准电路和输出控制环路。
基准电路包括电源端子VCC、公共电位端子VSS、镜像电路100、偏置电路200以及第二负载302。
电源端子VCC用于接入电源，公共电位端子VSS用于连接公共电位，比如大地。镜像电路100的电源端用于连接电源端子VCC，镜像电路100的输入端连接偏置电流Iq，镜像电路100镜像偏置电流Iq以在输出端输出基准电流I_REF；偏置电路200包括接近零电压或者负电压导通的第一晶体管201和第一负载202，第一晶体管201的第一导通端连接镜像电路100的输入端，第一晶体管201的第二导通端连接第一负载202的第一端，第一负载202的第二端、第一晶体管201的栅极以及晶体管的衬底接公共电位端子VSS，偏置电路200能自导通以在镜像电路100的输入端形成偏置电流Iq。第二负载302连接在镜像电路100的输出端和公共电位端子VSS之间，镜像电路100镜像偏置电流Iq得到基准电流I_REF并作用在第二负载302，以在输出端产生基准电压VREF。输出控制环路400与镜像电路100的输出端、电源端子VCC以及公共电位端子VSS连接，输出控制环路400设置为根据反馈网络和基准电压VREF产生输出电压VLDO并在输出端输出，输出控制环路400的输出端即为低压差线性稳压电路的输出端。如此，基准电路在加上电源的情况下，只可以稳定在正常的工作状态下，该电路无“简并”偏置点，不需要启动电路，能耗低。
在其中一个实施例中，第一晶体管201为Native NMOS管NB0，NativeNMOS管NB0的漏极作为第一晶体管201的第一导通端，Native NMOS管NB0的源极作为第一晶体管201的第二导通端，Native NMOS管NB0的阈值电压VTNative NMOS为接近零的正电压或负电压，在基准电路接上电源的情况下可以直接导通，不需要启动电路驱动。在其他实施方式中，第一晶体管201可以为其他自导通器件。第一负载202、第二负载302可以为有源阻抗或无源阻抗，本例中利用无源阻抗电阻RB0为例进行说明。在其他实施方式中，第一负载202第二负载302可以为电阻、电容、电感、晶体管等至少一种。
在其中一个实施例中，请参阅图2，镜像电路100包括同属性的第二晶体管101和第三晶体管102，第二晶体管101的第一导通端和第三晶体管102的第一导通端作为镜像电路100的电源端，第二晶体管101的第二导通端作为镜像电路100的输入端，第三晶体管102的第二导通端作为镜像电路100的输出端，第二晶体管101的栅极和第三晶体管102的栅极和第二晶体管101的第二导通端共接。比如，第二晶体管101和第三晶体管102构成双极型基本电流镜、MOS管基本电流镜或级联电流镜。
在其中一个实施例中，第二晶体管101和第三晶体管102为PMOS管PB0、PB1，PMOS管PB0、PB1的源极作为第一导通端，PMOS管PB0、PB1的漏极作为第二导通端。
该基准电路通过栅极接地的Native NMOS管NB0的源端作用在电阻RB0上，利用Native NMOS管NB0阈值电压VTNative NMOS接近零或者为负的特性，产生偏置电流Iq。通过PMOS管PB1镜像偏置电流Iq产生大小不同的基准电流I_REF，I_REF＝n*Iq(n＝1,2,3…)，具体地，偏置电流Iq和基准电流I_REF的公式分别如下：
在其中一个实施例中，请参阅图3，第二负载302为有源阻抗，包括第四晶体管，第四晶体管以二极管的连接方式连接在镜像电路100的输出端与公共电位端子VSS之间。具体地，第四晶体管的第一导通端和栅极与镜像电路100的输出端连接，第四晶体管的第二导通端接公共电位端子VSS。例如，第四晶体管为NMOS管NB1，NMOS管NB1的漏极作为第四晶体管的第一导通端，NMOS管NB1的源极作为第四晶体管的第二导通端。在其他实施例中，第二负载302可以为电阻、电容、电感、其他形式的晶体管等至少一种。
本例中，以第二负载302为NMOS管为例，通过PMOS管PB1镜像偏置电流n*Iq(n＝1,2,3…)作用在二极管连接的NMOS管NB1上，产生基准电压VREF，计算公式如下：
其中，KPNB1为NMOS管NB1的器件工艺参数；为NMOS管NB1的器件宽长比；VTNB1为NMOS管NB1的器件阈值电压。
请参阅图3，输出控制环路400包括运算放大器OPB、反馈网络402及功率管PB2，运算放大器OPB的反相输入端连接镜像电路100的输出端，运算放大器OPB的正相输入端连接反馈网络402的输出端，功率管PB2的控制端连接运算放大器OPB的输出端，功率管PB2的第一导通端连接电源端子VCC，功率管PB2的第二导通端连接反馈网络402的第一端并作为输出控制环路400的输出端用以输出输出电压VLDO，反馈网络402的第二端接公共电位端子VSS。其中，运算放大器OPB用来检测和产生纠错信号，反馈网络402用来检测输出，功率管PB2用来调整和导通从非稳压输入端(即电源端子VCC)到稳压输出端(低压差线性稳压电路的输出端)负载电流。
在一个实施例中，反馈网络402包括第一分压模块和第二分压模块，第一分压模块的第一端作为反馈网络402的第一端，第一分压模块的第二端与第二分压模块的第一端共接并作为反馈网络402的输出端，第二分压模块的第二端作为反馈网络402的第二端。第一分压模块和第二分压模块可以为电阻、电容、电感、其他形式的晶体管等至少一种。
本实施例中，第一分压模块和第二分压模块分别以电阻RB1、RB2为例，功率管PB2以PMOS管为例，PMOS管的栅极、源极、漏极分别作为所述控制端、第一导通端、第二导通端。如此，低压差线性稳压电路输出电压VLDO公式如下：
上述低压差线性稳压电路中的基准电路通过是借助第一晶体管201阈值电压接近零或者为负的特性，使得能自导通以在镜像电路100的输入端形成偏置电流Iq，镜像电路100根据偏置电流Iq复制并产生基准电流，可见本低压差线性稳压电路结构简单，不需要启动电路，能耗低。且由上述各公式可知，上述的低压差线性稳压电路产生的基准电流及基准电压与电源端子VCC电压无关。
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (5)

1.一种低压差线性稳压电路，其特征在于，包括：
电源端子，所述电源端子用于接入电源；
公共电位端子，所述公共电位端子用于连接公共电位；
镜像电路，所述镜像电路的电源端连接所述电源端子，所述镜像电路的输入端连接偏置电流；
偏置电路，包括接近零电压或负电压导通的第一晶体管和第一负载，所述第一晶体管的第一导通端连接所述镜像电路的输入端，所述第一晶体管的第二导通端连接所述第一负载的第一端，所述第一负载的第二端、所述第一晶体管的栅极以及所述晶体管的衬底接公共电位端子，所述偏置电路能自导通以在所述镜像电路的输入端形成所述偏置电流；
第二负载，所述第二负载连接在所述镜像电路的输出端和公共电位端子之间，所述镜像电路镜像所述偏置电流并作用在所述第二负载，以在输出端产生基准电压，所述第二负载为有源阻抗；
输出控制环路，与所述镜像电路的输出端、所述电源端子以及所述公共电位端子连接，所述输出控制环路设置为根据所述基准电压产生输出电压并在输出端输出。
2. 如权利要求1所述的低压差线性稳压电路，其特征在于，所述第一晶体管为NativeNMOS管，所述Native NMOS管的漏极作为所述第一导通端，所述Native NMOS管的源极作为所述第二导通端。
3.如权利要求1所述的低压差线性稳压电路，其特征在于，所述镜像电路包括同属性的第二晶体管和第三晶体管，所述第二晶体管的第一导通端和所述第三晶体管的第一导通端作为所述镜像电路的电源端，所述第二晶体管的第二导通端作为所述镜像电路的输入端，所述第三晶体管的第二导通端作为所述镜像电路的输出端，所述第二晶体管的栅极和所述第三晶体管的栅极和所述第二晶体管的第二导通端共接。
4.如权利要求3所述的低压差线性稳压电路，其特征在于，所述第二晶体管和第三晶体管为PMOS管，所述PMOS管的源极作为所述第一导通端，所述PMOS管的漏极作为所述第二导通端。
5.一种集成电路，其特征在于，包括权利要求1至4任一项所述的低压差线性稳压电路。
CN201910621001.0A 2019-07-10 2019-07-10 一种低压差线性稳压电路和集成电路 Active CN110377102B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910621001.0A CN110377102B (zh) 2019-07-10 2019-07-10 一种低压差线性稳压电路和集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910621001.0A CN110377102B (zh) 2019-07-10 2019-07-10 一种低压差线性稳压电路和集成电路

Publications (2)

Publication Number Publication Date
CN110377102A CN110377102A (zh) 2019-10-25
CN110377102B true CN110377102B (zh) 2024-06-07

Family

ID=68252615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910621001.0A Active CN110377102B (zh) 2019-07-10 2019-07-10 一种低压差线性稳压电路和集成电路

Country Status (1)

Country Link
CN (1) CN110377102B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113541483B (zh) * 2020-04-21 2022-10-14 圣邦微电子（北京）股份有限公司 线性调整器及电源装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015230585A (ja) * 2014-06-05 2015-12-21 日本電信電話株式会社 シリーズレギュレータ回路
CN106020317A (zh) * 2016-05-26 2016-10-12 深圳市国微电子有限公司 一种低压差线性稳压器的过流保护电路
US9588541B1 (en) * 2015-10-30 2017-03-07 Qualcomm Incorporated Dual loop regulator circuit
CN210534613U (zh) * 2019-07-10 2020-05-15 深圳市锐能微科技有限公司 一种低压差线性稳压电路和集成电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015230585A (ja) * 2014-06-05 2015-12-21 日本電信電話株式会社 シリーズレギュレータ回路
US9588541B1 (en) * 2015-10-30 2017-03-07 Qualcomm Incorporated Dual loop regulator circuit
CN106020317A (zh) * 2016-05-26 2016-10-12 深圳市国微电子有限公司 一种低压差线性稳压器的过流保护电路
CN210534613U (zh) * 2019-07-10 2020-05-15 深圳市锐能微科技有限公司 一种低压差线性稳压电路和集成电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BiCMOS带隙基准电压源的设计及应用;王宇奇;何进;张贵博;童志强;王豪;常胜;黄启俊;;电子技术应用(11);全文 *
一种低温度系数的全CMOS基准电流源;罗彦彬;乐建连;甘业兵;钱敏;叶甜春;;微电子学(05);全文 *

Also Published As

Publication number Publication date
CN110377102A (zh) 2019-10-25

Similar Documents

Publication Publication Date Title
CN110377088B (zh) 一种集成电路、低压差线性稳压电路及其控制方法
CN110320955B (zh) 一种低压差线性稳压电路和集成电路
US6703813B1 (en) Low drop-out voltage regulator
CN108235744B (zh) 低压差线性稳压电路
TWI621934B (zh) 具有輸出補償的半導體裝置
TWI459173B (zh) 參考電壓產生電路及參考電壓產生方法
CN110928358B (zh) 低压差电压调节电路
WO2020156588A1 (zh) 电压基准源电路及低功耗电源系统
Nagulapalli et al. A microwatt low voltage bandgap reference for bio-medical applications
CN111190453A (zh) 高电源抑制比基准电路
CN210428229U (zh) 一种集成电路和低压差线性稳压电路
CN113703510A (zh) 一种低功耗的带隙基准电路
CN111176358A (zh) 一种低功耗低压差线性稳压器
CN203536947U (zh) 电流限制电路
US20210311514A1 (en) Low-temperature drift ultra-low-power linear regulator
CN210534613U (zh) 一种低压差线性稳压电路和集成电路
CN103488235B (zh) 电流限制电路、电压调节器及dc-dc转换器
JP5544105B2 (ja) レギュレータ回路
US20070290669A1 (en) Reference voltage generator circuit
CN220323803U (zh) 一种快响应的无片外电容ldo电路
CN110377102B (zh) 一种低压差线性稳压电路和集成电路
US11625057B2 (en) Voltage regulator providing quick response to load change
Pérez-Bailón et al. A power efficient LDO regulator for portable CMOS SoC measurement systems
CN210534616U (zh) 一种基准电路和集成电路
Park et al. Design techniques for external capacitor-less LDOs with high PSR over wide frequency range

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant