CN110320955B - 一种低压差线性稳压电路和集成电路 - Google Patents

一种低压差线性稳压电路和集成电路 Download PDF

Info

Publication number
CN110320955B
CN110320955B CN201910620984.6A CN201910620984A CN110320955B CN 110320955 B CN110320955 B CN 110320955B CN 201910620984 A CN201910620984 A CN 201910620984A CN 110320955 B CN110320955 B CN 110320955B
Authority
CN
China
Prior art keywords
transistor
terminal
circuit
output
mirror circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910620984.6A
Other languages
English (en)
Other versions
CN110320955A (zh
Inventor
陈强
许志玲
陈世超
许建超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN RENERGY TECHNOLOGY CO LTD
Original Assignee
SHENZHEN RENERGY TECHNOLOGY CO LTD
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN RENERGY TECHNOLOGY CO LTD filed Critical SHENZHEN RENERGY TECHNOLOGY CO LTD
Priority to CN201910620984.6A priority Critical patent/CN110320955B/zh
Publication of CN110320955A publication Critical patent/CN110320955A/zh
Application granted granted Critical
Publication of CN110320955B publication Critical patent/CN110320955B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

一种低压差线性稳压电路，基准电路和控制环路，基准电路包括：镜像电路，所述镜像电路的电源端用于连接电源，所述镜像电路的输入端连接偏置电流，所述镜像电路的输出端分别输出基准电流；以及偏置电路，包括接近零电压或负电压导通的第一晶体管和第二负载，所述偏置电路能自导通以在所述镜像电路的输入端形成所述偏置电流。借助第一晶体管阈值电压接近零或者为负的特性，使得能自导通以在所述镜像电路的输入端形成所述偏置电流，镜像电路根据偏置电流复制并产生基准电流，可见本低压差线性稳压电路结构简单，不需要启动电路，能耗低，且产生的基准电流与电源电压无关。

Description

一种低压差线性稳压电路和集成电路
技术领域
本申请属于CMOS集成电路设计技术领域，尤其涉及一种低压差线性稳压电路和集成电路。
背景技术
便携电子设备不管是由交流市电经过整流后供电，还是由蓄电池组供电，工作过程中，电源电压都将在很大范围内变化。各种整流器的输出电压不仅受市电电压变化的影响，还受负载变化的影响。为了保证供电电压稳定不变，几乎所有的电子设备都采用稳压器供电。小型精密电子设备还要求电源非常干净，以免影响电子设备正常工作。为了满足精密电子设备的要求，应在电源的输入端加入低压差线性稳压电路(Low Dropout Regulator,LDO)。
传统的低压差线性稳压电路由基准电路和控制环路两部分组成。而传统的低压差线性稳压电路一般由自偏置电流镜、电阻以及启动电路组成，存在与电源无关的“简并”偏置点，在加上电源电压的情况下，既可以稳定在每个管子都关断的零工作状态，也可以稳定在正常的工作状态下。由于可以稳定在以上两种工作状态中的任何一种状态下，因此，需要一个启动电路产生启动电压，来使电路摆脱每个管子都关断的零工作状态，使得电路结构更加复杂，而且启动电路还会带来额外的功耗。
另外，低压差线性稳压电路集成在集成电路芯片中时，在工艺条件、工作温度发生变化情况下，基准电路提供的基准电压会发生变化，低压差线性稳压电路输出电压也会发生变化。一般来说，集成电路芯片中低压差线性稳压电路的负载为由PMOS和NMOS共同构成的数字电路，也就是说负载电路性能由P型晶体管和N型晶体管共同决定。产生基准电压的器件类型和负载电路的器件类型不匹配，将会导致低压差线性稳压电路的输出电压与负载电路的工作电压不匹配，从而影响负载电路的性能。
发明内容
本申请的目的在于提供一种低压差线性稳压电路和集成电路，旨在解决传统的低压差线性稳压电路中存在电路结构复杂，功耗高，以及基准电压与负载电路不匹配，影响负载电路性能的问题。
本申请实施例的第一方面提供了一种低压差线性稳压电路，包括：
电源端子，所述电源端子用于接入电源；
公共电位端子，所述公共电位端子用于连接公共电位；
镜像电路，所述镜像电路的电源端连接所述电源端子，所述镜像电路的输入端连接偏置电流；
偏置电路，连接在所述镜像电路的输入端和所述公共电位端子之间，所述偏置电路能自导通以在所述镜像电路的输入端形成所述偏置电流；
第一负载，包括P型晶体管和N型晶体管，所述第一负载连接在所述镜像电路的输出端和公共电位端子之间，所述镜像电路镜像所述偏置电流并作用在所述第一负载，以在输出端产生基准电压；
输出控制环路，与所述镜像电路的输出端、所述电源端子以及所述公共电位端子连接，所述输出控制环路设置为根据和所述基准电压产生输出电压并在输出端输出。
在其中一个实施例中，所述偏置电路包括第一晶体管和第二负载，所述第一晶体管为阈值电压接近零电压或负电压的Native NMOS管，所述第一晶体管的漏极连接所述镜像电路的输入端，所述第一晶体管的源极连接所述第二负载的第一端，所述第二负载的第二端、所述第一晶体管的栅极以及所述晶体管的衬底接公共电位端子。
在其中一个实施例中，所述镜像电路包括同属性的第二晶体管和第三晶体管，所述第二晶体管的第一导通端和所述第三晶体管的第一导通端作为所述镜像电路的电源端，所述第二晶体管的第二导通端作为所述镜像电路的输入端，所述第三晶体管的第二导通端作为所述镜像电路的输出端，所述第二晶体管的栅极和所述第三晶体管的栅极和所述第二晶体管的第二导通端共接。
在其中一个实施例中，所述第二晶体管和第三晶体管为PMOS管，所述PMOS管的源极作为所述第一导通端，所述PMOS管的漏极作为所述第二导通端。
在其中一个实施例中，所述第二负载和所述第一负载为电阻、电容、电感、晶体管中的至少一种。
在其中一个实施例中，所述第一负载包括第四晶体管和第五晶体管，所述第四晶体管和所述第五晶体管其中一个为N型晶体管，另一个为P型晶体管，所述第四晶体管和所述第五晶体管以二极管的连接方式串联之后，连接在所述镜像电路的输出端与公共电位端子之间。
在其中一个实施例中，所述输出控制环路包括运算放大器、反馈网络及功率管，所述运算放大器的反相输入端连接所述镜像电路的输出端，所述运算放大器的正相输入端连接所述反馈网络的输出端，所述功率管的控制端连接所述运算放大器的输出端，所述功率管的第一导通端连接所述电源端子，所述功率管的第二导通端连接所述反馈网络的第一端并作为所述输出控制环路输出端，所述反馈网络的第二端接公共电位端子。
在其中一个实施例中，所述反馈网络包括第一分压模块和第二分压模块，所述第一分压模块的第一端作为所述反馈网络的第一端，所述第一分压模块的第二端与第二分压模块的第一端共接并作为所述反馈网络的输出端，所述第二分压模块的第二端作为所述反馈网络的第二端。
在其中一个实施例中，所述功率管为PMOS管，所述PMOS管的栅极、源极、漏极分别作为所述控制端、第一导通端、第二导通端。
本申请实施例的第二方面提供了一种集成电路，包括上述低压差线性稳压电路。
上述的低压差线性稳压电路中的基准电路自导通以在镜像电路的输入端形成偏置电流，镜像电路镜像偏置电流产生基准电流和基准电压，将基准电压接入到输出控制环路以产生低压差线性的输出电压，可见本低压差线性稳压电路结构简单，不需要启动电路，能耗低，且产生的基准电流/电压与电源电压无关。另外，由于基准电压与P型晶体管和N型晶体管都相关，就能和负载电路匹配，不会影响负载电路性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例提供的低压差线性稳压电路的电路示意图；
图2为图1所示的低压差线性稳压电路中的基准电路提供基准电流的示例电路原理图；
图3为本申请一实施例提供的低压差线性稳压电路的示例电路原理图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
请参阅图1，本申请一实施例提供的可集成在集成电路中的低压差线性稳压电路包括基准电路和输出控制环路。
基准电路包括电源端子VCC、公共电位端子VSS、镜像电路100、偏置电路200以及第一负载302。
电源端子VCC用于接入电源，公共电位端子VSS用于连接公共电位，比如大地。镜像电路100的电源端用于连接电源端子VCC，镜像电路100的输入端连接偏置电流Iq，镜像电路100镜像偏置电流Iq以在输出端输出基准电流I_REF；偏置电路200连接在镜像电路100的输入端和公共电位端子VSS之间，偏置电路200能自导通以在镜像电路100的输入端形成偏置电流Iq；第一负载302包括P型晶体管和N型晶体管，连接在镜像电路100的输出端和公共电位端子VSS之间，镜像电路100镜像偏置电流Iq得到基准电流I_REF并作用在第一负载302，以在输出端产生基准电压VREF。输出控制环路400与镜像电路100的输出端、电源端子VCC以及公共电位端子VSS连接，输出控制环路400设置为根据反馈网络和基准电压VREF产生输出电压VLDO并在输出端输出，输出控制环路400的输出端即为低压差线性稳压电路的输出端。
如此，基准电路在加上电源的情况下，只可以稳定在正常的工作状态下，该电路无“简并”偏置点，不需要启动电路，能耗低。第一负载302包括P型晶体管和N型晶体管，与由PMOS和NMOS共同构成的数字负载电路器件类型匹配，即使在工艺条件、工作温度发生变化情况下，基准电路提供的基准电压会跟随负载电路一同发生变化，不会影响负载电路的性能。
请参阅图2，在其中一个实施例中，偏置电路200包括阈值电压接近零电压或者为负的第一晶体管201和第二负载202，第一晶体管201的第一导通端连接镜像电路100的输入端，第一晶体管201的第二导通端连接第二负载202的第一端，第二负载202的第二端、第一晶体管201的栅极以及晶体管的衬底接公共电位端子VSS，偏置电路200能自导通以在镜像电路100的输入端形成偏置电流Iq。
本实施例中，第一晶体管201为Native NMOS管NB0，Native NMOS管NB0的漏极作为第一晶体管201的第一导通端，Native NMOS管NB0的源极作为第一晶体管201的第二导通端，Native NMOS管NB0的阈值电压VTNativeNMOS为接近零的正电压或负电压，在基准电路接上电源的情况下可以直接导通，不需要启动电路驱动。在其他实施方式中，第一晶体管201可以为其他自导通器件。第二负载202可以为有源阻抗或无源阻抗，本例中利用无源阻抗电阻RB0为例进行说明。在其他实施方式中，第二负载202可以为电阻、电容、电感、晶体管等至少一种。
在其中一个实施例中，请参阅图2，镜像电路100包括同属性的第二晶体管101和第三晶体管102，第二晶体管101的第一导通端和第三晶体管102的第一导通端作为镜像电路100的电源端，第二晶体管101的第二导通端作为镜像电路100的输入端，第三晶体管102的第二导通端作为镜像电路100的输出端，第二晶体管101的栅极和第三晶体管102的栅极和第二晶体管101的第二导通端共接。比如，第二晶体管101和第三晶体管102构成双极型基本电流镜、MOS管基本电流镜或级联电流镜。
在其中一个实施例中，第二晶体管101和第三晶体管102为PMOS管PB0、PB1，PMOS管PB0、PB1的源极作为第一导通端，PMOS管PB0、PB1的漏极作为第二导通端。
该基准电路通过栅极接地的Native NMOS管NB0的源端作用在电阻RB0上，利用Native NMOS管NB0阈值电压VTNative NMOS接近零或者为负的特性，产生偏置电流Iq。通过PMOS管PB1镜像偏置电流Iq产生大小不同的基准电流I_REF，I_REF＝n*Iq(n＝1,2,3…)，具体地，偏置电流Iq和基准电流I_REF的公式分别如下：
在其中一个实施例中，请参阅图3，第一负载302包括第四晶体管和第五晶体管，第四晶体管和第五晶体管其中一个为N型晶体管，另一个为P型晶体管，第四晶体管和第五晶体管以二极管的连接方式串联之后，连接在镜像电路100的输出端与公共电位端子VSS之间。具体地，第四晶体管的第一导通端和栅极与第五晶体管的第二导通端连接，第四晶体管的第二导通端接公共电位端子VSS。第五晶体管以二极管的连接方式连接在第四晶体管与镜像电路100的输出端之间。
本实施例中，第四晶体管和第五晶体管为MOS管，具体地，第四晶体管为NMOS管NB1，NMOS管NB1的漏极作为第四晶体管的第一导通端，NMOS管NB1的源极作为第四晶体管的第二导通端。第五晶体管应为PMOS管PB3，PMOS管PB3的栅极和漏极、NMOS管NB1的栅极和漏极共接，PMOS管PB3的源极与镜像电路101的输出端连接。在其他实施例中，第四晶体管和第五晶体管可以为不同属性的三极管、可控硅等。
如上述，第四晶体管为NMOS管NB1，第五晶体管应为PMOS管PB3本例中，基准电压VREF的计算公式如下：
其中，KPNB1为NMOS管NB1的器件工艺参数；为NMOS管NB1的器件宽长比；VTNB1NMOS管NB1的器件阈值电压；KPPB3为PMOS管PB3的器件工艺参数；/>为PMOS管PB3的器件宽长比；VTPB3为PMOS管PB3的器件阈值电压。
如上基准电压VREF的计算公式所述，基准电压VREF与PMOS管的各项参数以及NMOS管的各项参数都相关，使得基准电压VREF与由PMOS和NMOS共同构成的数字负载电路器件类型匹配，即使在工艺条件、工作温度发生变化情况下，基准电路提供的基准电压会跟随负载电路一同发生变化，不会影响负载电路的性能。
请参阅图3，输出控制环路400包括运算放大器OPB、反馈网络402及功率管PB2，运算放大器OPB的反相输入端连接镜像电路100的输出端，运算放大器OPB的正相输入端连接反馈网络402的输出端，功率管PB2的控制端连接运算放大器OPB的输出端，功率管PB2的第一导通端连接电源端子VCC，功率管PB2的第二导通端连接反馈网络402的第一端并作为输出控制环路400的输出端用以输出电压VLDO，反馈网络402的第二端接公共电位端子VSS。其中，运算放大器OPB用来检测和产生纠错信号，反馈网络402用来检测输出，功率管PB2用来调整和导通从非稳压输入端(即电源端子VCC)到稳压输出端(低压差线性稳压电路的输出端)负载电流。
在一个实施例中，反馈网络402包括第一分压模块和第二分压模块，第一分压模块的第一端作为反馈网络402的第一端，第一分压模块的第二端与第二分压模块的第一端共接并作为反馈网络402的输出端，第二分压模块的第二端作为反馈网络402的第二端。第一分压模块和第二分压模块可以为电阻、电容、电感、其他形式的晶体管等至少一种。
本实施例中，第一分压模块和第二分压模块分别以电阻RB1、RB2为例，功率管PB2以PMOS管为例，PMOS管的栅极、源极、漏极分别作为所述控制端、第一导通端、第二导通端。如此，低压差线性稳压电路输出电压VLDO公式如下：
以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (8)

1.一种低压差线性稳压电路，其特征在于，包括：
电源端子，所述电源端子用于接入电源；
公共电位端子，所述公共电位端子用于连接公共电位；
镜像电路，所述镜像电路的电源端连接所述电源端子，所述镜像电路的输入端连接偏置电流；
偏置电路，连接在所述镜像电路的输入端和所述公共电位端子之间，所述偏置电路能自导通以在所述镜像电路的输入端形成所述偏置电流；
第一负载，包括P型晶体管和N型晶体管，所述第一负载连接在所述镜像电路的输出端和公共电位端子之间，所述镜像电路镜像所述偏置电流并作用在所述第一负载，以在输出端产生基准电压；
输出控制环路，与所述镜像电路的输出端、所述电源端子以及所述公共电位端子连接，所述输出控制环路设置为根据所述基准电压产生输出电压并在输出端输出；
所述偏置电路包括第一晶体管和第二负载，所述第一晶体管为阈值电压接近零电压或负电压的Native NMOS管，所述第一晶体管的漏极连接所述镜像电路的输入端，所述第一晶体管的源极连接所述第二负载的第一端，所述第二负载的第二端、所述第一晶体管的栅极以及所述晶体管的衬底接公共电位端子；
所述镜像电路包括同属性的第二晶体管和第三晶体管，所述第二晶体管的第一导通端和所述第三晶体管的第一导通端作为所述镜像电路的电源端，所述第二晶体管的第二导通端作为所述镜像电路的输入端，所述第三晶体管的第二导通端作为所述镜像电路的输出端，所述第二晶体管的栅极和所述第三晶体管的栅极和所述第二晶体管的第二导通端共接。
2.如权利要求1所述的低压差线性稳压电路，其特征在于，所述第二晶体管和第三晶体管为PMOS管，所述PMOS管的源极作为所述第一导通端，所述PMOS管的漏极作为所述第二导通端。
3.如权利要求1所述的低压差线性稳压电路，其特征在于，所述第二负载和所述第一负载为电阻、电容、电感、晶体管中的至少一种。
4.如权利要求1所述的低压差线性稳压电路，其特征在于，所述第一负载包括第四晶体管和第五晶体管，所述第四晶体管和所述第五晶体管其中一个为N型晶体管，另一个为P型晶体管，所述第四晶体管和所述第五晶体管以二极管的连接方式串联之后，连接在所述镜像电路的输出端与公共电位端子之间。
5.如权利要求1至4任一项所述的低压差线性稳压电路，其特征在于，所述输出控制环路包括运算放大器、反馈网络及功率管，所述运算放大器的反相输入端连接所述镜像电路的输出端，所述运算放大器的正相输入端连接所述反馈网络的输出端，所述功率管的控制端连接所述运算放大器的输出端，所述功率管的第一导通端连接所述电源端子，所述功率管的第二导通端连接所述反馈网络的第一端并作为所述输出控制环路输出端，所述反馈网络的第二端接公共电位端子。
6.如权利要求5所述的低压差线性稳压电路，其特征在于，所述反馈网络包括第一分压模块和第二分压模块，所述第一分压模块的第一端作为所述反馈网络的第一端，所述第一分压模块的第二端与第二分压模块的第一端共接并作为所述反馈网络的输出端，所述第二分压模块的第二端作为所述反馈网络的第二端。
7.如权利要求5所述的低压差线性稳压电路，其特征在于，所述功率管为PMOS管，所述PMOS管的栅极、源极、漏极分别作为所述控制端、第一导通端、第二导通端。
8.一种集成电路，其特征在于，包括权利要求1至7任一项所述的低压差线性稳压电路。
CN201910620984.6A 2019-07-10 2019-07-10 一种低压差线性稳压电路和集成电路 Active CN110320955B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910620984.6A CN110320955B (zh) 2019-07-10 2019-07-10 一种低压差线性稳压电路和集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910620984.6A CN110320955B (zh) 2019-07-10 2019-07-10 一种低压差线性稳压电路和集成电路

Publications (2)

Publication Number Publication Date
CN110320955A CN110320955A (zh) 2019-10-11
CN110320955B true CN110320955B (zh) 2024-02-09

Family

ID=68121850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910620984.6A Active CN110320955B (zh) 2019-07-10 2019-07-10 一种低压差线性稳压电路和集成电路

Country Status (1)

Country Link
CN (1) CN110320955B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111049117B (zh) * 2019-12-31 2021-12-07 西安翔腾微电子科技有限公司 一种用于负载端感应电流快速泄放的负反馈电路
CN113805637B (zh) * 2021-09-09 2022-12-30 合肥中感微电子有限公司 一种低压差电压调节器
CN114995575B (zh) * 2022-04-19 2024-05-10 深圳天德钰科技股份有限公司 一种高低压电路用稳压电路及其控制方法
CN114879795B (zh) * 2022-06-14 2022-11-08 北京芯格诺微电子有限公司 可实现电压域输出的低压差线性稳压器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014071483A (ja) * 2012-09-27 2014-04-21 Asahi Kasei Electronics Co Ltd 低ドロップアウト電圧レギュレータ回路
CN104102260A (zh) * 2013-04-03 2014-10-15 国民技术股份有限公司 双电源供电系统
CN108235744A (zh) * 2017-12-19 2018-06-29 深圳市汇顶科技股份有限公司 低压差线性稳压电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7091710B2 (en) * 2004-05-03 2006-08-15 System General Corp. Low dropout voltage regulator providing adaptive compensation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014071483A (ja) * 2012-09-27 2014-04-21 Asahi Kasei Electronics Co Ltd 低ドロップアウト電圧レギュレータ回路
CN104102260A (zh) * 2013-04-03 2014-10-15 国民技术股份有限公司 双电源供电系统
CN108235744A (zh) * 2017-12-19 2018-06-29 深圳市汇顶科技股份有限公司 低压差线性稳压电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
王宇奇 ; 何进 ; 张贵博 ; 童志强 ; 王豪 ; 常胜 ; 黄启俊.BiCMOS 带隙基准电压源的设计及应用.电子技术应用.2016,第11卷全文. *
罗彦彬 ; 乐建连 ; 甘业兵 ; 钱敏 ; 叶甜春 ; .一种超低温度系数的全 CMOS 基准电流源.微电子学.2017,第05卷全文. *

Also Published As

Publication number Publication date
CN110320955A (zh) 2019-10-11

Similar Documents

Publication Publication Date Title
CN110320955B (zh) 一种低压差线性稳压电路和集成电路
US6703813B1 (en) Low drop-out voltage regulator
CN102176185B (zh) 亚阈值cmos基准源
CN108776506B (zh) 一种高稳定性的低压差线性稳压器
JP2008108009A (ja) 基準電圧発生回路
Far A 220nA bandgap reference with 80dB PSRR targeting energy harvesting
US8147131B2 (en) Temperature sensing circuit and electronic device using same
Nagulapalli et al. A microwatt low voltage bandgap reference for bio-medical applications
KR100253645B1 (ko) 기준 전압 발생 회로
WO2020156588A1 (zh) 电压基准源电路及低功耗电源系统
US20210311514A1 (en) Low-temperature drift ultra-low-power linear regulator
CN113703510B (zh) 一种低功耗的带隙基准电路
Koo A design of low-area low drop-out regulator using body bias technique
CN109491433B (zh) 一种适用于图像传感器的基准电压源电路结构
CN210428229U (zh) 一种集成电路和低压差线性稳压电路
CN103488235B (zh) 电流限制电路、电压调节器及dc-dc转换器
CN210534613U (zh) 一种低压差线性稳压电路和集成电路
Wang et al. A sub-1-V 100-mA OCL-LDO regulator with process-temperature-aware design for transient sustainability
CN220323803U (zh) 一种快响应的无片外电容ldo电路
TWI716323B (zh) 電壓產生器
US9448575B2 (en) Bipolar transistor adjustable shunt regulator circuit
CN110377102A (zh) 一种低压差线性稳压电路和集成电路
CN107783586B (zh) 一种无双极晶体管的电压基准源电路
CN210534616U (zh) 一种基准电路和集成电路
CN113885639B (zh) 基准电路、集成电路及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant