CN111049117B - 一种用于负载端感应电流快速泄放的负反馈电路 - Google Patents

一种用于负载端感应电流快速泄放的负反馈电路 Download PDF

Info

Publication number
CN111049117B
CN111049117B CN201911421749.2A CN201911421749A CN111049117B CN 111049117 B CN111049117 B CN 111049117B CN 201911421749 A CN201911421749 A CN 201911421749A CN 111049117 B CN111049117 B CN 111049117B
Authority
CN
China
Prior art keywords
power tube
unit
negative feedback
current
negative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911421749.2A
Other languages
English (en)
Other versions
CN111049117A (zh
Inventor
党思佳
权炜
郎静
刘若曦
邓广真
陈智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Xiangteng Microelectronics Technology Co Ltd
Original Assignee
Xian Xiangteng Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Xiangteng Microelectronics Technology Co Ltd filed Critical Xian Xiangteng Microelectronics Technology Co Ltd
Priority to CN201911421749.2A priority Critical patent/CN111049117B/zh
Publication of CN111049117A publication Critical patent/CN111049117A/zh
Application granted granted Critical
Publication of CN111049117B publication Critical patent/CN111049117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage

Landscapes

  • Electronic Switches (AREA)

Abstract

本发明公开了一种用于负载端感应电流快速泄放的负反馈电路，包括：感应负压导通单元用于当感性负载被关断后基电压输入端VBB与输出端OUT的压差达到预设值时，在所述感应负压导通单元的输出端产生感应电流信号；电流镜单元用于根据所述感应电流信号产生用于导通所述功率管负反馈单元的镜像电流信号；功率管负反馈单元用于根据所述镜像电流信号导通功率管，以使所述功率管产生反馈电流信号，并通过所述反馈电流信号降低所述感性负载上的电流变化率，使输出电压恢复为零电位。本发明提供的负反馈电路采用功率管作为感性负载能量泄放通道，在实现感性负载快速退磁的同时减小了芯片面积，降低了功耗，并降低了工艺难度，同时增强了芯片工作的可靠性。

Description

一种用于负载端感应电流快速泄放的负反馈电路
技术领域
本发明属于集成电路技术领域，具体涉及一种用于负载端感应电流快速泄放的负反馈电路。
背景技术
在航空、航海以及工业控制等很多领域的集成电路应用中，电路中的负载往往是诸如电机、继电器、变压器等强感性负载，例如功率开关电路。当感性负载关断时，由于负载电流突然减小，感性负载会产生自感阻碍电流的减小，由此会产生一个反向的电动势，使得输出的电压为负值。这样对芯片本身乃至驱动、负载开路保护等模块的承载能力提出了巨大的挑战。
传统的退磁电路多采用钳位二极管或者齐纳二极管作为电感电流的泄放通道，请参见图1，图1是传统的采用钳位二极管泄放电流的电路结构示意图。
然而，对于大功率负载而言，额外的钳位、泄放通道会导致成倍的芯片面积增加以及成倍的芯片功耗增加，而由于钳位二极管或者齐纳二极管电流能力有限，如果泄放大电流，将不可避免增加芯片面积，不利于芯片工作的可靠性，并且对芯片设计工艺要求较高。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种用于负载端感应电流快速泄放的负反馈电路。本发明要解决的技术问题通过以下技术方案实现：
一种用于负载端感应电流快速泄放的负反馈电路，包括：
感应负压导通单元、电流镜单元以及功率管负反馈单元；其中，
所述感应负压导通单元的一端连接感性负载，另一端通过所述电流镜单元连接基电压输入端VBB，用于当所述感性负载被关断后在所述基电压输入端VBB与输出端OUT的压差达到预设值时，在所述感应负压导通单元的输出端产生感应电流信号；
所述电流镜单元连接所述感应负压导通单元，用于根据所述感应电流信号产生用于导通所述功率管负反馈单元的镜像电流信号；
所述功率管负反馈单元，连接所述电流镜单元和所述感性负载，用于根据所述镜像电流信号导通功率管，以使所述功率管产生反馈电流信号，并通过所述反馈电流信号降低所述感性负载上的电流变化率，使输出电压恢复为零电位。
在本发明的一个实施例中，所述感应负压导通单元包括若干个依次串联的晶体管，其中，任一个所述晶体管的漏级和栅极连接上一级晶体管的源极。
在本发明的一个实施例中，所述晶体管均为由二极管连接的NMOS管。
在本发明的一个实施例中，所述晶体管的数量根据所述预设值的大小而确定，以使得晶体管串联时的钳位电压小于所述预设电压差。
在本发明的一个实施例中，所述电流镜单元包括晶体管MD1和MD2；其中，所述晶体管MD1和MD2的源极均连接所述基电压输入端VBB，所述晶体管MD1和MD2的栅极相互连接；
所述晶体管MD1的漏极和栅极公共端连接所述晶体管M1的漏极和栅极公共端，所述晶体管MD2的漏极连接所述功率管负反馈单元。
在本发明的一个实施例中，所述晶体管MD1和MD2为均为PMOS管。
在本发明的一个实施例中，所述功率管负反馈单元包括功率管MG1，其中，所述功率管MG1的栅极连接所述晶体管MD2的漏极，所述功率管MG1的漏极连接所述基电压输入端VBB，所述功率管MG1的源极连接所述感性负载，所述功率管MG1的栅极连接电压输入端VIN。
本发明的有益效果：
1、本发明提供的感应电流快速泄放负反馈电路，在芯片内集成输出端负压钳位电路，采用功率管作为感性负载能量泄放通道，在实现感性负载快速退磁的同时减小了芯片面积，降低了功耗，并降低了工艺难度，同时增强了芯片工作的可靠性；
2、本发明提供的感应电流快速泄放负反馈电路，可以根据电源VBB与电感负压间的实际电压差来合理选择MOS管的个数，能够满足大功率、大电流的泄放。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是传统的采用钳位二极管泄放电流的电路结构示意图；
图2是本发明实施例提供的一种用于负载端感应电流快速泄放的负反馈电路结构示意图；
图3是本发明实施例提供的一种用于负载端感应电流快速泄放的负反馈电路的实例图；
图4是本发明实施例提供的负反馈电路的应用实例图；
图5是本发明实施例提供的电路工作时的仿真结果图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图2，图2是本发明实施例提供的一种用于负载端感应电流快速泄放的负反馈电路结构示意图；包括：感应负压导通单元1、电流镜单元2以及功率管负反馈单元3；其中，
所述感应负压导通单元1的一端连接感性负载L，另一端通过所述电流镜单元2连接基电压输入端VBB，用于当所述感性负载被关断后在所述基电压输入端VBB与输出端OUT的压差达到预设值时，在所述感应负压导通单元1的输出端产生感应电流信号；
所述电流镜单元2连接所述感应负压导通单元1，用于根据所述感应电流信号产生用于导通所述功率管负反馈单元3的镜像电流信号；
所述功率管负反馈单元3，连接所述电流镜单元2和所述感性负载L，用于根据所述镜像电流信号导通功率管，以使所述功率管产生反馈电流信号，并通过所述反馈电流信号降低所述感性负载上的电流变化率，使输出电压恢复为零电位。
具体的，当感性负载快速关断而产生的感应电流使输出端电压低到一定程度后，与基电压VBB压差达到设定值时，产生感应电流信号，电流镜单元镜像来自感应负压导通单元的感应电流得到镜像电流信号，并导通功率管，功率管产生反馈电流信号，反馈至感性负载上，降低了感性负载上的电流变化率，使漏磁减小，从而使输出电压快速恢复为零，保护功率管不被击穿。
请参见图3，图3是本发明实施例提供的一种用于负载感应电流快速泄放的负反馈电路的实例图；
在本实施例中，所述感应负压导通单元1包括若干个依次串联的晶体管M1～Mn，n为正整数；其中，任一个所述晶体管的漏级和栅极连接上一级晶体管的源极。
进一步的，感应负压导通单元的所有晶体管均是由二极管连接的NMOS管。二极管连接的NMOS管在两端电压达到自身阈值电压时即可导通。具体的，当感性负载快速关断而产生的感应电流使输出端电压低到一定程度后，其与基电压VBB的压差达到设定值，也即n个NMOS管串联所能钳位的电压值，此时介于基电压VBB与地之间的NMOS管导通，产生感应电流。具体的，n个NMOS管漏极电势最低的MOS管即Mn的源级端与输出端连接。
在本实施例中，所述晶体管的数量n根据所述预设值的大小而确定，以使得所述基电压输入端VBB与输出端OUT之间串联的晶体管可钳位的电压小于所述预设电压差。
进一步的，NMOS管个数可根据具体电路特性以及管子自身阈值电压确定和调整。具体为：考虑基电压VBB与所带感性负载的感应能力，计算出在负载关断瞬间，负载端产生的感应负压大小，即需要钳位的电压大小，将此电压设定为预设电压差，根据此预设电压差，以及NMOS管二极管连接时的导通阈值电压来选取NMOS管的个数与型号。
具体的，比如说，在感性负载被关断后，基电压输入端VBB与输出端VOUT的压差达到了近40V，用户根据该实际需求，预设需要钳位的电压差为40V；而通过计算，选取57个导通阈值为0.69的NMOS管可以钳位57*0.69＝39.33V的电压，略小于预设值40V，当基电压输入端VBB与输出端VOUT的压差超过39.33V时，即可导通所有串联的NMOS管，从而产生感应电流，因此，能够满足钳位40V预设值的要求。
本实施例通过调整NMOS管的个数，可实现大功率、大电流的泄放，扩大了电路的应用范围。
在本实施例中，感性负载统一采用电感L来表示。
在本实施例中，所述电流镜单元2包括晶体管MD1和MD2；其中，所述晶体管MD1和MD2的源极均连接基电压输入端VBB，所述晶体管MD1和MD2的栅极相互连接；
所述晶体管MD1的漏极和栅极公共端连接所述晶体管M1的漏极和栅极公共端，所述晶体管MD2的漏极连接所述功率管负反馈单元3。
在本实施例中，所述晶体管MD1和MD2为均为PMOS管。
当感应负压导通单元导通产生感应电流后，导通PMOS管MD1，进而导通PMOS管MD2，PMOS管MD2镜像来自PMOS管MD1与感应负压导通单元导通后的感应电流，以产生镜像电流。
在本实施例中，所述功率管负反馈单元3包括功率管MG1，其中，所述功率管MG1的栅极连接所述晶体管MD2的漏极，所述功率管MG1的漏极连接基电压输入端VBB，所述功率管MG1的源极连接所述感性负载，VIN作为电压输入端连接所述功率管MG1的栅极。
在本实施例中，电流镜单元2产生的镜像电流打开功率管MG1的栅极，导通功率管MG1。功率管产生反馈电流，反馈电流输入到感性负载，从而降低感性负载上的电流变化率，使漏磁减小，进而使输出电压快速恢复为零，保护功率管不被击穿。
在本实施例中，功率管MG1可直接使用电路本身的功率管来实现，从而在不额外增加钳位二极管的情况下，只增加部分不占面积的MOS管，利用电路本身的功率管完成感性负载快速退磁，从而大大减小了芯片面积，降低了功耗。
请参见图4，图4是本发明实施例提供的负反馈电路的应用实例图；在智能高边功率开关预期的应用环境中，负载为继电器、熔断器、作动器、电机等强感性负载。在负载关断过程中，不可避免会遇到感性负载的快速退磁。当负载关断时，利用电路本身的功率管完成感性负载快速退磁。
具体的，本实施例中的功率管为功率开关芯片，其内部主功率开关为N型LDMOS，提供功率通路。
当IN端口为高电平时，振荡器开始输出时钟信号，通过电荷泵为功率管栅极提供电流，为功率管栅极充电，直到功率管栅极电压高于电源电压VBB与内部电源电压VDD的和，从而开启功率管。功率开关打开。
当负载关断时，OUT端口与VBB压差达到设定值时，栅控制电路会通过本发明提出的电路结构开启功率管，构成负反馈环路，使得电感电流通过功率管进行泄放，直到所有能量泄放完成，从而完成感性负载的快速退磁。
在本实施例中，采用功率管作为感性负载能量泄放通道，在实现感性负载快速退磁的同时减小了芯片面积，降低了功耗，并降低了工艺难度，同时增强了芯片工作的可靠性。
实施例二
为进一步说明本发明的技术效果，下面通过仿真实验进行详细说明。
实验条件：
在本实施例中，OUT输出端接100uH的电感和28Ω电阻。VBB＝12V。
在电路正常工作时，使VIN＝0V，于是功率管MG1关断，OUT端连接的感性负载L产生感应电流以阻碍电流减小，使OUT端电压降为负，此时VBB与VOUT间产生近40V电压差。
在本实施例中，为了钳位此近40V的电压差，选择在VBB与VOUT间串联57个(M1～M56、MD1)二极管连接时导通阈值为0.69V的NMOS管，其可钳位57*0.69＝39.33V的电压。当VBB与VOUT间产生的电压差大于39.33V时，即可导通MOS管M1～M56、MD1。
MD2因MD1镜像导通，产生的电流为功率管MG1的栅极提供额外的电流注入，从而打开功率管MG1的栅极，MG1导通产生的电流降低了感性负载上电流变化率，使漏磁减小，即为感性负载的电流提供了退磁泄放通道，从而使VOUT重新恢复零电位。
请参见图5，图5是本发明实施例提供的电路工作时的仿真结果图；从5中可以看出当输入控制信号VIN突然降为零时OUT端瞬间产生很大的负压，负载电流减小，产生的负压经过消磁电路模块后很快实现电荷泄放，负压很快变为0V，此时负载电流也变为零，满足快速退磁要求。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (7)

1.一种用于负载端感应电流快速泄放的负反馈电路，其特征在于，包括：感应负压导通单元(1)、电流镜单元(2)以及功率管负反馈单元(3)；其中，
所述感应负压导通单元(1)的一端连接感性负载(L)，另一端通过所述电流镜单元(2)连接基电压输入端(VBB)，用于当所述感性负载被关断后所述基电压输入端(VBB)与输出端(OUT)的压差达到预设值时，在所述感应负压导通单元(1)的输出端产生感应电流信号；
所述电流镜单元(2)连接所述感应负压导通单元(1)，用于根据所述感应电流信号产生用于导通所述功率管负反馈单元(3)的镜像电流信号；
所述功率管负反馈单元(3)连接所述电流镜单元(2)和所述感性负载(L)，用于根据所述镜像电流信号导通功率管，以使所述功率管产生反馈电流信号，并通过所述反馈电流信号降低所述感性负载上的电流变化率，使输出电压恢复为零电位。
2.根据权利要求1所述的负反馈电路，其特征在于，所述感应负压导通单元(1)包括若干个依次串联的晶体管，其中，任一个所述晶体管的漏级和栅极连接上一级晶体管的源极。
3.根据权利要求2所述的负反馈电路，其特征在于，所述晶体管均为由二极管连接的NMOS管。
4.根据权利要求2或3所述的负反馈电路，其特征在于，所述晶体管的数量根据所述预设值的大小而确定，以使得所述基电压输入端(VBB)与输出端(OUT)之间串联的晶体管可钳位的电压小于预设电压差。
5.根据权利要求1所述的负反馈电路，其特征在于，所述电流镜单元(2)包括晶体管MD1和MD2；其中，所述晶体管MD1和MD2的源极均连接所述基电压输入端(VBB)，所述晶体管MD1和MD2的栅极相互连接；
所述晶体管MD1的漏极和栅极公共端连接所述感应负压导通单元(1)输入端，所述晶体管MD2的漏极连接所述功率管负反馈单元(3)。
6.根据权利要求5所述的负反馈电路，其特征在于，所述晶体管MD1和MD2为均为PMOS管。
7.根据权利要求5所述的负反馈电路，其特征在于，所述功率管负反馈单元(3)包括功率管MG1，其中，所述功率管MG1的栅极连接所述晶体管MD2的漏极，所述功率管MG1的漏极连接所述基电压输入端(VBB)，所述功率管MG1的源极连接所述感性负载(L)，所述功率管MG1的栅极连接电压输入端VIN。
CN201911421749.2A 2019-12-31 2019-12-31 一种用于负载端感应电流快速泄放的负反馈电路 Active CN111049117B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911421749.2A CN111049117B (zh) 2019-12-31 2019-12-31 一种用于负载端感应电流快速泄放的负反馈电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911421749.2A CN111049117B (zh) 2019-12-31 2019-12-31 一种用于负载端感应电流快速泄放的负反馈电路

Publications (2)

Publication Number Publication Date
CN111049117A CN111049117A (zh) 2020-04-21
CN111049117B true CN111049117B (zh) 2021-12-07

Family

ID=70243370

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911421749.2A Active CN111049117B (zh) 2019-12-31 2019-12-31 一种用于负载端感应电流快速泄放的负反馈电路

Country Status (1)

Country Link
CN (1) CN111049117B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265262A (zh) * 2019-05-31 2019-09-20 昂宝电子（上海）有限公司 用于电感继电器的驱动电路和快速退磁方法
CN110320955A (zh) * 2019-07-10 2019-10-11 深圳市锐能微科技有限公司 一种低压差线性稳压电路和集成电路
CN110419015A (zh) * 2016-12-26 2019-11-05 德州仪器公司 用于使用浮动带隙参考和温度补偿进行负输出电压有源箝位的方法和设备

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014112760A1 (de) * 2013-09-20 2015-03-26 Maxim Integrated Products, Inc. Systeme und Verfahren zum Entladen von Induktivitäten mit Temperaturschutz

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110419015A (zh) * 2016-12-26 2019-11-05 德州仪器公司 用于使用浮动带隙参考和温度补偿进行负输出电压有源箝位的方法和设备
CN110265262A (zh) * 2019-05-31 2019-09-20 昂宝电子（上海）有限公司 用于电感继电器的驱动电路和快速退磁方法
CN110320955A (zh) * 2019-07-10 2019-10-11 深圳市锐能微科技有限公司 一种低压差线性稳压电路和集成电路

Also Published As

Publication number Publication date
CN111049117A (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
KR102379554B1 (ko) 보호 회로
US9793260B2 (en) System and method for a switch having a normally-on transistor and a normally-off transistor
US8994411B2 (en) System and method for bootstrapping a switch driver
US20080309307A1 (en) High Voltage Power Switches Using Low Voltage Transistors
WO2016040679A1 (en) Controlling a power supply voltage for a high-side gate driver
JP2010130822A (ja) 半導体装置
US20150256152A1 (en) System and Method for Driving Transistors
CN213846230U (zh) 一种过流保护电路
CN109285726B (zh) 具有温度保护的用于对电感器进行放电的放电电路
US8729927B2 (en) Cascode drive circuitry
CN113437858A (zh) 智能功率模块驱动电路、智能功率模块及家电设备
CN112534668B (zh) 升压转换器短路保护
US11676752B2 (en) Systems and methods to safely discharge inductors without energy limitations
US9219412B2 (en) Buck converter with reverse current protection, and a photovoltaic system
US11496125B2 (en) Switch circuit capable of overcurrent protection with small and simple circuit, and with simple operation, without affecting normal operation
CN112311215B (zh) 钳位电路和功率模块
CN111049117B (zh) 一种用于负载端感应电流快速泄放的负反馈电路
CN112332821A (zh) 一种mosfet无源隔离防直通快关驱动电路
CN216016708U (zh) 智能功率模块驱动电路、智能功率模块及家电设备
CN108696101B (zh) 驱动电路及其控制方法
CN113541249B (zh) 基于预驱动模块实现充电路径控制的电路装置及电子设备
CN113241944A (zh) 同步升压dc-dc转换器的真关断电路及控制方法
CN109428492B (zh) 开关变换器、操作开关变换器的方法以及箝位电路
CN112701885A (zh) 一种组合功率管驱动电路、方法和电源装置
CN209787138U (zh) 一种感性负载驱动电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant