CN108696101B - 驱动电路及其控制方法 - Google Patents
驱动电路及其控制方法 Download PDFInfo
- Publication number
- CN108696101B CN108696101B CN201710347077.XA CN201710347077A CN108696101B CN 108696101 B CN108696101 B CN 108696101B CN 201710347077 A CN201710347077 A CN 201710347077A CN 108696101 B CN108696101 B CN 108696101B
- Authority
- CN
- China
- Prior art keywords
- switch
- control
- coupled
- voltage
- bootstrap capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000003990 capacitor Substances 0.000 claims abstract description 46
- 230000003111 delayed effect Effects 0.000 claims abstract description 22
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 12
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 8
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
- H02M1/088—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the simultaneous control of series or parallel connected semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
Abstract
本发明提供一种驱动电路及其控制方法。驱动电路耦接输出级与靴带电容，输出级包括第一电力开关与第二电力开关，第一电力开关与第二电力开关之间具有相位节点。驱动电路包括比较器、控制开关以及第一逻辑单元。比较器耦接相位节点与靴带电容的一端，且接收参考电压与存在相位节点的相位电压，以提供比较信号。控制开关耦接工作电压与靴带电容的另一端。第一逻辑单元耦接比较器与控制开关，且接收延迟的开关控制信号与比较信号，其中开关控制信号用以控制第二电力开关的操作。本发明提供的驱动电路及其控制方法，可避免输出级的第一电力开关被烧毁。
Description
技术领域
本发明涉及一种驱动电路，尤其涉及一种驱动电路及其控制方法。
背景技术
在功率开关元件领域中，氮化镓(GaN)具有低功率元件能源损耗的特性。氮化镓晶体管元件具备高崩溃电压和低传导电阻特性，相较于硅晶体管元件需要靠较大芯片面积降低导通电阻，具有相同导通电阻的氮化镓元件尺寸较小，使得寄生电容较低，可轻易实现高速切换与小型化设计。
然而，在栅极驱动技术中，栅极驱动器在控制上桥开关与下桥开关的切换过程时，上桥开关与下桥开关会有一段短暂时间都关闭。此短暂时间称为迟滞时间(dead time)，约为2毫微秒(ns)。若在此迟滞时间期间工作电压仍对靴带电容持续充电，可能导致靴带电容两端的电压超过上桥开关所能承受的耐电压范围，导致烧毁上桥开关。
发明内容
本发明提供一种驱动电路及其控制方法，可避免输出级的上桥开关被烧毁。
本发明的驱动电路，耦接输出级与靴带电容，输出级包括第一电力开关与第二电力开关，第一电力开关与第二电力开关之间具有相位节点。驱动电路包括比较器、控制开关以及第一逻辑单元。比较器耦接相位节点与靴带电容的一端，且接收参考电压与存在相位节点的相位电压，以提供比较信号。控制开关耦接工作电压与靴带电容的另一端。第一逻辑单元耦接比较器与控制开关，且接收延迟的开关控制信号与比较信号，开关控制信号用以控制第二电力开关的操作。
在本发明的一实施例中，驱动电路还包括第二逻辑单元、阻值单元及辅助控制开关，阻值单元的一端耦接工作电压，辅助控制开关耦接阻值单元的另一端、第二逻辑单元与靴带电容的另一端。
在本发明的一实施例中，第二逻辑单元接收开关控制信号与比较信号，比较信号由比较器根据参考电压与相位电压提供。
在本发明的一实施例中，驱动电路还包括延迟单元，耦接第一逻辑单元，接收开关控制信号以提供延迟的开关控制信号。
本发明的驱动电路的控制方法，驱动电路耦接输出级与靴带电容，输出级包括第一电力开关与第二电力开关，第一电力开关与第二电力开关之间具有相位节点，靴带电容耦接于相位节点与控制开关之间，控制开关的另一端耦接工作电压，控制方法包括下列步骤。接收参考电压与存在于相位节点的相位电压。比较相位电压与参考电压，以提供比较信号。依据比较信号与延迟的开关控制信号操作控制开关，开关控制信号用以控制第二电力开关的操作。
在本发明的一实施例中，驱动电路还包括阻值单元，其一端耦接工作电压，辅助控制开关分别耦接阻值单元的另一端、第二逻辑单元与靴带电容的另一端，控制方法包括依据该开关控制信号与该比较信号控制该辅助控制开关的操作。
在本发明的一实施例中，驱动电路还包括延迟单元，控制方法包括接收该开关控制信号以提供延迟的该开关控制信号。
基于上述，本发明实施例的驱动电路及其控制方法，其通过比较参考电压及输出级提供的相位电压以产生比较信号，并且依据比较信号及延迟的开关控制信号决定控制开关是否导通。藉此，可避免相位节点的负电压使靴带电容过充，导致第一电力开关烧毁。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A为依据本发明第一实施例的电源转换电路的系统示意图。
图1B为依据本发明第一实施例的电源转换电路的波形示意图。
图2为依据本发明第二实施例的电源转换电路的系统示意图。
图3为依据本发明第三实施例的电源转换电路的系统示意图。
图4为依据本发明第四实施例的电源转换电路的系统示意图。
图5为依据本发明第一实施例的电源转换电路的系统示意图。
图6为依据本发明一实施例的驱动电路的控制方法的流程图。
附图标记说明
10、20、30、40、50：电源转换电路
12：输出级
100、200、300、400、500：驱动电路
110：第一逻辑单元
120：控制开关
130：驱动器
210：延迟单元
310：第二逻辑单元
320：辅助控制开关
BFR：缓冲器
C：电容
CBT：靴带电容
CMP1：比较器
D1：齐纳二极管
H：高电压电平
L：低电压电平
L1：电感
LG：开关控制信号
LGD：延迟的开关控制信号
NAND1、NAND2：与非门
ON：比较信号
PHASE：相位节点
PM1：第一电力开关
PM2：第二电力开关
R：阻值单元
T1、T2：时间点
UG：电力开关控制信号
VBT：驱动电压
VIN：输入电压
VOUT：输出电压
Vph：相位电压
VREF：参考电压
VCC：工作电压
S610、S620、S630：步骤
具体实施方式
图1A为依据本发明第一实施例的电源转换电路的系统示意图。请参照图1A，在本实施例中，电源转换电路10包括输出级12、靴带电容CBT、电容C、电感L1及驱动电路100，输出级12接收输入电压VIN，并且包括第一电力开关PM1(例如为功率晶体管开关)及第二电力开关PM2(例如为功率晶体管开关)。第一电力开关PM1与第二电力开关PM2之间具有相位节点PHASE。
靴带电容CBT提供驱动电压VBT至驱动电路100，用以驱动第一电力开关PM1，以使第一电力开关PM1能够操作。第一电力开关PM1的控制端接收开关控制信号UG，以执行相关操作。第二电力开关PM2的控制端接收开关控制信号LG，以执行相关操作。
驱动电路100耦接输出级12的相位节点PHASE，以接收相位电压Vph。驱动电路100耦接靴带电容CBT，以依据所接收的延迟的开关控制信号LG(以LGD表示)决定是否对靴带电容CBT进行充电，靴带电容CBT所提供的驱动电压VBT由工作电压VCC与相位电压Vph的差值决定。
在本实施例中，驱动电路100包括第一逻辑单元110、控制开关120(例如为MOS晶体管)、驱动器130及比较器CMP1。驱动器130接收驱动电压VBT，以控制第一开关PM1。比较器CMP1的正输入端耦接相位节点PHASE与靴带电容CBT的一端，以接收存在相位节点PHASE的相位电压Vph，且比较器CMP1的负输入端接收参考电压VREF，比较器CMP1的输出端提供比较信号ON，也即比较信号ON由比较器CMP1根据参考电压VREF与相位电压Vph来提供。
第一逻辑单元110耦接比较器CMP1的输出端以接收比较信号ON。第一逻辑单元110耦接控制开关120的控制端，且接收延迟的开关控制信号LGD。第一逻辑单元110依据比较信号ON及延迟的开关控制信号LGD控制控制开关120的导通与否，以决定控制开关120所耦接的工作电压VCC是否提供至靴带电容CBT的另一端，藉此控制是否对靴带电容CBT进行充电。
电感L1耦接于输出电压VOUT与相位节点PHASE之间。电容C耦接于输出电压VOUT与接地电压之间。电容C及电感L1可视为一滤波电路。
在本实施例中，第一逻辑单元110例如包括与非门NAND1，与非门NAND1的输入端接收比较信号ON及延迟的开关控制信号LGD，与非门NAND1的输出端耦接控制开关120的控制端。驱动器130包括两个串接的缓冲器BFR。并且，第一电力开关PM1及第二电力开关PM2可以是氮化镓功率晶体管开关。上述为举例以说明，且本发明实施例不以此为限。
图1B为依据本发明第一实施例的电源转换电路的波形示意图。请参照图1A及图1B，在本实施例中，电力开关控制信号UG默认为高电压电平H，开关控制信号LG默认为低电压电平L。在时间点T1，电力开关控制信号UG切换为低电压电平L，也即第一电力开关PM1不导通，以致于相位节点PHASE的相位电压Vph会下降至负压，比较器CMP1测得相位电压Vph低于参考电压VREF(在本实施例中参考电压VREF＝0)，使得比较信号ON禁能(例如为低电压电平L)。
接着，在时间点T2，开关控制信号LG切换为高电压电平H也即第二电力开关PM2导通，相位节点PHASE的相位电压Vph被拉到接地电压，比较器CMP1测得相位电压Vph大于等于参考电压VREF，使得比较信号ON致能(例如为高电压电平H)。并且，第一逻辑单元110是接收延迟的开关控制信号LGD(也即延迟数微秒(μs)的开关控制信号LG)，以确保相位节点PHASE的负压释放完毕。由于第一逻辑单元110是接收延迟的开关控制信号LGD，因此在延迟的开关控制信号LGD及比较信号ON皆致能(例如为高电压电平H)才会导通控制开关120，以对靴带电容CBT进行充电。
进一步来说，在本实施例中，当第一保全机制(也即开关控制信号LG致能后数微秒)及第二保全机制(相位电压Vph高于等于参考电压VREF)皆符合时，才会导通控制开关120，以避免相位节点PHASE的负压使靴带电容CBT过充，导致第一电力开关PM1烧毁。
图2为依据本发明第二实施例的电源转换电路的系统示意图。请参照图1A及图2，在本实施例中，电源转换电路20大致相同于电源转换电路10。其不同之处在于驱动电路200中，还包括延迟单元210。延迟单元210的输入端接收开关控制信号LG，并且延迟单元210的输出端耦接第一逻辑单元110，以提供延迟的开关控制信号LGD至第一逻辑单元110。
图3为依据本发明第三实施例的电源转换电路的系统示意图。请参照图2及图3，电源转换电路30大致相同于电源转换电路20，其不同之处在于驱动电路300中，还包括阻值单元R、辅助控制开关320(在此以MOS晶体管为例)、以及第二逻辑单元310。
阻值单元R具有高阻值，并且阻值单元R的一端耦接工作电压VCC。辅助控制开关320的第一端耦接阻值单元R的另一端，辅助控制开关320的控制端耦接第二逻辑单元310，并且辅助控制开关320的第二端耦接靴带电容CBT的另一端。第二逻辑单元310耦接比较器CMP1的输出端以接收比较信号ON，耦接辅助控制开关320的控制端，并且接收开关控制信号LG。第二逻辑单元310依据比较信号ON及开关控制信号LG控制辅助控制开关320的导通与否，以控制工作电压VCC是否提供至靴带电容CBT的另一端，藉此控制对靴带电容CBT的低电流充电。
在本实施例中，第二逻辑单元310例如包括与非门NAND2，与非门NAND2的输入端接收比较信号ON及开关控制信号LG，与非门NAND2的输出端耦接辅助控制开关320的控制端。
图4为依据本发明第四实施例的电源转换电路的系统示意图。请参照图1A及图4，在本实施例中，电源转换电路40大致相同于电源转换电路10，相同或相似元件使用相同或相似标号。其不同之处在于驱动电路400中，还包括齐纳二极管D1，齐纳二极管D1的阳极耦接控制开关120，齐纳二极管D1的阴极耦接靴带电容CBT的另一端，藉此在靴带电容CBT的另一端的电压比工作电压VCC高并低于崩溃电压时，齐纳二极管D1会截止，因此可阻隔VCC电流路径达到靴带效果。
图5为依据本发明第一实施例的电源转换电路的系统示意图。请参照图4及图5，在本实施例中，电源转换电路50大致相同于电源转换电路40。其不同之处在于驱动电路500中，还包括图3所示阻值单元R、辅助控制开关320、以及第二逻辑单元310，上述可参照图3实施例所述，在此则不再赘述。
图6为依据本发明一实施例的驱动电路的控制方法的流程图。请参照图6，在本实施例中，驱动电路耦接输出级与靴带电容，输出级包括第一电力开关与第二电力开关，第一电力开关与第二电力开关之间具有相位节点，靴带电容耦接于相位节点与控制开关之间，控制开关的另一端耦接一工作电压，并且驱动电路的控制方法包括下列步骤。在步骤S610中，接收参考电压与存在相位节点的相位电压。在步骤S620中，比较相位电压与参考电压，以提供比较信号。
在步骤S630中，依据延迟的开关控制信号与比较信号控制控制开关的操作，其中开关控制信号用以控制第二电力开关的操作。上述步骤S610、S620的顺序为用以说明，本发明实施例不以此为限。并且，上述步骤S610、S620、S630的细节可参照图1A、图1B、图2至图5实施例所述，在此则不再赘述。
综上所述，本发明实施例的驱动电路及其控制方法，其通过比较参考电压及输出级提供的相位电压以提供比较信号，并且依据比较信号及延迟的开关控制信号决定控制开关是否导通。藉此，可避免相位节点的负压使靴带电容过充，导致第一电力开关烧毁。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。
Claims (7)
1.一种驱动电路，耦接输出级与靴带电容，其特征在于，所述输出级包括第一电力开关与第二电力开关，所述第一电力开关与所述第二电力开关之间具有相位节点，所述驱动电路包括：
比较器，耦接所述相位节点与所述靴带电容的一端，且接收参考电压与存在所述相位节点的相位电压，以提供比较信号，其中所述参考电压为定值；
控制开关，耦接工作电压与所述靴带电容的另一端；以及
第一逻辑单元，耦接所述比较器与所述控制开关的控制端，且接收延迟的开关控制信号与所述比较信号，以控制所述控制开关的导通与否，藉此决定所述控制开关所耦接的所述工作电压是否提供至所述靴带电容的所述另一端，其中所述开关控制信号用以控制所述第二电力开关的操作。
2.根据权利要求1所述的驱动电路，其特征在于，所述驱动电路还包括：
第二逻辑单元；
阻值单元，所述阻值单元的一端耦接所述工作电压；以及
辅助控制开关，分别耦接所述阻值单元的另一端、所述第二逻辑单元与所述靴带电容的另一端。
3.根据权利要求2所述的驱动电路，其特征在于，所述第二逻辑单元接收所述开关控制信号与所述比较信号，所述比较信号由所述比较器根据所述参考电压与所述相位电压提供。
4.根据权利要求1所述的驱动电路，其特征在于，还包括延迟单元，耦接所述第一逻辑单元，且接收所述开关控制信号以提供延迟的所述开关控制信号。
5.一种驱动电路的控制方法，其中所述驱动电路耦接输出级与靴带电容，其中所述输出级包括第一电力开关与第二电力开关，所述第一电力开关与所述第二电力开关之间具有相位节点，所述靴带电容耦接于所述相位节点与控制开关之间，所述控制开关的另一端耦接工作电压，其特征在于，所述控制方法包括：
接收参考电压与存在所述相位节点的相位电压；
比较所述相位电压与所述参考电压，以提供比较信号，其中所述参考电压为定值；
依据所述比较信号与延迟的开关控制信号控制所述控制开关的导通与否，藉此决定所述控制开关所耦接的所述工作电压是否提供至所述靴带电容的所述另一端，其中所述开关控制信号用以控制所述第二电力开关的操作。
6.根据权利要求5所述的驱动电路的控制方法，其特征在于，所述驱动电路还包括阻值单元以及第二逻辑单元，所述阻值单元的一端耦接所述工作电压，辅助控制开关分别耦接所述阻值单元的另一端、所述第二逻辑单元与所述靴带电容的另一端，所述控制方法包括：
依据所述开关控制信号与所述比较信号控制所述辅助控制开关的操作。
7.根据权利要求5所述的驱动电路的控制方法，其特征在于，所述驱动电路还包括延迟单元，所述控制方法包括：
接收所述开关控制信号以提供延迟的所述开关控制信号。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW106111857A TWI687047B (zh) | 2017-04-10 | 2017-04-10 | 驅動電路及其控制方法 |
| TW106111857 | 2017-04-10 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108696101A CN108696101A (zh) | 2018-10-23 |
| CN108696101B true CN108696101B (zh) | 2021-02-19 |
Family
ID=63843690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710347077.XA Active CN108696101B (zh) | 2017-04-10 | 2017-05-17 | 驱动电路及其控制方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108696101B (zh) |
| TW (1) | TWI687047B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111082786B (zh) * | 2018-10-22 | 2024-03-29 | 碇基半导体股份有限公司 | 电力电路以及驱动电路 |
| CN111464000B (zh) * | 2019-01-18 | 2022-06-17 | 力智电子股份有限公司 | 电源转换电路的输出级电路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1914787A (zh) * | 2004-01-28 | 2007-02-14 | 株式会社瑞萨科技 | 开关式电源和半导体集成电路 |
| JP2007195361A (ja) * | 2006-01-20 | 2007-08-02 | Fuji Electric Device Technology Co Ltd | ブートストラップ回路 |
| CN103701308A (zh) * | 2014-01-09 | 2014-04-02 | 帝奥微电子有限公司 | 一种同步功率管驱动和自举电容充电电路 |
| CN104467369A (zh) * | 2013-09-18 | 2015-03-25 | 英飞凌科技股份有限公司 | 用于开关驱动器的系统和方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026801B2 (en) * | 2003-09-15 | 2006-04-11 | Texas Instruments Incorporated | Guaranteed bootstrap hold-up circuit for buck high side switch |
| US7106105B2 (en) * | 2004-07-21 | 2006-09-12 | Fairchild Semiconductor Corporation | High voltage integrated circuit driver with a high voltage PMOS bootstrap diode emulator |
| TW200845544A (en) * | 2007-05-08 | 2008-11-16 | Richtek Technology Corp | Charging circuit for bootstrap capacitor and integrated driver circuit using same |
| US7986172B2 (en) * | 2009-08-31 | 2011-07-26 | Freescale Semiconductor, Inc. | Switching circuit with gate driver having precharge period and method therefor |
| CN202094794U (zh) * | 2011-05-18 | 2011-12-28 | 南京博兰得电子科技有限公司 | 一种自举型门极驱动控制电路 |
| EP3017542B1 (en) * | 2013-07-04 | 2019-09-11 | NXP USA, Inc. | A gate drive circuit and a method for controlling a power transistor |
| CN104218803B (zh) * | 2014-08-27 | 2017-04-12 | 成都芯源系统有限公司 | 一种自举电压充电电路和电压转换电路 |
| CN104485806B (zh) * | 2014-11-08 | 2017-07-28 | 成都芯源系统有限公司 | 一种自举电压刷新控制电路、电压转换电路及其控制方法 |
| JP6405998B2 (ja) * | 2014-12-25 | 2018-10-17 | サンケン電気株式会社 | 負荷駆動回路 |
-
2017
- 2017-04-10 TW TW106111857A patent/TWI687047B/zh active
- 2017-05-17 CN CN201710347077.XA patent/CN108696101B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1914787A (zh) * | 2004-01-28 | 2007-02-14 | 株式会社瑞萨科技 | 开关式电源和半导体集成电路 |
| JP2007195361A (ja) * | 2006-01-20 | 2007-08-02 | Fuji Electric Device Technology Co Ltd | ブートストラップ回路 |
| CN104467369A (zh) * | 2013-09-18 | 2015-03-25 | 英飞凌科技股份有限公司 | 用于开关驱动器的系统和方法 |
| CN103701308A (zh) * | 2014-01-09 | 2014-04-02 | 帝奥微电子有限公司 | 一种同步功率管驱动和自举电容充电电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108696101A (zh) | 2018-10-23 |
| TWI687047B (zh) | 2020-03-01 |
| TW201838335A (zh) | 2018-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI778574B (zh) | 電子電路及操作一電子電路之方法 | |
| US6720819B1 (en) | Driver circuit for semiconductor switching device | |
| CN110165872B (zh) | 一种开关控制电路及其控制方法 | |
| CN113422509B (zh) | 利用一或多个基于GaN的半导体装置的功率转换电路 | |
| US9859883B2 (en) | Gate driver and control method thereof | |
| EP3832866B1 (en) | Overcurrent protection circuit and switching circuit | |
| US10715027B2 (en) | Driver circuit | |
| CN104065251A (zh) | 具有受控栅极放电电流的驱动器电路 | |
| CN111555595B (zh) | 一种开启速率可控的GaN功率管栅驱动电路 | |
| CN102005731A (zh) | 提供过温度保护的控制器、功率转换器及其方法 | |
| CN108696101B (zh) | 驱动电路及其控制方法 | |
| JP2024014878A (ja) | 半導体装置 | |
| US10536088B2 (en) | Switched mode power supply controller | |
| US11056969B2 (en) | Boost converter short circuit protection | |
| CN110221547B (zh) | 晶体管器件的多电平栅极控制 | |
| US20220407406A1 (en) | High speed driver for high frequency dcdc converter | |
| US20230006538A1 (en) | Transistor turn-off circuit | |
| US9219352B2 (en) | Power off delay circuit and method, and audio system with power off delay | |
| JP2020096444A (ja) | スイッチング回路 | |
| CN109428492B (zh) | 开关变换器、操作开关变换器的方法以及箝位电路 | |
| US8450987B2 (en) | Switching apparatus and control signal generator thereof | |
| CN112701885A (zh) | 一种组合功率管驱动电路、方法和电源装置 | |
| US11527949B2 (en) | Protection circuit and operation method thereof | |
| TWI846201B (zh) | 用於電源轉換設備的控制裝置 | |
| US11791803B2 (en) | Gate drive circuit, and semiconductor breaker |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |