CN111625043A - 一种可修调的超低功耗全cmos参考电压电流产生电路 - Google Patents

一种可修调的超低功耗全cmos参考电压电流产生电路 Download PDF

Info

Publication number
CN111625043A
CN111625043A CN202010604852.7A CN202010604852A CN111625043A CN 111625043 A CN111625043 A CN 111625043A CN 202010604852 A CN202010604852 A CN 202010604852A CN 111625043 A CN111625043 A CN 111625043A
Authority
CN
China
Prior art keywords
nmos
tube
pmos
transistor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010604852.7A
Other languages
English (en)
Other versions
CN111625043B (zh
Inventor
冯之因
龚自立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qipan Microelectronics Shanghai Co ltd
Original Assignee
Qipan Microelectronics Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qipan Microelectronics Shanghai Co ltd filed Critical Qipan Microelectronics Shanghai Co ltd
Priority to CN202010604852.7A priority Critical patent/CN111625043B/zh
Publication of CN111625043A publication Critical patent/CN111625043A/zh
Application granted granted Critical
Publication of CN111625043B publication Critical patent/CN111625043B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明提供了一种可修调的超低功耗全CMOS参考电压电流产生电路，应用于模拟集成电路领域，包括一启动电路，一参考电流产生电路，一参考电压输出电路，一可修调参考偏置电路。本发明通过利用N型半导体管的亚阈值区电气特性，可以以极低的功耗产生零温度系数的参考电压以及与绝对温度成正比的参考电流，并通过调整亚阈值区N型半导体管的偏置电流实现参考电压的修调，且不影响其原有温度特性，既极大地降低了电路的功耗又可以有效补偿因生产所致的器件参数差异。

Description

一种可修调的超低功耗全CMOS参考电压电流产生电路
技术领域
本发明涉及模拟集成电路领域，尤其涉及一种超低功耗亚阈值型电压电流基准源电路。
背景技术
基准电压源被广泛应用到模拟集成电路、数模混合信号集成电路和系统集成芯片中，例如模数转换器、数模转换器、开关电源和线性稳压器等，其功耗和稳定性直接决定整个系统的使用寿命。虽然大多数电路可通过合理的系统监控与管理进行间歇工作，降低了系统的平均功耗，但基准源往往无法进行休眠，因此，基于传统的带隙基准源电路无法实现系统整体的低功耗目标。
对于图1所示传统的带隙基准源电路100，其降低功耗的方式是增加电阻阻值，但对于百纳瓦功耗的电路设计来说其总电阻阻值甚至可达到百兆欧量级，极大占用了电路面积，同时电阻的热噪声也会急剧增加。而现有的各种基于β乘法器参考电路中大多利用N型半导体管的亚阈值区电气特性使电路整体工作在超低功耗和高增益的状态下，而超低功耗的设计要求也使电路无法采用传统的通过调整电阻分压比例的方法进行参考电压的修调，因此难以在量产时保证输出参考电压的一致性。
发明内容
针对现有技术中存在的上述问题，现提供一种参考电压可修调的极低功耗亚阈值型电压电流基准源电路具体技术方案如下：
一种可修调的超低功耗全CMOS参考电压电流产生电路，包括：
一参考电流产生电路(202)，用于产生与绝对温度成正比的参考电流；
一启动电路(201)，与所述参考电流产生电路(202)连接，用以控制所述参考电流产生电路(202)工作于正常工作点；
一参考电压输出电路(203)，分别与所述启动电路(201)和所述参考电流产生电路(202)连接，并输出零温度系数的参考电压；
一可修调参考偏置电路(204)，分别与所述参考电流产生电路(202)和所述参考电压输出电路(203)连接，所述可修调的参考偏置电路(204)产生所述参考电流的镜像电流，为所述参考电压输出电路(203)提供可修调的偏置电流。
优选的，所述启动电路(201)包括：
一第一NMOS管(NM8)，所述第一NMOS管(NM8)的源极接地，所述第一NMOS管(NM8)的漏极与栅极相连，所述第一NMOS管(NM8)的栅极连接一第二NMOS管(NM9)的栅极；
所述第二NMOS管(NM9)，用于产生下拉电流，所述第二NMOS管(NM9)的栅极与所述第一NMOS管(NM8)的栅极连接，所述第二NMOS管(NM9)的漏极与一第四PMOS管(PM2)的漏极连接，所述第二NMOS管(NM9)的源极接地；
一第三NMOS管(NM10)，所述第三NMOS管(NM10)的漏极与一第一PMOS管(PM7)的漏极连接，所述第三NMOS管(NM10)的源极接地，所述第三NMOS管(NM10)的栅极与一第十NMOS管(NM7)的漏极连接；
所述第四NMOS管(NM11)，所述第四NMOS管(NM11)的栅极与一反相器(INV)的输出端连接，所述第四NMOS管(NM11)的漏极与所述第一NMOS管(NM8)的漏极连接，所述第四NMOS管(NM11)的源极接地；
一第五NMOS管(NM12)，所述第五NMOS管(NM12)的栅极与所述第三NMOS管(NM10)的漏极，所述第五NMOS管(NM12)的漏极与一第二PMOS管(PM8)的漏极连接，所述第五NMOS管(NM12)的源极与所述第一NMOS管(NM8)的漏极和栅极连接；
所述第一PMOS管(PM7)，用于产生参考电流的镜像电流，所述第一PMOS管(PM7)的漏极与所述第三NMOS管(NM10)的漏极相连，所述第一PMOS管(PM7)的源极接电源；
所述第二PMOS管(PM8)，所述第二PMOS管(PM8)的栅极接地，所述第二PMOS管(PM8)的漏极与所述第五NMOS管(NM12)的漏极连接；
所述反相器(INV)，所述反相器(INV)的输入端与所述第三NMOS管(NM10)的漏极及所述第一PMOS管(PM7)的漏极连接，所述反相器(INV)的输出端与所述第四NMOS管(NM11)的栅极连接。
优选的，所述参考电压输出电路(203)包括一第一级与绝对温度成正比的电路、一第二级与绝对温度成正比的电路及一一级电压偏置电路，所述第一级与绝对温度成正比电路和所述第二级与绝对温度成正比电路构成级联的两级与绝对温度成正比的电路。
优选的，所述第一级与绝对温度成正比电路包括一第六NMOS管(NM3)和一第七NMOS管(NM4)；所述第六NMOS管(NM3)的栅极与所述第七NMOS管(NM4)的栅极和漏极相连，所述第六NMOS管(NM3)的漏极和所述第七NMOS管(NM4)的源极相连，所述第六NMOS管(NM3)的源极接地。
优选的，所述的第二级与绝对温度成正比电路包括一第九NMOS管(NM6)和一第八NMOS管(NM5)；
所述第八NMOS管(NM5)的栅极与所述第九NMOS管(NM6)的栅极和漏极相连，所述第八NMOS管(NM5)的漏极和所述第九NMOS管(NM6)的源极相连，所述第八NMOS管(NM5)的源极与所述第六NMOS管(NM3)的漏极以及所述第七NMOS管(NM4)的源极相连。
优选的，所述第一级电压偏置电路包括一第十NMOS管(NM7)；所述第十NMOS管(NM7)的栅极与漏极相连，所述第十NMOS管(NM7)的源极与所述第八NMOS管(NM5)的漏极以及所述第九NMOS管(NM6)的源极相连；所述两级与绝对温度成正比电路与所述电压偏置电路级联后在所述第十NMOS管(NM7)的栅极、漏极产生零温度系数的参考电压Vref。
优选的，所述参考电流产生电路(202)包括：
一第三PMOS管(PM1)，所述第三PMOS管(PM1)的栅极与一第四PMOS管(PM2)的栅极连接，所述第三PMOS管(PM1)的漏极与一第十一NMOS管(NM1)的漏极连接；
所述第四PMOS管(PM2)，所述第四PMOS管(PM2)的栅极和漏极相连，并与所述第三PMOS管(PM1)的栅极相连，所述第三PMOS管(PM1)和所述第四PMOS管(PM2)的漏极用于产生相等的镜像偏置电流；
所述第十一NMOS管(NM1)，所述第十一NMOS管(NM1)的栅极和漏极相连，并与第十二NMOS管(NM2)的栅极连接，所述第十一NMOS管(NM1)的源极接地，所述第十一NMOS管(NM1)的漏极与所述第三PMOS管(PM1)的漏极连接；
所述第十二NMOS管(NM2)，所述第十二NMOS管(NM2)的栅极与所述第十一NMOS管(NM1)的栅极连接，所述第十二NMOS管(NM2)的漏极与所述第四PMOS管(PM2)的漏极连接，所述第十二NMOS管(NM2)的源极与一第十三NMOS管(NMR)的漏极连接，所述第十一NMOS管(NM1)与所述第十二NMOS管(NM2)产生栅源电压差；
所述第十三NMOS管(NMR)，所述第十三NMOS管(NMR)的源极接地，所述第十三NMOS管(NMR)的漏极与所述第十二NMOS管(NM2)的源极连接，所述第十三NMOS管(NMR)的栅极连接所述参考电压；
一第八PMOS管(PM3)，所述第八PMOS管(PM3)的栅极与所述第四PMOS管(PM2)的栅极连接，所述第八PMOS管(PM3)的源极接电源，所述第八PMOS管(PM3)用于产生输出至所述系统其他模块的参考电流。
优选的，所述参考电流表达式为：
Figure BDA0002560629490000041
其中：
K为所述NMOS管的宽长比；
μ为所述NMOS管的迁移率；
Cox为所述NMOS管的栅氧电容；
VGS为所述NMOS管的栅源电压；
RNMR为所述NOMS管的电阻；
VTH为所述NMOS管的阈值电压；
Vref为所述输出参考电压。
优选的，所述参考偏置电路(204)包括一第五PMOS管(PM4)、一第六PMOS管(PM5)及一第七PMOS管(PM6)；
所述第五PMOS管(PM4)、所述第六PMOS管(PM5)和所述第七PMOS管(PM6)的栅极并联，所述第五PMOS管(PM4)、所述第六PMOS管(PM5)和所述第七PMOS管(PM6)的源极接电源，所述第五PMOS管(PM4)、所述第六PMOS管(PM5)和所述第七PMOS管(PM6)的漏极分别与所述第七NMOS管(NM4)、所述第九NMOS管(NM6)和所述第十NMOS管(NM7)的漏极相连；所述第一级与绝对温度成正比电流电路由所述第五PMOS管(PM4)产生所述镜像偏置电流，所述第二级与绝对温度成正比电流电路由所述第六PMOS管(PM5)产生所述镜像偏置电流，所述电压偏置电路由所述第七PMOS管(PM6)产生所述镜像偏置电流；所述第五PMOS管(PM4)、所述第六PMOS管(PM5)和所述第七PMOS管(PM6)产生的所述镜像偏置电流与单位电流的比值可以在芯片生产完成后通过熔丝的方式或在寄存器等存储设备的辅助下分别进行修调。
优选的，所述参考电压表达式为：
Figure BDA0002560629490000051
其中：
VTH为所述NMOS管的阈值电压；
κ为所述NMOS管阈值电压的温度系数；
T为绝对温度；
K为所述NMOS管的宽长比；
η为所述NMOS管亚阈值区的斜率因子；
kB为玻尔兹曼常数；
q为单位电荷量；
L为所述第五PMOS管(PM4)提供的所述镜像偏置电流与单位电流的比值；
M为所述第六PMOS管(PM5)提供的所述镜像偏置电流与单位电流的比值；
N为所述第七PMOS管(PM6)提供的所述镜像偏置电流与单位电流的比值。
上述技术方案具有如下优点或有益效果：
本发明提供了一种可修调的超低功耗全CMOS参考电压电流产生电路，通过利用N型半导体管的亚阈值区电气特性，可以以极低的功耗产生零温度系数的参考电压以及与绝对温度成正比的参考电流，并通过调整亚阈值区N型半导体管的偏置电流实现参考电压的修调，且不影响其原有温度特性，既极大地降低了电路的功耗又可以有效补偿因生产所致的器件参数差异。
附图说明
图1是现有的可修调带隙基准源电路的电路图；
图2是本发明的可修调亚阈值型电压电流基准源电路示意图；
图3是本发明的可修调亚阈值型电压电流基准源电路的一种具体实施。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
针对现有技术中存在的上述问题，现提供一种参考电压可修调的极低功耗亚阈值型电压电流基准源电路及其具体的修调方法，如图2所示，包括：
一参考电流产生电路(202)，用于产生与绝对温度成正比的参考电流；
一启动电路(201)，与参考电流产生电路(202)连接，用以控制参考电流产生电路(202)工作于正常工作点；
一参考电压输出电路(203)，分别与启动电路(201)和参考电流产生电路(202)连接，并输出零温度系数的参考电压；
一可修调的参考偏置电路(204)，分别与参考电流产生电路(202)和参考电压输出电路(203)连接，可修调的参考偏置电路(204)产生参考电流的镜像电流，为参考电压输出电路(203)提供可修调的偏置电流。
作为一种优选的实施方式，启动电路(201)包括：
一第一NMOS管(NM8)，第一NMOS管(NM8)的源极接地，第一NMOS管(NM8)的漏极与栅极相连，第一NMOS管(NM8)的栅极连接第二NMOS管(NM9)的栅极；
一第二NMOS管(NM9)，用于产生下拉电流，第二NMOS管(NM9)的栅极与第一NMOS管(NM8)的栅极连接，第二NMOS管(NM9)的漏极与第四PMOS管(PM2)的漏极连接，第二NMOS管(NM9)的源极接地；
一第三NMOS管(NM10)，第三NMOS管(NM10)的漏极与第一PMOS管(PM7)的漏极连接，第三NMOS管(NM10)的源极接地，第三NMOS管(NM10)的栅极与第十NMOS管(NM7)的漏极连接；
一第四NMOS管(NM11)，第四NMOS管(NM11)的栅极与反相器(INV)的输出端连接，第四NMOS管(NM11)的漏极与第一NMOS管(NM8)的漏极连接，第四NMOS管(NM11)的源极接地；
一第五NMOS管(NM12)，第五NMOS管(NM12)的栅极与第三NMOS管(NM10)的漏极连接，第五NMOS管(NM12)的漏极与第二PMOS管(PM8)的漏极连接，第五NMOS管(NM12)的源极与第一NMOS管(NM8)的漏极和栅极连接；
一第一PMOS管(PM7)，用于产生参考电流的镜像电流，第一PMOS管(PM7)的漏极与第三NMOS管(NM10)的漏极相连，第一PMOS管(PM7)的源极接电源；
一第二PMOS管(PM8)，第二PMOS管(PM8)的栅极接地，第二PMOS管(PM8)的漏极与第五NMOS管(NM12)的漏极连接；
一反相器(INV)，反相器(INV)的输入端与第三NMOS管(NM10)的漏极及第一PMOS管(PM7)的漏极连接，反相器(INV)的输出端与第四NMOS管(NM11)的栅极连接。
作为一种优选的实施方式，参考电压输出电路(203)包括一第一级与绝对温度成正比的电路、一第二级与绝对温度成正比的电路及一一级电压偏置电路，第一级与绝对温度成正比电路和第二级与绝对温度成正比电路构成级联的两级与绝对温度成正比的电路。
作为一种优选的实施方式，第一级与绝对温度成正比电路包括一第六NMOS管(NM3)和一第七NMOS管(NM4)；第六NMOS管(NM3)的栅极与第七NMOS管(NM4)的栅极和漏极相连，第六NMOS管(NM3)的漏极和第七NMOS管(NM4)的源极相连，第六NMOS管(NM3)的源极接地。
作为一种优选的实施方式，第二级与绝对温度成正比电路包括一第九NMOS管(NM6)和一第八NMOS管(NM5)，第八NMOS管(NM5)的栅极与第九NMOS管(NM6)的栅极和漏极相连，第八NMOS管(NM5)的漏极和第九NMOS管(NM6)的源极相连，第八NMOS管(NM5)的源极与第六NMOS管(NM3)的漏极以及第七NMOS管(NM4)的源极相连。
作为一种优选的实施方式，一级电压偏置电路包括一第十NMOS管(NM7)；第十NMOS管(NM7)的栅极与漏极相连，第十NMOS管(NM7)的源极与第八NMOS管(NM5)的漏极以及第九NMOS管(NM6)的源极相连；两级与绝对温度成正比电路与电压偏置电路级联后在第十NMOS管(NM7)的栅极、漏极产生零温度系数的参考电压Vref。
作为一种优选的实施方式，参考电流产生电路(202)包括：
一第三PMOS管(PM1)，第三PMOS管(PM1)的栅极与第四PMOS管(PM2)的栅极连接，第三PMOS管(PM1)的漏极与第十一NMOS管(NM1)的漏极连接；
一第四PMOS管(PM2)，第四PMOS管(PM2)的栅极和漏极相连，并与第三PMOS管(PM1)的栅极相连，第三PMOS管(PM1)和第四PMOS管(PM2)的漏极用于产生相等的镜像偏置电流；
一第十一NMOS管(NM1)，第十一NMOS管(NM1)的栅极和漏极相连，并与第十二NMOS管(NM2)的栅极连接，第十一NMOS管(NM1)的源极接地，第十一NMOS管(NM1)的漏极与第三PMOS管(PM1)的漏极连接；
一第十二NMOS管(NM2)，第十二NMOS管(NM2)的栅极与第十一NMOS管(NM1)的栅极连接，第十二NMOS管(NM2)的漏极与第四PMOS管(PM2)的漏极连接，第十二NMOS管(NM2)的源极与第十三NMOS管(NMR)的漏极连接，第十一NMOS管(NM1)与第十二NMOS管(NM2)产生栅源电压差；
一第十三NMOS管(NMR)，第十三NMOS管(NMR)的源极接地，第十三NMOS管(NMR)的漏极与第十二NMOS管(NM2)的源极连接，第十三NMOS管(NMR)的栅极连接参考电压；
一第八PMOS管(PM3)，第八PMOS管(PM3)的栅极与第四PMOS管(PM2)的栅极连接，第八PMOS管(PM3)的源极接电源，第八PMOS管(PM3)用于产生输出至系统其他模块的参考电流。
作为一种优选的实施方式，参考电流表达式为：
Figure BDA0002560629490000091
其中：
K为N型半导体管的宽长比；
μ为NMOS管的迁移率；
Cox为NMOS管的栅氧电容；
VGS为NMOS管的栅源电压；
RNMR为NOMS管的电阻；
VTH为NMOS管的阈值电压；
Vref为输出参考电压。
作为一种优选的实施方式，参考偏置电路(204)包括一第五PMOS管(PM4)、一第六PMOS管(PM5)及一第七PMOS管(PM6)；
第五PMOS管(PM4)、第六PMOS管(PM5)和第七PMOS管(PM6)的栅极并联，第五PMOS管(PM4)、第六PMOS管(PM5)和第七PMOS管(PM6)的源极接电源，第五PMOS管(PM4)、第六PMOS管(PM5)和第七PMOS管(PM6)的漏极分别与第七NMOS管(NM4)、第九NMOS管(NM6)和第十NMOS管(NM7)的漏极相连；第一级与绝对温度成正比电流电路由第五PMOS管(PM4)产生镜像偏置电流，第二级与绝对温度成正比电流电路由第六PMOS管(PM5)产生镜像偏置电流，电压偏置电路由第七PMOS管(PM6)产生镜像偏置电流；第五PMOS管(PM4)、第六PMOS管(PM5)和第七PMOS管(PM6)产生的镜像偏置电流与单位电流的比值可以在芯片生产完成后通过熔丝的方式或在寄存器等存储设备的辅助下分别进行修调。
作为一种优选的实施方式，参考电压表达式为：
Figure BDA0002560629490000101
其中：
VTH为NMOS管的阈值电压；
κ为NMOS管阈值电压的温度系数；
T为绝对温度；
K为NMOS管的宽长比；
η为NMOS管亚阈值区的斜率因子；
kB为玻尔兹曼常数；
q为单位电荷量；
L为第五PMOS管(PM4)提供的镜像偏置电流与单位电流的比值；
M为第六PMOS管(PM5)提供的镜像偏置电流与单位电流的比值；
N为第七PMOS管(PM6)提供的镜像偏置电流与单位电流的比值。
现提供一具体实施例，对本技术方案进行进一步阐释和说明：
如图3所示，上述可修调亚阈值型电压电流基准源电路依然包括4个部分：启动电路(301)，参考电流产生电路(302)，参考电压输出电路(303)，可修调参考偏置电路(304)。
作为一种优选的实施方式，启动电路(301)如前文所述，用于帮助参考电流产生电路脱离非理想稳定点而进入正常工作点，并在系统存在干扰时保证电路不偏离正常工作点。该部分电路与图2中的启动电路相比，只增加了一个PMOS管(PM7_2)，用以按比例减小该支路漏电流至单位电流的一半。正常工作时，自偏置及栅极下拉支路的电流为零，而由PM7、PM7_2、NM10构成的参考电压监测电路需常时工作，因此应避免较大的偏置电流而增加无谓的静态功耗。
作为一种优选的实施方式，参考电流产生电路(302)，在产生参考电流时应尽可能保证NM1、NM2的漏极电压、漏电流匹配，否则该电路所产生的参考电流、电压将受到供电电压的显著影响。
对于NM1、NM2的漏极电压的控制，可采用共源共栅结构来实现。为满足更大的工作电压范围，增加了PM0、NM1C、NM2C与NM1、NM2共同构成自偏置共源共栅电路。该实施方法是本领域通用的控制镜像电流管漏极电压的方法，在此不再多加描述与分析。类似的，通过增加NM0、PM1C、PM2C，可有效控制PM1、PM2的漏极电压，使得两条支路的电流完全匹配。
现有技术中，对于PMOS漏极电压的控制，往往采用运算放大器进行电压钳位的方法来实现。然而，该实施方案无疑又会增加额外的静态功耗，对于以超低功耗设计为目的的本发明而言，并不如自偏置共源共栅设计更合理。
作为一种优选的实施方式，参考电压输出电路(303)中的NMC是输出参考电压Vref的稳压电容。
作为一种优选的实施方式，可修调参考偏置电路(304)中PM4及其共源共栅管PM4C、PM6及其共源共栅管PM4C分别为第一级PTAT电路和电压偏置电路提供单位电流进行偏置，而第二级PTAT电路的偏置电流由一组4位可控开关电流提供，其默认值为11倍单位电流，可调步进为单位电流，可变范围为4倍单位电流至18倍单位电流。
在该具体实施方案中，单位电流为1nA，因此电路的总静态功耗为22nA，其(-40℃～120℃范围内)温度系数为50ppm/℃，而输出电压可调范围约为±10％Vref。
综上，本发明提供了一种参考电压可修调的极低功耗亚阈值型电压电流基准源电路，通过利用N型半导体管的亚阈值区电气特性，可以以极低的功耗产生零温度系数的参考电压以及与绝对温度成正比的参考电流，并通过调整亚阈值区N型半导体管的偏置电流实现参考电压的修调，且不影响其原有温度特性，既极大地降低了电路的功耗又可以有效补偿因生产所致的器件参数差异。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种可修调的超低功耗全CMOS参考电压电流产生电路，其特征在于，包括：
一参考电流产生电路(202)，用于产生与绝对温度成正比的参考电流；
一启动电路(201)，与所述参考电流产生电路(202)连接，用以控制所述参考电流产生电路(202)工作于正常工作点；
一参考电压输出电路(203)，分别与所述启动电路(201)和所述参考电流产生电路(202)连接，并输出零温度系数的参考电压；
一可修调的参考偏置电路(204)，分别与所述参考电流产生电路(202)和所述参考电压输出电路(203)连接，所述可修调的参考偏置电路(204)产生所述参考电流的镜像电流，为所述参考电压输出电路(203)提供可修调的偏置电流。
2.根据权利要求1所述的参考电压电流产生电路，其特征在于，所述启动电路(201)包括：
一第一NMOS管(NM8)，所述第一NMOS管(NM8)的源极接地，所述第一NMOS管(NM8)的漏极与栅极相连，所述第一NMOS管(NM8)的栅极连接一第二NMOS管(NM9)的栅极；
所述第二NMOS管(NM9)，用于产生下拉电流，所述第二NMOS管(NM9)的栅极与所述第一NMOS管(NM8)的栅极连接，所述第二NMOS管(NM9)的漏极与一第四PMOS管(PM2)的漏极连接，所述第二NMOS管(NM9)的源极接地；
一第三NMOS管(NM10)，所述第三NMOS管(NM10)的漏极与一第一PMOS管(PM7)的漏极连接，所述第三NMOS管(NM10)的源极接地，所述第三NMOS管(NM10)的栅极与一第十NMOS管(NM7)的漏极连接；
所述第四NMOS管(NM11)，所述第四NMOS管(NM11)的栅极与一反相器(INV)的输出端连接，所述第四NMOS管(NM11)的漏极与所述第一NMOS管(NM8)的漏极连接，所述第四NMOS管(NM11)的源极接地；
一第五NMOS管(NM12)，所述第五NMOS管(NM12)的栅极与所述第三NMOS管(NM10)的漏极连接，所述第五NMOS管(NM12)的漏极与一第二PMOS管(PM8)的漏极连接，所述第五NMOS管(NM12)的源极与所述第一NMOS管(NM8)的漏极和栅极连接；
所述第一PMOS管(PM7)，用于产生参考电流的镜像电流，所述第一PMOS管(PM7)的漏极与所述第三NMOS管(NM10)的漏极相连，所述第一PMOS管(PM7)的源极接电源；
所述第二PMOS管(PM8)，所述第二PMOS管(PM8)的栅极接地，所述第二PMOS管(PM8)的漏极与所述第五NMOS管(NM12)的漏极连接；
所述反相器(INV)，所述反相器(INV)的输入端与所述第三NMOS管(NM10)的漏极及所述第一PMOS管(PM7)的漏极连接，所述反相器(INV)的输出端与所述第四NMOS管(NM11)的栅极连接。
3.根据权利要求1所述的参考电压电流产生电路，其特征在于，所述参考电压输出电路(203)包括一第一级与绝对温度成正比的电路、一第二级与绝对温度成正比的电路及一一级电压偏置电路，所述第一级与绝对温度成正比电路和所述第二级与绝对温度成正比电路构成级联的两级与绝对温度成正比的电路。
4.根据权利要求3所述的参考电压电流产生电路，其特征在于，所述第一级与绝对温度成正比电路包括一第六NMOS管(NM3)和一第七NMOS管(NM4)；所述第六NMOS管(NM3)的栅极与所述第七NMOS管(NM4)的栅极和漏极相连，所述第六NMOS管(NM3)的漏极和所述第七NMOS管(NM4)的源极相连，所述第六NMOS管(NM3)的源极接地。
5.根据权利要求3所述的参考电压电流产生电路，其特征在于，所述的第二级与绝对温度成正比电路包括一第九NMOS管(NM6)和一第八NMOS管(NM5)；
所述第八NMOS管(NM5)的栅极与所述第九NMOS管(NM6)的栅极和漏极相连，所述第八NMOS管(NM5)的漏极和所述第九NMOS管(NM6)的源极相连，所述第八NMOS管(NM5)的源极与所述第六NMOS管(NM3)的漏极以及所述第七NMOS管(NM4)的源极相连。
6.根据权利要求3所述的参考电压电流产生电路，其特征在于，所述第一级电压偏置电路包括一第十NMOS管(NM7)；所述第十NMOS管(NM7)的栅极与漏极相连，所述第十NMOS管(NM7)的源极与所述第八NMOS管(NM5)的漏极以及所述第九NMOS管(NM6)的源极相连；所述两级与绝对温度成正比电路与所述电压偏置电路级联后在所述第十NMOS管(NM7)的栅极、漏极产生零温度系数的参考电压Vref。
7.根据权利要求1所述的参考电压电流产生电路，其特征在于，所述参考电流产生电路(202)包括：
一第三PMOS管(PM1)，所述第三PMOS管(PM1)的栅极与一第四PMOS管(PM2)的栅极连接，所述第三PMOS管(PM1)的漏极与一第十一NMOS管(NM1)的漏极连接；
所述第四PMOS管(PM2)，所述第四PMOS管(PM2)的栅极和漏极相连，并与所述第三PMOS管(PM1)的栅极相连，所述第三PMOS管(PM1)和所述第四PMOS管(PM2)的漏极用于产生相等的镜像偏置电流；
所述第十一NMOS管(NM1)，所述第十一NMOS管(NM1)的栅极和漏极相连，并与第十二NMOS管(NM2)的栅极连接，所述第十一NMOS管(NM1)的源极接地，所述第十一NMOS管(NM1)的漏极与所述第三PMOS管(PM1)的漏极连接；
所述第十二NMOS管(NM2)，所述第十二NMOS管(NM2)的栅极与所述第十一NMOS管(NM1)的栅极连接，所述第十二NMOS管(NM2)的漏极与所述第四PMOS管(PM2)的漏极连接，所述第十二NMOS管(NM2)的源极与一第十三NMOS管(NMR)的漏极连接，所述第十一NMOS管(NM1)与所述第十二NMOS管(NM2)产生栅源电压差；
所述第十三NMOS管(NMR)，所述第十三NMOS管(NMR)的源极接地，所述第十三NMOS管(NMR)的漏极与所述第十二NMOS管(NM2)的源极连接，所述第十三NMOS管(NMR)的栅极连接所述参考电压；
一第八PMOS管(PM3)，所述第八PMOS管(PM3)的栅极与所述第四PMOS管(PM2)的栅极连接，所述第八PMOS管(PM3)的源极接电源，所述第八PMOS管(PM3)用于产生输出至所述系统其他模块的参考电流。
8.根据权利要求7所述的参考电压电流产生电路，其特征在于，所述参考电流表达式为：
Figure FDA0002560629480000031
其中：
K为所述NMOS管的宽长比；
μ为所述NMOS管的迁移率；
Cox为所述NMOS管的栅氧电容；
VGS为所述NMOS管的栅源电压；
RNMR为所述NOMS管的电阻；
VTH为所述NMOS管的阈值电压；
Vref为所述输出参考电压。
9.根据权利要求1所述的参考电压电流产生电路，其特征在于，所述参考偏置电路(204)包括一第五PMOS管(PM4)、一第六PMOS管(PM5)及一第七PMOS管(PM6)；
所述第五PMOS管(PM4)、所述第六PMOS管(PM5)和所述第七PMOS管(PM6)的栅极并联，所述第五PMOS管(PM4)、所述第六PMOS管(PM5)和所述第七PMOS管(PM6)的源极接电源，所述第五PMOS管(PM4)、所述第六PMOS管(PM5)和所述第七PMOS管(PM6)的漏极分别与所述第七NMOS管(NM4)、所述第九NMOS管(NM6)和所述第十NMOS管(NM7)的漏极相连；所述第一级与绝对温度成正比电流电路由所述第五PMOS管(PM4)产生所述镜像偏置电流，所述第二级与绝对温度成正比电流电路由所述第六PMOS管(PM5)产生所述镜像偏置电流，所述电压偏置电路由所述第七PMOS管(PM6)产生所述镜像偏置电流；所述第五PMOS管(PM4)、所述第六PMOS管(PM5)和所述第七PMOS管(PM6)产生的所述镜像偏置电流与单位电流的比值在芯片生产完成后通过熔丝的方式或在寄存器存储设备的辅助下分别进行修调。
10.根据权利要求3所述的参考电压电流产生电路，其特征在于，所述参考电压表达式为：
Figure FDA0002560629480000041
其中：
VTH为所述NMOS管的阈值电压；
κ为所述NMOS管阈值电压的温度系数；
T为绝对温度；
K为所述NMOS管的宽长比；
η为所述NMOS管亚阈值区的斜率因子；
kB为玻尔兹曼常数；
q为单位电荷量；
L为所述第五PMOS管(PM4)提供的所述镜像偏置电流与单位电流的比值；
M为所述第六PMOS管(PM5)提供的所述镜像偏置电流与单位电流的比值；
N为所述第七PMOS管(PM6)提供的所述镜像偏置电流与单位电流的比值。
CN202010604852.7A 2020-06-29 2020-06-29 一种可修调的超低功耗全cmos参考电压电流产生电路 Active CN111625043B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010604852.7A CN111625043B (zh) 2020-06-29 2020-06-29 一种可修调的超低功耗全cmos参考电压电流产生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010604852.7A CN111625043B (zh) 2020-06-29 2020-06-29 一种可修调的超低功耗全cmos参考电压电流产生电路

Publications (2)

Publication Number Publication Date
CN111625043A true CN111625043A (zh) 2020-09-04
CN111625043B CN111625043B (zh) 2022-06-24

Family

ID=72259478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010604852.7A Active CN111625043B (zh) 2020-06-29 2020-06-29 一种可修调的超低功耗全cmos参考电压电流产生电路

Country Status (1)

Country Link
CN (1) CN111625043B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113282128A (zh) * 2021-04-20 2021-08-20 珠海博雅科技有限公司 亚阈值基准电压源电路、电路板及基准电压源
CN113885643A (zh) * 2021-10-28 2022-01-04 中国电子科技集团公司第二十四研究所 一种针对基准电压的修调电路及修调方法
CN114245039A (zh) * 2021-11-18 2022-03-25 北京领丰视芯科技有限责任公司 读出集成电路和红外成像仪
CN114578889A (zh) * 2022-03-08 2022-06-03 安徽传矽微电子有限公司 一种可控的低功耗cmos参考源及其模块和芯片
CN115173817A (zh) * 2022-09-05 2022-10-11 深圳市单源半导体有限公司 一种差分放大电路、误差放大电路及其修调方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202486648U (zh) * 2012-03-16 2012-10-10 北京经纬恒润科技有限公司 基准电压源启动电路
CN104950971A (zh) * 2015-06-11 2015-09-30 中国人民解放军国防科学技术大学 一种低功耗亚阈值型cmos带隙基准电压电路
WO2016144517A1 (en) * 2015-03-10 2016-09-15 Qualcomm Incorporated Precision bandgap reference
CN108491023A (zh) * 2018-05-22 2018-09-04 电子科技大学 一种低功耗高精度的电流基准电路
CN109491433A (zh) * 2018-11-19 2019-03-19 成都微光集电科技有限公司 一种适用于图像传感器的基准电压源电路结构
CN208766549U (zh) * 2018-09-13 2019-04-19 杭州旗捷科技有限公司 启动电路、核心电路、耗材芯片、耗材
WO2020039978A1 (ja) * 2018-08-24 2020-02-27 ソニーセミコンダクタソリューションズ株式会社 基準電圧回路、及び、電子機器
CN111338417A (zh) * 2020-03-30 2020-06-26 中国科学院微电子研究所 电压基准源以及基准电压输出方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN202486648U (zh) * 2012-03-16 2012-10-10 北京经纬恒润科技有限公司 基准电压源启动电路
WO2016144517A1 (en) * 2015-03-10 2016-09-15 Qualcomm Incorporated Precision bandgap reference
CN104950971A (zh) * 2015-06-11 2015-09-30 中国人民解放军国防科学技术大学 一种低功耗亚阈值型cmos带隙基准电压电路
CN108491023A (zh) * 2018-05-22 2018-09-04 电子科技大学 一种低功耗高精度的电流基准电路
WO2020039978A1 (ja) * 2018-08-24 2020-02-27 ソニーセミコンダクタソリューションズ株式会社 基準電圧回路、及び、電子機器
CN208766549U (zh) * 2018-09-13 2019-04-19 杭州旗捷科技有限公司 启动电路、核心电路、耗材芯片、耗材
CN109491433A (zh) * 2018-11-19 2019-03-19 成都微光集电科技有限公司 一种适用于图像传感器的基准电压源电路结构
CN111338417A (zh) * 2020-03-30 2020-06-26 中国科学院微电子研究所 电压基准源以及基准电压输出方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113282128A (zh) * 2021-04-20 2021-08-20 珠海博雅科技有限公司 亚阈值基准电压源电路、电路板及基准电压源
CN113885643A (zh) * 2021-10-28 2022-01-04 中国电子科技集团公司第二十四研究所 一种针对基准电压的修调电路及修调方法
CN113885643B (zh) * 2021-10-28 2022-10-11 中国电子科技集团公司第二十四研究所 一种针对基准电压的修调电路及修调方法
CN114245039A (zh) * 2021-11-18 2022-03-25 北京领丰视芯科技有限责任公司 读出集成电路和红外成像仪
CN114578889A (zh) * 2022-03-08 2022-06-03 安徽传矽微电子有限公司 一种可控的低功耗cmos参考源及其模块和芯片
CN114578889B (zh) * 2022-03-08 2023-10-17 安徽传矽微电子有限公司 一种可控的低功耗cmos参考源及其模块和芯片
CN115173817A (zh) * 2022-09-05 2022-10-11 深圳市单源半导体有限公司 一种差分放大电路、误差放大电路及其修调方法
CN115173817B (zh) * 2022-09-05 2022-12-02 深圳市单源半导体有限公司 一种差分放大电路、误差放大电路及其修调方法

Also Published As

Publication number Publication date
CN111625043B (zh) 2022-06-24

Similar Documents

Publication Publication Date Title
CN111625043B (zh) 一种可修调的超低功耗全cmos参考电压电流产生电路
US10152078B2 (en) Semiconductor device having voltage generation circuit
CN108153360B (zh) 一种带隙基准电压源
US11966245B2 (en) Voltage reference source circuit and low power consumption power supply system
CN109450415B (zh) 一种延迟电路
CN114200994B (zh) 一种低压差线性稳压器和激光测距电路
CN113703510B (zh) 一种低功耗的带隙基准电路
US20170178734A1 (en) Device for generating a voltage reference comprising a non-volatile memory cell
CN101149628B (zh) 一种基准电压源电路
CN111026221A (zh) 一种工作在低电源电压下的电压基准电路
CN214335582U (zh) 用于低功耗芯片的过温保护电路
CN108958347A (zh) 一种带负反馈的基准电路
CN114995573B (zh) 一种由反馈网络修调的低压差线性稳压器
US10310529B1 (en) Linear voltage regulator for low-power digital circuit of chip
CN113885639B (zh) 基准电路、集成电路及电子设备
CN114578889B (zh) 一种可控的低功耗cmos参考源及其模块和芯片
CN113110680B (zh) 一种基准电路的启动电路和基准电路
CN115079762A (zh) 低压差线性稳压器电路
CN114172499A (zh) 复位电路
CN113359942A (zh) 一种低功耗电压基准电路
CN114115415B (zh) 一种低压差线性稳压电路
CN116633116B (zh) 低功耗电流源、电流源电路、芯片及具有其的电子设备
CN110794909B (zh) 一种输出电压可调的超低功耗电压基准源电路
CN107908221A (zh) 一种低功耗ldo系统
CN108664073B (zh) 一种探测电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant