CN113110680B - 一种基准电路的启动电路和基准电路 - Google Patents
一种基准电路的启动电路和基准电路 Download PDFInfo
- Publication number
- CN113110680B CN113110680B CN202110591993.4A CN202110591993A CN113110680B CN 113110680 B CN113110680 B CN 113110680B CN 202110591993 A CN202110591993 A CN 202110591993A CN 113110680 B CN113110680 B CN 113110680B
- Authority
- CN
- China
- Prior art keywords
- tube
- circuit
- electrode
- transistor
- reference circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明提供了一种基准电路的启动电路和基准电路，通过本发明提供的一种基准电路的启动电路，只需要一个简单的PMOS管就可以实现基准电路零电流状态的启动。整个启动电路结构非常简单，节约成本。而且在基准电路正常工作时，基准电路的启动电路不消耗电流，大大降低了功率损耗。此外本发明还提供一种内设有本发明提供的基准电路的启动电路的基准电路，相比与传统的基准电路具有低功耗、低温度系数、高电源抑制比、加工工艺简单的优点。
Description
技术领域
本发明涉及带隙基准电路的技术领域，特别涉及一种基准电路的启动电路和基准电路。
背景技术
基准电路也被称作带隙基准(bandgap)电路，由Robert Widla于1971年发明。现有的带隙基准电路一般被分为电压型带隙基准电路和电流型带隙基准电路。它通过一个正温度系数的电压与一个负温度系数的电压进行加权相加，从而得到一个不随温度变换的稳定电压。通过对电路元件的了解可知，双极型晶体管的基极-发射极电压具有负温度系数，而两个工作在不同电流密度下双极型晶体管的基极-发射极电压差值具有正温度系数，利用放大器两个输入端电压相近的特性可以将正负温度系数结合起来得到去除温度影响的结果。
基准电路广泛应用于各种模拟集成电路、数模混合信号集成电路和系统集成芯片中，其精度和稳定性直接决定整个系统的精度，在模/数转换器(ADC)、数/模转换器(DAC)、动态存储器(DRAM)等集成电路设计中，低温度系数、高电源抑制比的基准电路十分关键。
在传统的基准电路中，往往存在两个工作状态：正常工作状态和零电流工作状态。其中零电流工作状态是指上电后电源电压缓慢上升时，两条或多条支路中电流一直保持零电流，整个电路处于平衡态的工作状态。因此需要在基准电路内部设置有启动电路，而启动电路的作用就是让整个电路脱离上述零电流平衡态从而正常工作。而随着电子技术的发展与进步，现代电子系统对基准电路的功耗也提出了越来越高的要求。但在现有的基准电路中，启动电路存在工作时消耗大量电流的问题，有时其消耗的电流比基准电路本身还要多。
发明内容
本发明的目的就是解决背景技术中提到的上述问题，提出一种基准电路的启动电路和基准电路，能够大大降低启动电路工作时的功耗，并解决了需要在启动电路中集成大阻值电阻带来的整个基准电路芯片面积增大、面积利用率降低的问题。
为实现上述目的，本发明首先提出了一种基准电路的启动电路，包括一个PMOS管，所述PMOS管的栅极用于与运算放大电路的VBG端、电流产生电路第一端相连，所述PMOS管的源极用于与所述运算放大电路第一端相连，所述PMOS管的漏极用于与所述运算放大电路第二端相连；当基准电路进入零电流状态，所述PMOS管通过控制所述运算放大电路第一端的电流分配从而控制所述运算放大电路第二端的电压，进而使基准电路脱离零电流状态；当所述基准电路正常工作后，所述PMOS管的栅源电压大于PMOS管的开启电压并不再影响所述基准电路。
可选的，所述PMOS管的源极与所述运算放大电路中的M1管源极、M2管源极相连，所述PMOS管的漏极与所述运算放大电路中的M3管漏极、M3管栅极、M4管栅极相连，所述M1管漏极与所述M3管漏极相连，所述M2管漏极与所述M4管漏极相连，所述M3管栅极和所述M4管栅极分别接地。
可选的，所述PMOS管通过控制运算放大电路第一端的电流分配从而控制所述运算放大电路第二端的电压，进而使基准电路脱离零电流状态具体为：
在零电流状态下，PMOS管、M1管和M2管处于导通状态，所述运算放大电路第一端的电流大部分流入了所述M1管、所述PMOS管和所述M3管，小部分流入了所述M2管，使所述运算放大电路第二端M3管栅极、M4管栅极电压上升并使M4管导通，与M4管相连的M5管关断；所述运算放大电路的VBG端的电流不流向所述M5管而是流向所述电流产生电路中的三极管Q1和三极管Q2，从而使基准电路脱离零电流状态。
可选的，所述当基准电路正常工作后，VBG端的电压为1.2V，所述电流产生电路中的三极管Q1和三极管Q2导通，M1管、M2管源极被钳位到1.4V，所述PMOS管处于关闭状态，对电路正常工作不再产生影响。
本发明实施例还提供了一种基准电路，包括电流产生电路、运算放大电路、和上述基准电路的启动电路，所述电流产生电路的一端与所述基准电路的启动电路的栅极相连，所述运算放大电路的第一端与所述基准电路的启动电路的源极相连，所述运算放大电路第二端与所述基准电路的启动电路的漏极相连。
可选的，所述电流产生电路包括电阻R1、电阻R2、电阻R3、三极管Q1、三极管Q2，其中所述R1第一端分别与所述R2第一端、所述启动电路的栅极相连，所述R1第二端分别与所述Q1发射极、所述运算放大电路的正相输入端相连；所述Q1基极分别与Q1集电极、gnd端相连；所述R2第二端分别与所述R3第一端、所述运算放大电路的反相输入端相连；所述R3第二端与所述Q2发射极相连；所述Q2基极分别与Q2集电极、gnd端相连。
可选的，所述运算放大电路包括M1管、M2管、M3管、M4管、M5管、M6管、M7管、M8管、电流源，其中所述M1管、M2管、M6管、M7管、M8管是PMOS工艺，M3管、M4管、M5管是NMOS工艺；所述M6管源极分别与M7管源极、M8管源极、内部工作电压端VDD相连，M6管栅极分别与M7管栅极、M8管栅极、M6管漏极相连；所述M7管漏极分别与M1管源极、M2管源极、所述启动电路的源极相连；所述M8管漏极作为运算放大电路的VBG端分别与M5管漏极、所述启动电路的栅极相连；所述M1管栅极与所述电流产生电路中电阻R2第二端相连，M1管漏极分别与M3管漏极、M3管栅极、M4管栅极、所述启动电路的漏极相连；所述M2管栅极与所述电流产生电路中电阻R1第二端相连，M2管漏极分别与M4管漏极、M5管栅极相连；所述M3管源极、M4管源极、M5管源极分别与gnd端相连；所述电流源第一端与M6管漏极相连，第二端与gnd端相连。
本发明的有益效果：本发明实施例提供的一种基准电路的启动电路仅由一个PMOS管组成。相比需要设置有大阻值电阻的传统启动模块，本发明实施例提供的基准电路的启动电路能完成基本的对基准电路零电流状态启动功能的同时，简化了基准电路的启动电路的电路结构，降低了基准电路的启动电路的制造成本和难度。
进一步的，本发明实施例提供的一种基准电路的启动电路在基准电路正常工作时，不消耗电流，大大降低了启动电路和整个基准电路的功率损耗。本发明实施例提供的一种基准电路的启动电路相比采用工作在线性区的MOS管代替启动模块内部电阻的技术方案，具有较好的热稳定性和电压稳定性，在不同的工作环境下都维持系统稳定。
此外，本发明实施例还提供了一种基准电路，相比与传统的基准电路具有低功耗、低温度系数、高电源抑制比、加工工艺简单的优点。
本发明的特征及优点将通过实施例结合附图进行详细说明。
附图说明
图1是现有技术中传统的基准电路原理图；
图2是本发明实施例的基准电路原理图。
图中：100-电流产生模块、110-运算放大模块、120-启动模块、130-启动电路、140-电流产生电路、150-运算放大电路。
具体实施方式
为了便于本领域技术人员的理解，下面将结合具体实施例对本发明作进一步详细描述。
本发明实施例针对传统的基准电路中启动电路消耗电流过大，在启动电路中集成大阻值电阻带来的整个基准电路芯片面积增大、面积利用率降低的问题。首先提出一种启动电路，相比现有的启动电路具有更加小的电流消耗、更小的功耗、更加简单的结构。
参阅图1，为现有技术中传统的基准电路原理图，该传统的基准电路由电流产生模块100、运算放大模块110、启动模块120组成。启动模块120由第一端与内部工作电压端VDD相连的电阻R4、漏极与电阻R4第二端相连的NMOS管M9组成。其中M9源极与gnd端相连，M9栅极分别与运算放大电路中VBG端、电流产生模块100一端相连，M9漏极作为VFB端与运算放大模块110中的NMOS管M10栅极相连。该启动模块120的工作原理及过程如下：如果基准电路进入了零电流状态，即电流产生模块100中的Q1、Q2中没有电流流过，这时运算放大模块110中VBG端电压为0V，使得启动模块120中的M9处于关闭状态，VFB端被电阻R4上拉到内部工作电压VDD，从而使得M10打开，并把NMOS管M5栅极下拉到地，M5也随之被关闭。PMOS管M8的电流就会从运算放大模块110中VBG端流入电流产生模块100中的Q1、Q2，从而脱离零电流状态。当电路脱离零电流状态后，VBG端就会输出正常的电压值，约1.2V。VBG端输出电压把M9打开，VFB端被下拉到地，M10也被关闭，这时启动电路就不影响基准电路正常工作了。但M9被打开后，电流随内部工作电压端VDD流经R4、M9、gnd端。启动模块120和整个基准电路工作在非零电流状态时，在电阻R4上存在较大的功率损耗。
故该启动模块120的问题在于：当基准电路脱离零电流状态正常工作后，VFB端电压接近0V，电阻R4消耗的电流为：I＝VDD/R4。以VDD电压为3V为例，为保证启动模块120中电阻R4消耗的电流小于1μA，则电阻R4至少需要3M欧。如果要求进一步降低基准电路和其内部的启动模块120的功耗，则启动模块120中的电阻R4需要设计成更大的阻值。但在芯片内部，大阻值电阻往往会需要很大的面积，芯片的成本也会明显增加。
本发明实施例提供了一种基准电路的启动电路130，仅由一个PMOS管组成。相比需要设置有大阻值电阻的传统启动模块120，本发明实施例提供的基准电路的启动电路130能完成基本的对基准电路零电流状态启动功能的同时，简化了基准电路的启动电路130的电路结构，降低了基准电路的启动电路130的制造成本和难度。
参阅图2，为本发明实施例的基准电路原理图，在本实施例中，基准电路的启动电路130是一个PMOS管，所述PMOS管的栅极用于与运算放大电路150的VBG端、电流产生电路140第一端相连，所述PMOS管的源极用于与运算放大电路150第一端相连，所述PMOS管的漏极用于与运算放大电路150第二端相连；当基准电路进入零电流状态，所述PMOS管通过控制运算放大电路150第一端的电流分配从而控制运算放大电路150第二端的电压，进而使基准电路脱离零电流状态；当基准电路正常工作后，所述PMOS管的栅源电压大于PMOS管的开启电压并不再影响所述基准电路。
具体的，基准电路的启动电路130的PMOS管的源极与运算放大电路150中的M1管源极、M2管源极相连，所述PMOS管的漏极与运算放大电路150中的M3管漏极、M3管栅极、M4管栅极相连，所述M1管漏极与所述M3管漏极相连，所述M2管漏极与所述M4管漏极相连，所述M3管栅极和所述M4管栅极分别接地。
请参阅图2，该基准电路的启动电路130的具体工作过程如下：在零电流状态下，基准电路的启动电路130中的PMOS管、运算放大电路150中的M1管和M2管处于导通状态，运算放大电路150第一端(M7管漏极处)的电流大部分流入了M1管、PMOS管和M3管，小部分流入了M2管，使运算放大电路150第二端M3管栅极、M4管栅极电压上升并使M4管导通，与M4管相连的M5管关断；从而运算放大电路150的VBG端的电流不流向其内部M5管而是流向电流产生电路140中的三极管Q1和三极管Q2，基准电路脱离零电流状态。当基准电路脱离零电流状态正常工作后，VBG端的电压为1.2V，电流产生电路140中的三极管Q1和三极管Q2导通，M1管、M2管源极被钳位到1.4V，使基准电路的启动电路130中PMOS管处于关闭状态，对整个基准电路不再产生影响。
综上所述，本发明实施例提出的一种基准电路的启动电路130，只需要一个简单的PMOS管就可以实现基准电路零电流状态的启动。整个启动电路结构非常简单，节约成本。而且在基准电路正常工作时，基准电路的启动电路130不消耗电流，大大降低了功率损耗。在现有技术中，为了起到节约启动模块120内部电阻面积的作用，往往采用将工作在线性区的MOS管代替启动模块120内部电阻的技术方案。但根据工作在线性区的MOS管的等效电阻公式：
MOS管的等效电阻
。
其中μn 为MOS管的载流子迁移率，Cox为单位面积栅电容，W/L为沟道宽长比，VGS-VTH为过驱动电压。
从而在启动模块正常工作时，该MOS管的载流子迁移率μn 和MOS管阈值电压VTH 都随温度、工艺明显变化，从而导致了启动模块120消耗的电流变化非常大，很难保证在不同的工作环境和条件下整个系统稳定的需要。而本发明实施例提供的一种基准电路的启动电路130相比上述采用工作在线性区的MOS管代替启动模块120内部电阻的技术方案，具有较好的热稳定性和电压稳定性，在不同的工作环境下都维持系统稳定。
此外，本发明实施例还提供了一种基准电路，包括电流产生电路140、运算放大电路150、和上述基准电路的启动电路130，所述电流产生电路140的一端与所述基准电路的启动电路130的栅极相连，所述运算放大电路150的第一端与所述基准电路的启动电路130的源极相连，所述运算放大电路150第二端与所述基准电路的启动电路130的漏极相连。
请参阅图2，在本发明实施例提供的一种基准电路中，所述电流产生电路140包括电阻R1、电阻R2、电阻R3、三极管Q1、三极管Q2，其中所述R1第一端分别与所述R2第一端、基准电路的启动电路130的栅极相连，所述R1第二端分别与所述Q1发射极、所述运算放大电路150的正相输入端相连；所述Q1基极分别与Q1集电极、gnd端相连；所述R2第二端分别与所述R3第一端、所述运算放大电路150的反相输入端相连；所述R3第二端与所述Q2发射极相连；所述Q2基极分别与Q2集电极、gnd端相连。
请参阅图2，在本发明实施例提供的一种基准电路中，所述运算放大电路150包括M1管、M2管、M3管、M4管、M5管、M6管、M7管、M8管、电流源，其中所述M1管、M2管、M6管、M7管、M8管是PMOS工艺，M3管、M4管、M5管是NMOS工艺；所述M6管源极分别与M7管源极、M8管源极、内部工作电压端VDD相连，M6管栅极分别与M7管栅极、M8管栅极、M6管漏极相连；所述M7管漏极分别与M1管源极、M2管源极、基准电路的启动电路130的源极相连；所述M8管漏极作为运算放大电路150的VBG端分别与M5管漏极、基准电路的启动电路130的栅极相连；所述M1管栅极与所述电流产生电路140中电阻R2第二端相连，M1管漏极分别与M3管漏极、M3管栅极、M4管栅极、基准电路的启动电路130的漏极相连；所述M2管栅极与所述电流产生电路140中电阻R1第二端相连，M2管漏极分别与M4管漏极、M5管栅极相连；所述M3管源极、M4管源极、M5管源极分别与gnd端相连；所述电流源第一端与M6管漏极相连，第二端与gnd端相连。
本发明实施例提供的一种基准电路的工作过程和原理如下：由于三极管的基极-发射极电压为负温度系数。而两个工作在不相等的电流密度下的三级管，其基极-发射极电压的差值为正温度系数。请参阅图2，通过运算放大电路150将电流产生电路140中的负温度系数电压与正温度系数电压的相加，实现去除温度影响的结果。当本发明实施例提供的一种基准电路上电后，电路中电压缓慢上升时，电流产生电路140中两条支路中的电流一直保持零电流，整个基准电路处于零电流状态。此时运算放大电路150中VBG端为0V。根据PMOS管和NMOS管的导通条件，基准电路的启动电路130，M1管和M2管都处于导通状态。在运算放大电路设计的相关技术中，M1管和M2管通常是一对参数一致的差分对管。现在使基准电路的启动电路130的PMOS管与M1管并联，则运算放大电路150第一端(M7管漏极处)的大部分电流都流进了M1管和基准电路的启动电路130的PMOS管，只有小部分电流流进了M2管，相当于在运算放大电路150输入端产生了一个差分电压。更多的电流流到了M3管后，使得M3管、M4管栅极电压上升；而流经M2管的电流变小，M5管栅极的电压会被M4管下拉到地，M8管处的电流由VBG端流向电流产生电路140中的三极管Q1和Q2，使基准电路脱离零电流状态。当电路正常工作后，运算放大电路150中VBG端输出正常的1.2V电压。Q1和Q2发射极-基极电压差约为0.7V，而一般PMOS管的阈值电压VGS约为-0.7V，M1管和M2管源极会被钳位到0.7V+0.7V＝1.4V，而基准电路的启动电路130栅极的电压为1.2V，基准电路的启动电路130的栅源电压只有1.2V-1.4V＝-0.2V，这个电压是无法打开基准电路的启动电路130的PMOS管的，因此基准电路的启动电路130的PMOS管处于关闭状态，对整个基准电路不再产生影响。
综上所述，本发明实施例提供的一种基准电路相比与传统的基准电路具有电路简单、成本低、功耗低、加工工艺简单的优点，且具有较好的热稳定性和电压稳定性，在不同的工作环境下都能稳定工作。
以上所述仅是本发明的优选实施方式，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (3)
1.一种基准电路，其特征在于，包括电流产生电路、运算放大电路、基准电路的启动电路，所述基准电路的启动电路包括一个PMOS管，所述PMOS管的栅极用于与运算放大电路的VBG端、电流产生电路第一端相连，所述PMOS管的源极用于与所述运算放大电路第一端相连，所述PMOS管的漏极用于与所述运算放大电路第二端相连；当基准电路进入零电流状态，所述PMOS管通过控制所述运算放大电路第一端的电流分配从而控制所述运算放大电路第二端的电压，进而使基准电路脱离零电流状态；当所述基准电路正常工作后，所述PMOS管的栅源电压大于PMOS管的开启电压并不再影响所述基准电路，
所述运算放大电路包括M1管、M2管、M3管、M4管、M5管、M6管、M7管、M8管、电流源，其中所述M1管、M2管、M6管、M7管、M8管是PMOS工艺，M3管、M4管、M5管是NMOS工艺；所述M6管源极分别与M7管源极、M8管源极、内部工作电压端VDD相连，M6管栅极分别与M7管栅极、M8管栅极、M6管漏极相连；所述M7管漏极分别与M1管源极、M2管源极、所述启动电路的源极相连；所述M8管漏极作为运算放大电路的VBG端分别与M5管漏极、所述启动电路的栅极相连；所述M1管栅极与所述电流产生电路中的电阻R2第二端相连，M1管漏极分别与M3管漏极、M3管栅极、M4管栅极、所述启动电路的漏极相连；所述M2管栅极与所述电流产生电路中的电阻R1第二端相连，M2管漏极分别与M4管漏极、M5管栅极相连；所述M3管源极、M4管源极、M5管源极分别与gnd端相连；所述电流源第一端与M6管漏极相连，第二端与gnd端相连；
在零电流状态下，PMOS管、M1管和M2管处于导通状态，所述运算放大电路第一端的电流大部分流入了所述M1管、所述PMOS管和所述M3管，小部分流入了所述M2管，使所述运算放大电路第二端M3管栅极、M4管栅极电压上升并使M4管导通，与M4管相连的M5管关断；所述运算放大电路的VBG端的电流不流向所述M5管而是流向所述电流产生电路中的三极管Q1和三极管Q2，从而使基准电路脱离零电流状态。
2.如权利要求1所述的基准电路，其特征在于，所述电流产生电路包括电阻R1、电阻R2、电阻R3、三极管Q1、三极管Q2，其中所述R1第一端分别与所述R2第一端、所述启动电路的栅极相连，所述R1第二端分别与所述Q1发射极、所述运算放大电路的正相输入端相连；所述Q1基极分别与Q1集电极、gnd端相连；所述R2第二端分别与所述R3第一端、所述运算放大电路的反相输入端相连；所述R3第二端与所述Q2发射极相连；所述Q2基极分别与Q2集电极、gnd端相连。
3.如权利要求1所述的基准电路，其特征在于，当基准电路正常工作后，VBG端的电压为1.2V，所述电流产生电路中的三极管Q1和三极管Q2导通，M1管、M2管源极被钳位到1.4V，所述PMOS管处于关闭状态，对电路正常工作不再产生影响。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110591993.4A CN113110680B (zh) | 2021-05-28 | 2021-05-28 | 一种基准电路的启动电路和基准电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110591993.4A CN113110680B (zh) | 2021-05-28 | 2021-05-28 | 一种基准电路的启动电路和基准电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113110680A CN113110680A (zh) | 2021-07-13 |
| CN113110680B true CN113110680B (zh) | 2023-03-28 |
Family
ID=76723324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110591993.4A Active CN113110680B (zh) | 2021-05-28 | 2021-05-28 | 一种基准电路的启动电路和基准电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113110680B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117872902A (zh) * | 2024-01-17 | 2024-04-12 | 南京英锐创电子科技有限公司 | 一种简单的启动电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8294450B2 (en) * | 2009-07-31 | 2012-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Start-up circuits for starting up bandgap reference circuits |
| CN101995899B (zh) * | 2009-08-10 | 2013-04-03 | 三星半导体(中国)研究开发有限公司 | 具有鲁棒性启动电路的带隙电压基准电路 |
| CN101916128B (zh) * | 2010-08-18 | 2012-07-25 | 北京大学 | 一种提高带隙基准源输出电源抑制比的方法及相应的电路 |
| TWI509382B (zh) * | 2013-05-17 | 2015-11-21 | Upi Semiconductor Corp | 能隙電壓參考電路 |
| JP2015114815A (ja) * | 2013-12-11 | 2015-06-22 | 株式会社東芝 | 基準電圧回路 |
| CN103713684B (zh) * | 2013-12-18 | 2016-01-20 | 深圳先进技术研究院 | 电压基准源电路 |
| CN107943182B (zh) * | 2017-11-30 | 2019-10-11 | 上海华虹宏力半导体制造有限公司 | 带隙基准源启动电路 |
| US20200019202A1 (en) * | 2018-07-12 | 2020-01-16 | Texas Instruments Incorporated | Current source circuit |
-
2021
- 2021-05-28 CN CN202110591993.4A patent/CN113110680B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113110680A (zh) | 2021-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9030186B2 (en) | Bandgap reference circuit and regulator circuit with common amplifier | |
| KR0164248B1 (ko) | 전류제어 전압발생회로 | |
| CN108958345A (zh) | 差分参考电压缓冲器 | |
| WO2020156588A1 (zh) | 电压基准源电路及低功耗电源系统 | |
| CN111625043A (zh) | 一种可修调的超低功耗全cmos参考电压电流产生电路 | |
| CN101149628B (zh) | 一种基准电压源电路 | |
| CN103197722A (zh) | 一种低静态功耗的电流模带隙基准电压电路 | |
| CN112684239A (zh) | 一种低温漂电源电压检测电路 | |
| CN113110680B (zh) | 一种基准电路的启动电路和基准电路 | |
| CN111026221A (zh) | 一种工作在低电源电压下的电压基准电路 | |
| CN107817860B (zh) | 低压带隙基准电路及电压发生电路 | |
| CN110166029B (zh) | 一种迟滞比较器电路 | |
| CN111427406B (zh) | 带隙基准电路 | |
| CN114995573B (zh) | 一种由反馈网络修调的低压差线性稳压器 | |
| CN116860052A (zh) | 一种负反馈稳压电路及前端稳压电路 | |
| CN215376185U (zh) | 一种基准电流源 | |
| CN201097247Y (zh) | 一种基准电压源电路 | |
| CN110568902B (zh) | 一种基准电压源电路 | |
| CN114172499A (zh) | 复位电路 | |
| Chen et al. | 17.10 0.65 V-input-voltage 0.6 V-output-voltage 30ppm/° C low-dropout regulator with embedded voltage reference for low-power biomedical systems | |
| CN113885639A (zh) | 基准电路、集成电路及电子设备 | |
| CN212276288U (zh) | 带隙基准电路 | |
| CN115328250B (zh) | 一种基于dibl效应补偿的低功耗cmos电压基准源 | |
| CN110794909B (zh) | 一种输出电压可调的超低功耗电压基准源电路 | |
| CN114448367B (zh) | 一种固定电位的共模反馈电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |