CN114995573B - 一种由反馈网络修调的低压差线性稳压器 - Google Patents

Abstract

本发明公开了一种由反馈网络修调的低压差线性稳压器，涉及具有温度补偿功能的高精度低压差线性稳压器LDO(Low drop‑out linear regulator)，特别涉及使用反馈网络的电压稳定输出电压的低压差线性稳压器LDO。从电路的实际应用层进行考虑，在低功耗设计中选取全MOS管的电压基准结构，利用其在亚阈值下的温度特性进行电路设计，即分别利用电路结构产生正负温度系数的电压，最终将两者进行叠加，实现所需要的电压基准源。

Description

一种由反馈网络修调的低压差线性稳压器

技术领域

本发明涉及具有温度补偿功能的高精度低压差线性稳压器LDO(Low drop-outlinear regulator)，特别涉及一种使用反馈网络的电压稳定输出电压的低压差线性稳压器LDO。

背景技术

随着全球智能化技术发展与推进，芯片也向着智能化发展，集成电路规模不断扩大，电路的模拟、数字、射频模块慢慢集成在同一块芯片上，但数字与射频模块对电源要求更高，需要在芯片里有一个低噪声高精度的基准电压源为数字与射频模块供电。基准电压源在整个系统中扮演着至关重要角色，往往对芯片乃至电子系统整体的寿命，功耗，稳定等有着重要的影响，尤其在模拟数字混合电路中，数字部分的供电电压通常比模拟部分的供电电压更低，这是考虑到数字部分的主要功耗来源是动态功耗，因此降低数字电路的电源电压能显著降低整体的功耗；模拟电路受限于功能和结构，大部分MOS管工作在饱和区，而且诸如共源共栅等类似的电路结构往往需要消耗更大的电压裕度，因此电源电压的需求更高。而受到芯片引脚数目等外部电路的限制，往往是外部单电源供电，内部提供多种电源电压，因此需要性能良好的内部电路提供多种电压，保证各部分电路正常工作。而在片外的电路系统中，环境复杂多变，外部电源的噪声纹波、杂乱信号的串扰耦合、以及电源电压在工作过程中，以电池为例，会存在一定范围内的变化，这些因素都会影响到片内的电路正常工作。针对这些外部干扰，需要良好的电源管理电路保证内部供电的低噪声、高电源抑制以及宽动态范围，在良好的限定指标下提供稳定干净的电源。

传统的带隙基准电路会引入运算放大器等模块，会产生较大的电阻面积开销，且需要较大的静态电流，这些对于常开的数字电源电路而言功耗偏高，同时考虑到系统中数字电路的电源对电压的精准度的要求相对较低，通常只需要保持在一定的范围内即可，以常见的1.8V、3.3V以及5V为例，大部分的电源电压要求在正负百分之十以内即可。因此从电路的实际应用层进行考虑，在低功耗设计中选取全MOS管的电压基准结构，利用其在亚阈值下的温度特性进行电路设计，即分别利用电路结构产生正负温度系数的电压，最终将两者进行叠加，实现所需要的电压基准源。

发明内容

本发明提出一种由反馈网络修调的具有温度补偿功能的低压差线性稳压器电路，解决现有技术中存在的较大电阻面积开销，需要较大的静态电流，功耗偏高的问题。

本发明技术方案为一种由反馈网络修调的低压差线性稳压器，该稳压器包括：基准电路、误差放大器、反馈网络修调电路、功率管、电阻ESR、电阻R_L，电容C_OUT；所述基准电路包括：基准电流电路、基准电压产生电路；基准电流电路、基准电压产生电路、误差放大器、功率管的源极连接电压VDD，基准电流电路、基准电压产生电路的输出端分别输出I_REF和V_REF连接误差放大器，误差放大器的V_FB端连接反馈网络，误差放大器的输出端连接功率管的栅极，反馈网络的输出端连接功率管的漏极、电阻ESR的一端、电阻R_L的一端并作为该稳压器的输出，电阻ESR的另一端连接电容C_OUT的一端；反馈网路的输入端、电容C_OUT的另一端、电阻R_L的另一端接地；

所述基准电流电路包括：十个PMOS管：第一PMOS管(M_a1)、第二PMOS管(M_a2)、第三PMOS管(M_a3)、第四PMOS管(M_a4)、第五PMOS管(M_a9)、第六PMOS管(M_a10)、第七PMOS管(M_a12)、第八PMOS管(M_a13)、第九PMOS管(M_a19)、第十PMOS管(M_a20)；十个NMOS管：第一NMOS管(M_a5)、第二NMOS管(M_a6)、第三NMOS管(M_a7)、第四NMOS管(M_a8)、第五NMOS管(M_a11)、第六NMOS管(M_a14)、第七NMOS管(M_a15)、第八NMOS管(M_a16)、第九NMOS管(M_a17)、第十NMOS管(M_a18)；电容(C_a1)、第一电阻(R_a1)、第二电阻(R_a2)；其中：第一PMOS管(M_a1)、第二PMOS管(M_a2)、五PMOS管(M_a9)、第七PMOS管(M_a12)、第九PMOS管(M_a19)的源极、电容(C_a1)的一端接电压VDD；第一PMOS管(M_a1)的栅极与第二PMOS管(M_a2)的栅极、第四PMOS管(M_a4)的漏极、第八NMOS管(Ma₁₆)的漏极、第五PMOS管(M_a9)的栅极、第九PMOS管(M_a19)的栅极、第二NMOS管(M_a6)的漏极相接；第四PMOS管(M_a4)的源极与第二PMOS管(M_a2)的漏极相接，第四PMOS管(M_a4)的栅极与第三PMOS管(M_a3)的栅极、第十PMOS管(M_a20)的栅极、第六PMOS管(M_a10)的栅极、第七PMOS管(M_a12)的栅极、第八PMOS管(M_a13)的漏极与栅极、第六NMOS管(M_a14)的漏极、第九NMOS管(M_a17)的漏极相接；第一PMOS管(M_a1)的漏极与第三PMOS管(M_a3)的源极相接，第三PMOS管(M_a3)的漏极与第一NMOS管(M_a5)的漏极、第三NMOS管(M_a7)的栅极、第四NMOS管(M_a8)的栅极、第七NMOS管(M_a15)的栅极、第十NMOS管(M_a18)的栅极相接；第一NMOS管(M_a5)的栅极与第二NMOS管(M_a6)的栅极、第五NMOS管(M_a11)的栅极、第六NMOS管(M_a14)的栅极、第六PMOS管(M_a10)的漏极相接；第一NMOS管(M_a5)的源极与第三NMOS管(M_a7)的漏极相接，第二NMOS管(M_a6)的源极与第四NMOS管(M_a8)的漏极相接，第四NMOS管(M_a8)的源极依次连接第一电阻(R_a1)、第二电阻(R_a2)然后接地；第七NMOS管(M_a15)的源极、第八NMOS管(M_a16)的源极、第九NMOS管(M_a17)的源极、第十NMOS管(M_a18)的源极、第三NMOS管(M_a7)的源极、第五NMOS管(M_a11)的源极与GND相接，第九PMOS管(M_a19)的漏极与第十PMOS管(M_a20)的源极相接，第五PMOS管(M_a9)的漏极与第六PMOS管(M_a10)的源极相接，第七PMOS管(M_a12)的漏极与第八PMOS管(M_a13)的源极相接，第六NMOS管(M_a14)源极与第七NMOS管(M_a15)的漏极相接，第八NMOS管(M_a16)的栅极、第九NMOS管(M_a17)的栅极、第十NMOS管(M_a18)的漏极、与电容(C_a1)的另一端相接，第十PMOS管(M_a20)的漏极为基准电流电路的输出端I；

所述基准电压产生电路为多级级联结构，各级电路结构相同；所述基准电压产生电路的各级电路为：上NMOS管(M_b1)的栅漏与栅极、第一级电流源I的输出端、下NMOS管(M_b2)的栅极相连，下NMOS管(M_b2)的源极连接下一级电路中上NMOS管的源极和下NMOS管的漏极，第一级电路中的上NMOS管M_b1的源极、下NMOS管M_b2的漏极、PMOS管M_b0的栅极相接并连接V_PTAT，PMOS管(M_b0)的源极与第零级电流源的输出端连接并作为基准电压产生电路的输出端，PMOS管(M_b0)的漏极接地；最后一级电路中下NMOS管的源极接地；第零级到最后一级电路中电流源的输入端连接电压VDD；

所述误差放大器包括：三个PMOS管:第十一PMOS管(M_C3)、第十二PMOS管(M_C4)、第十三PMOS管(M_C6)；九个NMOS管：第十一NMOS管(M_C1)、第十二NMOS管(M_C2)、第十三NMOS管(M_C5)、第十四NMOS管(M_C7)、第十五PMOS管(M_C8)、第十六NMOS管(M_C9)、第十七NMOS管(M_C10)、第十八NMOS管(M_C11)、第十九NMOS管(M_C12)；电阻(R_C1)；第一电容(C_C1),第二电容(C_C2),第三电容(C_C3),第四电容(C_C4)；其中：第十一PMOS管(M_C3)的源极、第十二PMOS管(M_C4)的源极、第十三PMOS管(M_C6)的源极、第十五PMOS管(M_C8)的漏极、第三电容(C_C3)的一侧与电压VDD相接；第十一PMOS管(M_C3)的栅极与漏极、第十二PMOS管(M_C4)的栅极、第十一NMOS管(M_C1)的漏极相接；第十一NMOS管(M_C1)的源极与第十二NMOS管(M_C2)的源极、第十三NMOS管(M_C5)的漏极相接；第十一NMOS管(M_C1)的栅极、第十四NMOS管(M_C7)的漏极相接并作为电压V_FB与反馈网络连接；第十二NMOS管(M_C2)的漏极与第十二PMOS管(M_C4)的漏极、电阻(R_C1)的一端、第三电容(C_C3)的另一端、第十三PMOS管(M_C6)的栅极相接；电阻(R_C1)的另一端与第一电容(C_C1)的一端相接，第十三PMOS管(M_C6)的漏极与第一电容(C_C1)的另一端、第二电容(C_C2)的一端,第四电容(C_C4)的一端、第十七NMOS管(M_C10)的漏极、第十五PMOS管(M_C8)的源极相接后作为误差放大器的输出端；第十六NMOS管(M_C9)的栅漏与第十七NMOS管(M_C10)的栅极相接，第十六NMOS管(M_C9)的源极与第十八NMOS管(M_C11)的漏极相接；第十三NMOS管(M_C5)的栅极、第十四NMOS管(M_C7)栅极、第十八NMOS管(M_C11)栅极、第十九NMOS管(M_C12)的栅极和漏极接I_REF，第十三NMOS管(M_C5)的源极、第十四NMOS管(M_C7)源极、第十八NMOS管(M_C11)源极、第十七NMOS管(M_C10)的源极、第十九NMOS管(M_C12)的源极、第二电容(C_C2)的另一端与地GND相接；第四电容(C_C4)的另一端、第十六NMOS管(M_C9)的栅极与漏极、第十七NMOS管(M_C10)的栅极相接；第十五PMOS管(M_C8)的栅极、第十二NMOS管(M_C2)的的栅极连接电压V_REF；

所述反馈网络修调电路为多级级联结构,各级电路结构相同，每一级修调电路包括一个PMOS管和一个NMOS管，每一级中PMOS管的源极共接后作为反馈网络修条电路的输出，PMOS管的漏极连接NMOS管的栅极，每一级PMOS管的栅极与NMOS管源极共接后连接电压V_FB；

进一步的，所述反馈网络修调电路包括6级。

与现有技术相比，本发明利用工作在亚阈值区的MOS器件代替常规中的双极型晶体管，产生正温度系数的参考电压，不存在小电流时双极型晶体管存在的匹配问题。并通过调整反馈电路实现对温度系数的调节；本发明未采用传统结构中靠电阻阵列设置支路电流的方式，每一级中的电流均由外部偏置设置，在保证低功耗的同时极大的降低了芯片面积。

附图说明

图1为本发明低压差线性稳压电路(LDO)基本结构；

图2为本发明基准电流电路；

图3为本发明基准电压产生电路；

图4为本发明误差放大器；

图5为本发明反馈网络；

图6为5V电源下LDO输出电压温度扫描仿真结果；

图7为5.5V以及3.3V电源下温度扫描仿真结果；

图8为不同电源下LDO输出电压负载调整率仿真结果；

图9为LDO输出电压瞬态响应仿真结果。

具体实施方式

以下结合附图，详细说明本发明的内容：

所述反馈网络修调电路包括：六个PMOS管：第十四PMOS管(M_d0)、第十五PMOS管(M_d1)、第十六PMOS管(M_d2)、第十七PMOS管(M_d3)、第十八PMOS管(M_d4)、第十九PMOS管(M_d5)；六个NMOS管：第十九NMOS管(M_d6)、第二十NMOS管(M_d7)、第二十一NMOS管(M_d8)、第二十二NMOS管(M_d9)、第二十三NMOS管(M_d10)、第二十四NMOS管(M_d11)；其中：第十四PMOS管(M_d0)的源极、第十五PMOS管(M_d1)的源极、第十六PMOS管(M_d2)的源极、第十七PMOS管(M_d3)的源极、第十八PMOS管(M_d4)的源极、第十九PMOS管(M_d5)的源极与VOUT相接，第十九NMOS管(M_d6)的源极、第二十NMOS管(M_d7)的源极、第二十一NMOS管(M_d8)的源极、第二十二NMOS管(M_d9)的源极、第二十三NMOS管(M_d10)的源极、第二十四NMOS管(M_d11)的源极、第十四PMOS管(M_d0)的栅极、第十五PMOS管(M_d1)的栅极、第十六PMOS管(M_d2)的栅极、第十七PMOS管(M_d3)的栅极、第十八PMOS管(M_d4)的栅极、第十九PMOS管(M_d5)的栅极与V_FB相接，第十四PMOS管(M_d0)的漏极与第十九NMOS管(M_d6)漏极相接，第十五PMOS管(M_d1)的漏极与第二十NMOS管(M_d7)漏极相接，第十六PMOS管(M_d2)的漏极与第二十一NMOS管(M_d8)漏极相接，第十七PMOS管(M_d3)的漏极与第二十二NMOS管(M_d9)漏极相接，第十八PMOS管(M_d4)的漏极与第二十三NMOS管(M_d10)漏极相接，第十九PMOS管(M_d5)的漏极与第二十四NMOS管(M_d11)漏极相接。

图2是本发明的基准电流电路，用于产生小信号的基准电流给基准电压产生电路提供基准电流源。如图2所示，本发明的基准电流电路主要通过MOS管M_a3与M_a4、M_a5与M_a6分别与对应的PMOS管和NMOS管构成级联结构，起到增大输出阻抗以及屏蔽作用，从而改善基准电流电路的性能。NMOS管M_a1与M_a3、M_a2与M_a4构成低压共源共栅电流镜，电流镜的M_a4的栅极偏置电压由支路M_a12，M_a13，M_a14，M_a15提供。PMOS管M_a5、M_a7与M_a6、M_a8构成差分的共源共栅的差分对，共源共栅的偏置电压由M_a9，M_a10，M_a11支路提供。M_a19与M_a20、M_a2与M_a4构成低压共源共栅电流镜，M_a20的漏极输出基准直流源I。M_a16、M_a17、M_a18、C_a1构成了电路的启动电路，利用在上电过程中VDD对电容C_a1下级板的耦合电压，使得NMOS管M_a16管、M_a17管导通，因而将所有PMOS管的栅级均置为零电位，分析第三条支路，因此M_a9管和M_a10管导通，M_a11管为二极管接法的电阻，因而随VDD增大，M_a11管、M_a5管、M_a7管的栅级电压增大，直至导通；分析第一条支路，M_a1管、M_a3管导通，因而M_a7管的栅级随VDD上电而增大，直至导通。导通后电路正常工作，此时M_a18管导通，对电容C_a1的下级板进行放电，使得其电位接地，因而M_a16管、M_a17管关断，M_a18管因漏级无电压也不产生额外电流，电路完成启动。

电路主要分为基准电路主体和启动电路两部分，在系统设计中，考虑到设定的电流较小在nA量级，通常情况分析，不难得出MOS管尤其是NMOS管会进入在亚阈值区工作，因此可以推导出当MOS管工作在亚阈值状态下时MOS管Ma7漏源电流的表达式为：

而分析MOS管M_a8的漏源电流表达式为：

其中I_DO是单位饱和电流，V_T为热电压，n为亚阈值斜率因子，是工艺参数，通常取1.2到1.5之间，而考虑到V_DS通常远大于V_T，因此可得将后续的部分进行化简，得到(1)可以转换为：

式(2)可以转换为：

同时可以分析得到MOS管Ma7与Ma8的栅源电压存在如下的相关关系，即：

V_GS7a＝V_GS8a+I×(R_a1+R_a2) (5)

考虑较为理想的情况，即上端电流镜精准复制使得两路电流相等，将式(5)与式(3)、(4)结合，可以得到此时产生的基准电流I的表达式为：

因而该电压只与热电压V_T、R_a1与R_a2的电阻值、M_a7管、M_a8管的宽长比，以及工艺和温度相关，与电源电压无关。

图3是基准电压产生电路，得到温度呈正相关的电压，利用此电压作为基准电压。由图3知每一条支路的电流源考虑从设计的基准电流电路中引出，因此不难得出MOS管均工作在亚阈值区域，以M_b1和M_b2为例，可以得到其电流关系分别如下，对M_b1管而言有：

对M_b2管有：

在理想情况下，两者的漏源电压均远大于热电压，因此式(7)与式(8)的指数项可以忽略，同时忽略工艺参数的匹配误差，与3.1节中的推导类似，可以得到其栅源电压有如下表达式，其中V_GSb1为：

对V_GSb2则为：

当M_b1和M_b2如图4所示连接时，可以得到其端口互相之间的电压关系可以写成：

而此时V_PTAT等于V_Sb1，因此可得：

V_PTAT＝V_GSb2-V_GSb1+V_Sb2 (12)

同时因为两个MOS管处于同一条支路，因此电流I_b1与电流I_b2相等，由上述表达式可得：

将每一组MOS管的宽长比的比值设定为固定值A，，推导可得到所有级数均加入电路中后，可以得到此时V_PTAT表达式：

V_PTAT＝nV_Tln(P！A^P) (14)

将上述正温度系数的V_PTAT叠加上负温度系数的V_GS

电流的大小、以及MOS管的宽长比等参数会影响到其负温度系数大小，因此只要根据这两个参数进行调节，将之前的V_PTAT叠加上V_GS即可得到与温度近似无关的电压V_REF

图4是误差放大器，主要功能是将反馈网络的电压V_FB与参考电压V_REF之间进行比较，利用运算放大器反馈工作时输入端信号的虚短，对功率管的导通程度进行调整，从而使得其导通电阻随之改变，起到稳定输出端电压的作用；功率管通常是大尺寸的MOS管或BJT管，主要作用就是给输出端负载提供电流，并实现电压差。其中MC5与MC7为电路提供偏置电流源，MC1、MC2、MC3、MC4构成传统的五管结构的运放作为放大器第一级，VREF从MC2的栅极输入，经过五管放大器使MC1的栅极电压VFB钳位到VREF,后续接共源级放大的调整管MC6，将MOS管放入反馈网络提供VGS(CTAT)，与反馈电压相叠加，最终得到VOUT；反馈网络则是构成反馈环路的关键，利用对输出端电压的分压VFB，反馈至误差放大器的输入正端VFB，CC2起到滤波稳压，增强瞬态性能的作用，同时将主极点固定在输出端，稳定环路；在上电时电容CC4进行耦合，使得MC10导通，将输出电压VOUT直接下拉，抑制过冲，当电路稳定后，通过MC11和MC9构成的的慢放电电路，将CC4下级板拉至地电位，MC10关断，此结构在电路正常工作乃至电源纹波时不会产生过大的额外电流；通过一个零阈值MOS管MC8，利用其较低的阈值电压，外接带隙基准给出的调整后的参考电压，当LDO输出电压过低时，MC8较快导通，从电源处引入额外的电流辅助LDO输出端充电。

图5是反馈网络修调电路，保证LDO输出电压在全工艺角与全温度下都处于一定的电压范围内。如图所示，采用的修调方式是通过切换不同档位的MOS管尺寸，从而改变在不同工艺角下带来的VGS偏差，默认设置6个档位，此时考虑到初始数字电路中寄存器为全0，默认的档位D3导通，使得实际初始档位为000100。修调过程中，从D0到D5，最大电压为000101，最小电压为100100。

Claims (2)

1.一种由反馈网络修调的低压差线性稳压器，该稳压器包括：基准电路、误差放大器、反馈网络修调电路、功率管、电阻ESR、电阻R_L，电容C_OUT；所述基准电路包括：基准电流电路、基准电压产生电路；基准电流电路、基准电压产生电路、误差放大器、功率管的源极连接电压VDD，基准电流电路、基准电压产生电路的输出端分别输出I_REF和V_REF连接误差放大器，误差放大器的V_FB端连接反馈网络，误差放大器的输出端连接功率管的栅极，反馈网络的输出端连接功率管的漏极、电阻ESR的一端、电阻R_L的一端并作为该稳压器的输出，电阻ESR的另一端连接电容C_OUT的一端；反馈网路的输入端、电容C_OUT的另一端、电阻R_L的另一端接地；

所述基准电流电路包括：十个PMOS管：第一PMOS管(M_a1)、第二PMOS管(M_a2)、第三PMOS管(M_a3)、第四PMOS管(M_a4)、第五PMOS管(M_a9)、第六PMOS管(M_a10)、第七PMOS管(M_a12)、第八PMOS管(M_a13)、第九PMOS管(M_a19)、第十PMOS管(M_a20)；十个NMOS管：第一NMOS管(M_a5)、第二NMOS管(M_a6)、第三NMOS管(M_a7)、第四NMOS管(M_a8)、第五NMOS管(M_a11)、第六NMOS管(M_a14)、第七NMOS管(M_a15)、第八NMOS管(M_a16)、第九NMOS管(M_a17)、第十NMOS管(M_a18)；电容(C_a1)、第一电阻(R_a1)、第二电阻(R_a2)；其中：第一PMOS管(M_a1)、第二PMOS管(M_a2)、五PMOS管(M_a9)、第七PMOS管(M_a12)、第九PMOS管(M_a19)的源极、电容(C_a1)的一端接电压VDD；第一PMOS管(M_a1)的栅极与第二PMOS管(M_a2)的栅极、第四PMOS管(M_a4)的漏极、第八NMOS管(Ma₁₆)的漏极、第五PMOS管(M_a9)的栅极、第九PMOS管(M_a19)的栅极、第二NMOS管(M_a6)的漏极相接；第四PMOS管(M_a4)的源极与第二PMOS管(M_a2)的漏极相接，第四PMOS管(M_a4)的栅极与第三PMOS管(M_a3)的栅极、第十PMOS管(M_a20)的栅极、第六PMOS管(M_a10)的栅极、第七PMOS管(M_a12)的栅极、第八PMOS管(M_a13)的漏极与栅极、第六NMOS管(M_a14)的漏极、第九NMOS管(M_a17)的漏极相接；第一PMOS管(M_a1)的漏极与第三PMOS管(M_a3)的源极相接，第三PMOS管(M_a3)的漏极与第一NMOS管(M_a5)的漏极、第三NMOS管(M_a7)的栅极、第四NMOS管(M_a8)的栅极、第七NMOS管(M_a15)的栅极、第十NMOS管(M_a18)的栅极相接；第一NMOS管(M_a5)的栅极与第二NMOS管(M_a6)的栅极、第五NMOS管(M_a11)的栅极、第六NMOS管(M_a14)的栅极、第六PMOS管(M_a10)的漏极相接；第一NMOS管(M_a5)的源极与第三NMOS管(M_a7)的漏极相接，第二NMOS管(M_a6)的源极与第四NMOS管(M_a8)的漏极相接，第四NMOS管(M_a8)的源极依次连接第一电阻(R_a1)、第二电阻(R_a2)然后接地；第七NMOS管(M_a15)的源极、第八NMOS管(M_a16)的源极、第九NMOS管(M_a17)的源极、第十NMOS管(M_a18)的源极、第三NMOS管(M_a7)的源极、第五NMOS管(M_a11)的源极与GND相接，第九PMOS管(M_a19)的漏极与第十PMOS管(M_a20)的源极相接，第五PMOS管(M_a9)的漏极与第六PMOS管(M_a10)的源极相接，第七PMOS管(M_a12)的漏极与第八PMOS管(M_a13)的源极相接，第六NMOS管(M_a14)源极与第七NMOS管(M_a15)的漏极相接，第八NMOS管(M_a16)的栅极、第九NMOS管(M_a17)的栅极、第十NMOS管(M_a18)的漏极、与电容(C_a1)的另一端相接，第十PMOS管(M_a20)的漏极为基准电流电路的输出端I；

所述基准电压产生电路为多级级联结构，各级电路结构相同；所述基准电压产生电路的各级电路为：上NMOS管M_b1的栅漏与栅极、第一级电流源I的输出端、下NMOS管M_b2的栅极相连，下NMOS管M_b2的源极连接下一级电路中上NMOS管的源极和下NMOS管的漏极，第一级电路中的上NMOS管M_b1的源极、下NMOS管M_b2的漏极、PMOS管M_b0的栅极相接并连接V_PTAT，PMOS管M_b0的源极与第零级电流源的输出端连接并作为基准电压产生电路的输出端，PMOS管M_b0的漏极接地；最后一级电路中下NMOS管的源极接地；第零级到最后一级电路中电流源的输入端连接电压VDD；

所述误差放大器包括：三个PMOS管:第十一PMOS管(M_C3)、第十二PMOS管(M_C4)、第十三PMOS管(M_C6)；九个NMOS管：第十一NMOS管(M_C1)、第十二NMOS管(M_C2)、第十三NMOS管(M_C5)、第十四NMOS管(M_C7)、第十五PMOS管(M_C8)、第十六NMOS管(M_C9)、第十七NMOS管(M_C10)、第十八NMOS管(M_C11)、第十九NMOS管(M_C12)；电阻(R_C1)；第一电容(C_C1),第二电容(C_C2),第三电容(C_C3),第四电容(C_C4)；其中：第十一PMOS管(M_C3)的源极、第十二PMOS管(M_C4)的源极、第十三PMOS管(M_C6)的源极、第十五PMOS管(M_C8)的漏极、第三电容(C_C3)的一侧与电压VDD相接；第十一PMOS管(M_C3)的栅极与漏极、第十二PMOS管(M_C4)的栅极、第十一NMOS管(M_C1)的漏极相接；第十一NMOS管(M_C1)的源极与第十二NMOS管(M_C2)的源极、第十三NMOS管(M_C5)的漏极相接；第十一NMOS管(M_C1)的栅极、第十四NMOS管(M_C7)的漏极相接并作为电压V_FB与反馈网络连接；第十二NMOS管(M_C2)的漏极与第十二PMOS管(M_C4)的漏极、电阻(R_C1)的一端、第三电容(C_C3)的另一端、第十三PMOS管(M_C6)的栅极相接；电阻(R_C1)的另一端与第一电容(C_C1)的一端相接，第十三PMOS管(M_C6)的漏极与第一电容(C_C1)的另一端、第二电容(C_C2)的一端,第四电容(C_C4)的一端、第十七NMOS管(M_C10)的漏极、第十五PMOS管(M_C8)的源极相接后作为误差放大器的输出端；第十六NMOS管(M_C9)的栅漏与第十七NMOS管(M_C10)的栅极相接，第十六NMOS管(M_C9)的源极与第十八NMOS管(M_C11)的漏极相接；第十三NMOS管(M_C5)的栅极、第十四NMOS管(M_C7)栅极、第十八NMOS管(M_C11)栅极、第十九NMOS管(M_C12)的栅极和漏极接I_REF，第十三NMOS管(M_C5)的源极、第十四NMOS管(M_C7)源极、第十八NMOS管(M_C11)源极、第十七NMOS管(M_C10)的源极、第十九NMOS管(M_C12)的源极、第二电容(C_C2)的另一端与地GND相接；第四电容(C_C4)的另一端、第十六NMOS管(M_C9)的栅极与漏极、第十七NMOS管(M_C10)的栅极相接；第十五PMOS管(M_C8)的栅极、第十二NMOS管(M_C2)的的栅极连接电压V_REF；

所述反馈网络修调电路为多级级联结构,各级电路结构相同，每一级修调电路包括一个PMOS管和一个NMOS管，每一级中PMOS管的源极共接后作为反馈网络修条电路的输出，PMOS管的漏极连接NMOS管的栅极，每一级PMOS管的栅极与NMOS管源极共接后连接电压V_FB。

2.如权利要求1所述的一种由反馈网络修调的低压差线性稳压器，其特征在于，所述反馈网络修调电路包括6级。

Images