CN106406412A - 一种高阶温度补偿的带隙基准电路 - Google Patents

一种高阶温度补偿的带隙基准电路 Download PDF

Info

Publication number
CN106406412A
CN106406412A CN201611051062.0A CN201611051062A CN106406412A CN 106406412 A CN106406412 A CN 106406412A CN 201611051062 A CN201611051062 A CN 201611051062A CN 106406412 A CN106406412 A CN 106406412A
Authority
CN
China
Prior art keywords
pmos
audion
nmos tube
resistance
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611051062.0A
Other languages
English (en)
Other versions
CN106406412B (zh
Inventor
乔明
丁立文
卢璐
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201611051062.0A priority Critical patent/CN106406412B/zh
Publication of CN106406412A publication Critical patent/CN106406412A/zh
Application granted granted Critical
Publication of CN106406412B publication Critical patent/CN106406412B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明属于电子电路技术领域，特别涉及一种高阶温度补偿的带隙基准电路。包括带隙基准电路和电压调整电路；本发明通过增加非线性的温度补偿以及反馈调节电路，较好的改善了温度系数，并且通过电压调整电路的负反馈作用可以使基准输出电压更加稳定，进而得到具有高阶温度补偿的带隙基准电压，比传统带隙基准电压相比具有更低的温度系数，并且基准输出电压更为精确稳定。该电路可以应用于振荡器、数据转换器等各种模拟集成电路中。

Description

一种高阶温度补偿的带隙基准电路
技术领域
本发明属于集成电路领域，特别涉及一种高阶温度补偿的带隙基准电路。
背景技术
带隙基准电路用于产生与温度无关的参考电压，是模拟集成电路中的重要模块，普遍应用于模数转换器(ADC)、数模转换器(DAC)、低压差线性稳压器(LDO)等领域。高性能的带隙基准电路是设计的关键技术之一，它的精度直接决定了整个系统的精度。
传统的一阶温度补偿的带隙基准电路如图1所示，其基本原理是利用具有正温度系数的热电压VT与具有负温度系数的三极管基极-发射极电压VBE加权求和，从而得到零温度系数的基准电压。由于热电压VT的温度系数是一个固定值，而VBE的温度系数本身会随着温度的变化而变化，所以该方法得到的基准电压只能实现一阶温度补偿。
发明内容
针对上述不足，本发明提供了一种高阶温度补偿的带隙基准电路，对比传统的一阶温度补偿，本发明增加了非线性的温度补偿以及电压调整电路，降低了带隙基准电压的温度系数，提高了基准电压的精确度，能满足更高精度的应用需求。
本发明的技术方案如下：
一种高阶温度补偿的带隙基准电路，包括电压调整电路和带隙基准电路，其特征在于，所述带隙基准电路包括第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、二极管D1、第一三极管Q1、第二三极管Q2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5和第九电阻R0；
第六PMOS管MP6、第七PMOS管MP7和第八PMOS管MP8的源极相连并作为带隙基准电路的输出端输出电压信号VREF，第六PMOS管MP6、第七PMOS管MP7和第八PMOS管MP8的栅极相连并连接第一三极管Q1的集电极，第六PMOS管MP6的漏极与栅极互连；第一三极管Q1的基极通过第九电阻R0后与第二三极管Q2的基极连接，第二三极管Q2的集电极连接第七PMOS管MP7的漏极；第一三极管Q1的发射极通过第一电阻R1后连接第二三极管Q2的发射极；第二电阻R2接在第二三极管Q2的发射极和地GND之间；第三电阻R3接在第二三极管Q2的基极和地GND之间；第二三极管Q2的基极通过第四电阻R4和第五电阻R5的串联结构后与第八PMOS管MP8的源极连接；二极管D1的正向端接第八PMOS管MP8的漏极，其负向端接第四电阻R4和第五电阻R5的串联点。
具体的，所述电压调整电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MPS1、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MNS1、第五NMOS管MNS2、第六NMOS管MNS3、第六电阻R6、第七电阻R7、第八电阻R8、第三三极管Q3、第四三极管Q4、第五三极管Q5、第一电容C1和第二电容C2；
第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3的源极连接电源电压VCC，第一PMOS管MP1的栅极连接偏置电压VB，第一PMOS管MP1的漏极连接第六PMOS管MPS1的源极，第六PMOS管MPS1的栅极与第四NMOS管MNS1的栅极相连并连接使能信号一UVLO，第四NMOS管MNS1的漏极连接第一NMOS管MN1、第二NMOS管MN2的栅极和第五NMOS管MNS2的漏极，第五NMOS管MNS2的栅极连接使能信号二UVP，第六PMOS管MPS1的漏极连接第一NMOS管MN1的漏极，第二NMOS管MN2的漏极连接第二PMOS管MP2的漏极和栅极以及第三PMOS管MP3的栅极，第四NMOS管MNS1、第五NMOS管MNS2、第一NMOS管MN1和第二NMOS管MN2的源极接地GND；第三PMOS管MP3的漏极连接第三三极管Q3的基极、第五三极管Q5的集电极和第六NMOS管MNS3的漏极，第六NMOS管MNS3的栅极接信号LH43，第一电容C1接在第六NMOS管MNS3的漏极和地GND之间；第三三极管Q3的发射极接第六电阻R6的一端和第四三极管Q4的基极，第六电阻R6的另一端接第四三极管Q4的发射极、第五三极管Q5的基极和第五PMOS管MP5的源极，第三三极管Q3和第四三极管Q4的集电极接电源电压VCC；第五三极管Q5的发射极接第四PMOS管MP4的源极，第二电容C2接在第四PMOS管MP4的栅极和地GND之间；第五PMOS管MP5的栅极和漏极互连并连接第三NMOS管MN3的栅极，第七电阻R7接在第五PMOS管MP5的漏极和地GND之间，第八电阻R8接在第三NMOS管MN3的漏极和电源电压VCC之间；第三NMOS管MN3的源极、第四PMOS管MP4的漏极和第六NMOS管MNS3的源极接地GND；第四三极管Q4的发射极连接所述带隙基准电路中第六PMOS管MP6的源极，第四PMOS管MP4的栅极连接所述带隙基准电路中第二三极管Q2的集电极。
具体的，所述电压调整电路中第四三极管Q4的发射极输出信号VREF_CTRL，表示输出电压VREF上电标志信号，其在电路系统正常工作时为低电平，电路系统关断时为高电平。
具体的，所述电压调整电路的使能信号一UVLO为电源VCC的欠压信号，欠压时为高电平；使能信号二UVP为输出电压VREF的欠压信号，欠压时为高电平；两个使能信号控制电路系统的开启和关断：使能信号一UVLO为高或者使能信号二UVP为高时，整个电路系统将关断，只有当使能信号一UVLO和使能信号二UVP都为低时电路系统正常工作。
具体的，所述电压调整电路中第六NMOS管MNS3的栅极输入信号LH43为使能信号一UVLO和使能信号二UVP做或运算得到。
具体的，所述带隙基准电路内的第二三极管Q2与所述电压调整电路内的第四PMOS管MP4和第五三极管Q5形成负反馈环路稳定输出电压VREF。
本发明的有益效果：在带隙基准电路的三极管Q1和Q2的基极之间增加电阻R0，由于Q1与Q2的基极电流只流过R4并没有流过R3，所以引入R0消除基极电流的温度特性对R5和R4连接节点VREF_OSC以及输出电压VREF的影响，通过选择R1，使得基准电压线性项中x2的曲率K2约等于x1的曲率A，得到一阶补偿；调节电阻R0，使得非线性项中y2的曲率近似等于y1的曲率B，得到非线性的温度补偿，较好的改善了温度系数；通过带隙基准电路内的三极管Q2与所述电压调整电路内的PMOS管MP4和三极管Q5形成负反馈环路稳定输出电压VREF，得到温度特性较好且更稳定的基准电压VREF。
附图说明
图1为传统的带隙基准电路示意图。
图2为本发明提供的一种高阶温度补偿的带隙基准电路示意图，其中左边部分为电压调整电路，右边部分为带隙基准电路。
图3为本发明提供的一种高阶温度补偿的带隙基准电路的带隙基准电路示意图。
图4为本发明提供的一种高阶温度补偿的带隙基准电路的电压调整电路示意图。
具体实施方式
下面结合附图和实施例对本发明的技术方案作以下详细描述：
一种高阶温度补偿的带隙基准电路，包括高阶带隙基准电路和电压调整电路；所述高阶带隙基准电路用于产生具有高阶温度补偿的带隙电压，而电压调整电路的负反馈调节又可以使基准输出电压更加稳定。与传统的带隙基准电路相比较，该电路特征在于增加了非线性的温度补偿以及电压调整电路，并且通过两个使能控制信号UVLO和UVP控制整个电路模块的开启和关断，这里的非线性包括指数曲率补偿和二阶补偿。如图2右边部分是一个带隙基准结构，与传统的一阶带隙基准电路相比，在三极管Q1和Q2的基极之间增加R0，由于Q1与Q2的基极电流只流过R4并没有流过R3，所以引入R0消除基极电流的温度特性对R5和R4连接节点VREF_OSC和输出电压VREF的影响，通过选择R1，使得基准电压线性项中x2的曲率K2约等于x1的曲率A，就可以得到一阶补偿，调节电阻R0，使得非线性项中y2的曲率近似等于y1的曲率B，这样就可以得到非线性的温度补偿，较好的改善了温度系数，并且通过带隙基准部分与电压调整部分形成的负反馈调节回路可以使基准输出电压更加稳定。
如图3所示，所述带隙基准电路包括第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、二极管D1、第一三极管Q1、第二三极管Q2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5和第九电阻R0。
第六PMOS管MP6、第七PMOS管MP7和第八PMOS管MP8的源极相连并作为带隙基准电路的输出端输出电压信号VREF，第六PMOS管MP6、第七PMOS管MP7和第八PMOS管MP8的栅极相连并连接第一三极管Q1的集电极，第六PMOS管MP6的漏极与栅极互连；第一三极管Q1的基极通过第九电阻R0后与第二三极管Q2的基极连接，第二三极管Q2的集电极连接第七PMOS管MP7的漏极；第一三极管Q1的发射极通过第一电阻R1后连接第二三极管Q2的发射极；第二电阻R2接在第二三极管Q2的发射极和地GND之间；第三电阻R3接在第二三极管Q2的基极和地GND之间；第二三极管Q2的基极通过第四电阻R4和第五电阻R5的串联结构后与第八PMOS管MP8的源极连接；二极管D1的正向端接第八PMOS管MP8的漏极，其负向端接第四电阻R4和第五电阻R5的串联点。
如图4所示，所述电压调整电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MPS1、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MNS1、第五NMOS管MNS2、第六NMOS管MNS3、第六电阻R6、第七电阻R7、第八电阻R8、第三三极管Q3、第四三极管Q4、第五三极管Q5、第一电容C1和第二电容C2。
第一PMOS管MP1、第二PMOS管MP2和第三PMOS管MP3的源极连接电源电压VCC，第一PMOS管MP1的栅极连接偏置电压VB，第一PMOS管MP1的漏极连接第六PMOS管MPS1的源极，第六PMOS管MPS1的栅极与第四NMOS管MNS1的栅极相连并连接使能信号一UVLO，第四NMOS管MNS1的漏极连接第一NMOS管MN1、第二NMOS管MN2的栅极和第五NMOS管MNS2的漏极，第五NMOS管MNS2的栅极连接使能信号二UVP，第六PMOS管MPS1的漏极连接第一NMOS管MN1的漏极，第二NMOS管MN2的漏极连接第二PMOS管MP2的漏极和栅极以及第三PMOS管MP3的栅极，第四NMOS管MNS1、第五NMOS管MNS2、第一NMOS管MN1和第二NMOS管MN2的源极接地GND；第三PMOS管MP3的漏极连接第三三极管Q3的基极、第五三极管Q5的集电极和第六NMOS管MNS3的漏极，第六NMOS管MNS3的栅极接信号LH43，第一电容C1接在第六NMOS管MNS3的漏极和地GND之间；第三三极管Q3的发射极接第六电阻R6的一端和第四三极管Q4的基极，第六电阻R6的另一端接第四三极管Q4的发射极、第五三极管Q5的基极和第五PMOS管MP5的源极，第三三极管Q3和第四三极管Q4的集电极接电源电压VCC；第五三极管Q5的发射极接第四PMOS管MP4的源极，第二电容C2接在第四PMOS管MP4的栅极和地GND之间；第五PMOS管MP5的栅极和漏极互连并连接第三NMOS管MN3的栅极，第七电阻R7接在第五PMOS管MP5的漏极和地GND之间，第八电阻R8接在第三NMOS管MN3的漏极和电源电压VCC之间；第三NMOS管MN3的源极、第四PMOS管MP4的漏极和第六NMOS管MNS3的源极接地GND；第四三极管Q4的发射极连接所述带隙基准电路中第六PMOS管MP6的源极，第四PMOS管MP4的栅极连接所述带隙基准电路中第二三极管Q2的集电极。
所述电压调整电路中第六NMOS管MNS3的栅极输入信号LH43为使能信号一UVLO和使能信号二UVP做或运算得到。
所述电压调整电路中第四三极管Q4的发射极输出信号VREF_CTRL，表示输出电压VREF上电标志信号，其在电路系统正常工作时为低电平，电路系统关断时为高电平。
MP6、MP7为完全相同PMOS管，因此，三极管Q1与Q2的集电极电流IC相等，由IC＝ISexp(VBE/VT)得：
其中，IS为发射结反向饱和电流，对Q1和Q2分别可得：
上式中VBE1和VBE2分别代表Q1和Q2的基极-发射极电压，Ic1和Ic2分别代表Q1和Q2的集电极电流。
三极管Q1的发射极面积是Q2的M倍，由可以得到：
IS1＝MIS2 (4)
三极管Q1与Q2的集电极电流相等，即：
IC1＝IC2＝βIB1＝βIB2 (5)
上式中IB1、IB2分别代表Q1和Q2的基极电流，β代表三极管电流放大倍数。
将式(3)和式(2)相减，并将式(4)和式(5)代入可得：
VT ln M-IB1R0＝IE1×R1 (6)
上式中R0、R1分别代表电阻R0、R1的电阻值，IE1代表三极管Q1发射极电流。
结合(5)和(6)可得：
所以得到Q2基极电位：
上式中R1、R2代表电阻R1、R2的阻值，VR2代表电阻R2上的电压，VR0代表Q2基极电压。
分析电路得到节点VREF_OSC端口电压值，并将(5)带入得
上式中VREF_OSC代表节点VREF_OSC的电压，R4代表电阻R4的电阻，VBE和β均是关于温度的变量，其表达式分别如下，
式中：α，γ为与工艺相关但是与温度无关的常数，K是玻尔兹曼常数，T是绝对温度，常温T0＝300K，q是电子电荷量，ΔEg为禁带宽度变化量，Vg0代表硅的能隙电压，Vbe0代表温度为零时的发射结电压。
由此可以得到基准输出电压VREF：
由于Q1与Q2的基极电流只流过R4并没有流过R3，所以引入R0消除基极电流的温度特性对VREF_OSC和VREF的影响。式中：A、B、C是常数项；K1、K2可以由电阻调节得到，如上述公式，基准输出电压由3部分组成，常数项、线性项和非线性项，设线性项和非线性项分别为:
x1＝-AT,x2＝K2T
对于线性项，调节电阻R1，使得K2≈A，就可以得到补偿。从表达式中，可以看到两条曲线的曲率一个为负，一个为正，这样就会得到一个正负温度的补偿，其中选择调节电阻R0，使得y2的曲率近似等于y1的曲率B，这样就可以得到非线性的温度补偿。从而得到温度特性较好的基准电压VREF。
下面分析电压调整电路，如图2所示，带隙基准电路内的第二三极管Q2与电压调整电路内的第四PMOS管MP4和第五三极管Q5形成负反馈环路稳定输出电压VREF。当VREF升高时，Q2基极电位升高，Q2集电极电位降低，MP4源端电位降低，三极管Q5基极电位降低，也即VREF电位降低，反之亦然。因此，带隙基准电路和电压调整电路形成的负反馈环路可以使得输出电压VREF更加稳定。电容C1、C2作为补偿用，使得反馈环路更加稳定。
本发明的高阶温度补偿的带隙基准电路受两个使能信号控制，当电源VCC欠压即使能信号一UVLO为高或者输出VREF欠压即使能信号二UVP为高时，该系统将关断；只有电源VCC和输出VREF都不欠压时电路系统才可以正常工作，并产生一个VREF_CTRL信号产生电平，当电路系统开始工作后，VREF的电位被抬高，MP5开启，电流流过电阻R7产生电压降为MN3提供偏置电压，MN3开启，则VREF_CTRL点电位被拉低接近GND；反之，当模块关断时，VREF的电位被拉低，MP5关断，无电流流过电阻R7，无法为MN3提供偏置电压，MN3管关断，则VREF_CTRL点电位被抬高为VCC。
本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (6)

1.一种高阶温度补偿的带隙基准电路，包括电压调整电路和带隙基准电路，其特征在于，所述带隙基准电路包括第六PMOS管(MP6)、第七PMOS管(MP7)、第八PMOS管(MP8)、二极管(D1)、第一三极管(Q1)、第二三极管(Q2)、第一电阻(R1)、第二电阻(R2)、第三电阻(R3)、第四电阻(R4)、第五电阻(R5)和第九电阻(R0)；
第六PMOS管(MP6)、第七PMOS管(MP7)和第八PMOS管(MP8)的源极相连并作为带隙基准电路的输出端输出电压信号(VREF)，第六PMOS管(MP6)、第七PMOS管(MP7)和第八PMOS管(MP8)的栅极相连并连接第一三极管(Q1)的集电极，第六PMOS管(MP6)的漏极与栅极互连；第一三极管(Q1)的基极通过第九电阻(R0)后与第二三极管(Q2)的基极连接，第二三极管(Q2)的集电极连接第七PMOS管(MP7)的漏极；第一三极管(Q1)的发射极通过第一电阻(R1)后连接第二三极管(Q2)的发射极；第二电阻(R2)接在第二三极管(Q2)的发射极和地(GND)之间；第三电阻(R3)接在第二三极管(Q2)的基极和地(GND)之间；第二三极管(Q2)的基极通过第四电阻(R4)和第五电阻(R5)的串联结构后与第八PMOS管(MP8)的源极连接；二极管(D1)的正向端接第八PMOS管(MP8)的漏极，其负向端接第四电阻(R4)和第五电阻(R5)的串联点。
2.根据权利要求1所述的高阶温度补偿的带隙基准电路，其特征在于，所述电压调整电路包括第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MPS1)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MNS1)、第五NMOS管(MNS2)、第六NMOS管(MNS3)、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)、第三三极管(Q3)、第四三极管(Q4)、第五三极管(Q5)、第一电容(C1)和第二电容(C2)；
第一PMOS管(MP1)、第二PMOS管(MP2)和第三PMOS管(MP3)的源极连接电源电压(VCC)，第一PMOS管(MP1)的栅极连接偏置电压(VB)，第一PMOS管(MP1)的漏极连接第六PMOS管(MPS1)的源极，第六PMOS管(MPS1)的栅极与第四NMOS管(MNS1)的栅极相连并连接使能信号一(UVLO)，第四NMOS管(MNS1)的漏极连接第一NMOS管(MN1)、第二NMOS管(MN2)的栅极和第五NMOS管(MNS2)的漏极，第五NMOS管(MNS2)的栅极连接使能信号二(UVP)，第六PMOS管(MPS1)的漏极连接第一NMOS管(MN1)的漏极，第二NMOS管(MN2)的漏极连接第二PMOS管(MP2)的漏极和栅极以及第三PMOS管(MP3)的栅极，第四NMOS管(MNS1)、第五NMOS管(MNS2)、第一NMOS管(MN1)和第二NMOS管(MN2)的源极接地(GND)；第三PMOS管(MP3)的漏极连接第三三极管(Q3)的基极、第五三极管(Q5)的集电极和第六NMOS管(MNS3)的漏极，第六NMOS管(MNS3)的栅极接信号(LH43)，第一电容(C1)接在第六NMOS管(MNS3)的漏极和地(GND)之间；第三三极管(Q3)的发射极接第六电阻(R6)的一端和第四三极管(Q4)的基极，第六电阻(R6)的另一端接第四三极管(Q4)的发射极、第五三极管(Q5)的基极和第五PMOS管(MP5)的源极，第三三极管(Q3)和第四三极管(Q4)的集电极接电源电压(VCC)；第五三极管(Q5)的发射极接第四PMOS管(MP4)的源极，第二电容(C2)接在第四PMOS管(MP4)的栅极和地(GND)之间；第五PMOS管(MP5)的栅极和漏极互连并连接第三NMOS管(MN3)的栅极，第七电阻(R7)接在第五PMOS管(MP5)的漏极和地(GND)之间，第八电阻(R8)接在第三NMOS管(MN3)的漏极和电源电压(VCC)之间；第三NMOS管(MN3)的源极、第四PMOS管(MP4)的漏极和第六NMOS管(MNS3)的源极接地(GND)；第四三极管(Q4)的发射极连接所述带隙基准电路中第六PMOS管(MP6)的源极，第四PMOS管(MP4)的栅极连接所述带隙基准电路中第二三极管(Q2)的集电极。
3.根据权利要求2所述的高阶温度补偿的带隙基准电路，其特征在于，所述电压调整电路中第四三极管(Q4)的发射极输出信号(VREF_CTRL)，表示输出电压(VREF)上电标志信号，其在电路系统正常工作时为低电平，电路系统关断时为高电平。
4.根据权利要求2所述的高阶温度补偿的带隙基准电路，其特征在于，所述电压调整电路的使能信号一(UVLO)为电源(VCC)的欠压信号，欠压时为高电平；使能信号二(UVP)为输出电压(VREF)的欠压信号，欠压时为高电平；两个使能信号控制电路系统的开启和关断：使能信号一(UVLO)为高或者使能信号二(UVP)为高时，整个电路系统将关断，只有当使能信号一(UVLO)和使能信号二(UVP)都为低时电路系统正常工作。
5.根据权利要求2所述的高阶温度补偿的带隙基准电路，其特征在于，所述电压调整电路中第六NMOS管(MNS3)的栅极输入信号(LH43)为使能信号一(UVLO)和使能信号二(UVP)做或运算得到。
6.根据权利要求1和权利要求2所述的高阶温度补偿的带隙基准电路，其特征在于，所述带隙基准电路内的第二三极管(Q2)与所述电压调整电路内的第四PMOS管(MP4)和第五三极管(Q5)形成负反馈环路稳定输出电压(VREF)。
CN201611051062.0A 2016-11-23 2016-11-23 一种高阶温度补偿的带隙基准电路 Expired - Fee Related CN106406412B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611051062.0A CN106406412B (zh) 2016-11-23 2016-11-23 一种高阶温度补偿的带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611051062.0A CN106406412B (zh) 2016-11-23 2016-11-23 一种高阶温度补偿的带隙基准电路

Publications (2)

Publication Number Publication Date
CN106406412A true CN106406412A (zh) 2017-02-15
CN106406412B CN106406412B (zh) 2017-12-01

Family

ID=58082929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611051062.0A Expired - Fee Related CN106406412B (zh) 2016-11-23 2016-11-23 一种高阶温度补偿的带隙基准电路

Country Status (1)

Country Link
CN (1) CN106406412B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106970673A (zh) * 2017-04-27 2017-07-21 电子科技大学 一种具有宽输入供电范围特性的基准电路
CN107943191A (zh) * 2017-12-11 2018-04-20 哈尔滨理工大学 一种高精度的高阶曲率补偿的电流模基准的带隙电路结构
CN108536210A (zh) * 2018-07-10 2018-09-14 成都信息工程大学 一种平滑温度补偿带隙基准源电路
CN108562373A (zh) * 2018-04-24 2018-09-21 电子科技大学 一种高精度的温度传感器电路
CN108572034A (zh) * 2018-04-24 2018-09-25 电子科技大学 一种内建时钟的温度传感器电路
CN111240394A (zh) * 2020-01-15 2020-06-05 西安电子科技大学 带预稳压结构的无运放带隙基准电路
CN113568465A (zh) * 2021-09-06 2021-10-29 广东华芯微特集成电路有限公司 一种温度修调方法
CN114020085A (zh) * 2021-10-18 2022-02-08 杭州中科微电子有限公司 一种多路输出的基准电压产生电路
CN114690824A (zh) * 2020-12-25 2022-07-01 圣邦微电子（北京）股份有限公司 一种温度补偿电压调节器
CN114995573A (zh) * 2022-06-28 2022-09-02 电子科技大学 一种由反馈网络修调的低压差线性稳压器
CN115220509A (zh) * 2021-04-19 2022-10-21 圣邦微电子（北京）股份有限公司 一种结合校准单元的高阈值精度欠压锁定电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0656575B1 (en) * 1993-12-03 1998-07-08 Koninklijke Philips Electronics N.V. Band-gap reference current source with compensation for saturating current spread of bipolar transistor
CN1287294A (zh) * 1999-09-02 2001-03-14 深圳赛意法微电子有限公司 带隙参考电路
EP1255333A1 (en) * 2001-04-30 2002-11-06 Agilent Technologies, Inc. - a Delaware corporation - Current generator circuit and method of providing drive current to a laser diode driver
CN102541133A (zh) * 2011-05-11 2012-07-04 电子科技大学 一种全温度范围补偿的电压基准源
CN103917012A (zh) * 2013-10-22 2014-07-09 新乡学院 一种具有欠压锁定和过温保护模块的白光led驱动系统
CN204462925U (zh) * 2015-01-08 2015-07-08 东华理工大学 一种带隙基准电路
CN105607685A (zh) * 2016-03-08 2016-05-25 电子科技大学 一种动态偏置电压基准源

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0656575B1 (en) * 1993-12-03 1998-07-08 Koninklijke Philips Electronics N.V. Band-gap reference current source with compensation for saturating current spread of bipolar transistor
CN1287294A (zh) * 1999-09-02 2001-03-14 深圳赛意法微电子有限公司 带隙参考电路
EP1255333A1 (en) * 2001-04-30 2002-11-06 Agilent Technologies, Inc. - a Delaware corporation - Current generator circuit and method of providing drive current to a laser diode driver
CN102541133A (zh) * 2011-05-11 2012-07-04 电子科技大学 一种全温度范围补偿的电压基准源
CN103917012A (zh) * 2013-10-22 2014-07-09 新乡学院 一种具有欠压锁定和过温保护模块的白光led驱动系统
CN204462925U (zh) * 2015-01-08 2015-07-08 东华理工大学 一种带隙基准电路
CN105607685A (zh) * 2016-03-08 2016-05-25 电子科技大学 一种动态偏置电压基准源

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
辛晓宁等: "《一种Brokaw结构曲率补偿带隙基准源的设计》", 《微电子学》 *

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106970673B (zh) * 2017-04-27 2018-04-13 电子科技大学 一种具有宽输入供电范围特性的基准电路
CN106970673A (zh) * 2017-04-27 2017-07-21 电子科技大学 一种具有宽输入供电范围特性的基准电路
CN107943191A (zh) * 2017-12-11 2018-04-20 哈尔滨理工大学 一种高精度的高阶曲率补偿的电流模基准的带隙电路结构
CN108572034B (zh) * 2018-04-24 2020-11-13 电子科技大学 一种内建时钟的温度传感器电路
CN108562373A (zh) * 2018-04-24 2018-09-21 电子科技大学 一种高精度的温度传感器电路
CN108572034A (zh) * 2018-04-24 2018-09-25 电子科技大学 一种内建时钟的温度传感器电路
CN108536210A (zh) * 2018-07-10 2018-09-14 成都信息工程大学 一种平滑温度补偿带隙基准源电路
CN111240394A (zh) * 2020-01-15 2020-06-05 西安电子科技大学 带预稳压结构的无运放带隙基准电路
CN111240394B (zh) * 2020-01-15 2021-11-09 西安电子科技大学 带预稳压结构的无运放带隙基准电路
CN114690824B (zh) * 2020-12-25 2024-01-30 圣邦微电子（北京）股份有限公司 一种温度补偿电压调节器
CN114690824A (zh) * 2020-12-25 2022-07-01 圣邦微电子（北京）股份有限公司 一种温度补偿电压调节器
CN115220509A (zh) * 2021-04-19 2022-10-21 圣邦微电子（北京）股份有限公司 一种结合校准单元的高阈值精度欠压锁定电路
CN115220509B (zh) * 2021-04-19 2024-01-30 圣邦微电子（北京）股份有限公司 一种结合校准单元的高阈值精度欠压锁定电路
CN113568465A (zh) * 2021-09-06 2021-10-29 广东华芯微特集成电路有限公司 一种温度修调方法
CN114020085B (zh) * 2021-10-18 2023-10-27 杭州中科微电子有限公司 一种多路输出的基准电压产生电路
CN114020085A (zh) * 2021-10-18 2022-02-08 杭州中科微电子有限公司 一种多路输出的基准电压产生电路
CN114995573B (zh) * 2022-06-28 2023-04-14 电子科技大学 一种由反馈网络修调的低压差线性稳压器
CN114995573A (zh) * 2022-06-28 2022-09-02 电子科技大学 一种由反馈网络修调的低压差线性稳压器

Also Published As

Publication number Publication date
CN106406412B (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
CN106406412B (zh) 一种高阶温度补偿的带隙基准电路
CN101533288B (zh) 一种闭环曲率补偿cmos带隙基准电压源
CN107340796B (zh) 一种无电阻式高精度低功耗基准源
CN104298293B (zh) 一种带曲率补偿的带隙基准电压源
CN108052154A (zh) 一种无运放高阶低温漂带隙基准电路
CN101840240A (zh) 一种可调式多值输出的基准电压源
CN100428105C (zh) 1v电源非线性纠正的高温度稳定性基准电压源
CN105487587A (zh) 高精度数字温度传感器校准电路
CN101630176A (zh) 低电压cmos带隙基准电压源
CN102279618A (zh) 一种低成本曲率校正带隙基准电流电压源电路
CN207882791U (zh) 一种无运放高阶低温漂带隙基准电路
CN107608441A (zh) 一种高性能基准电压源
CN107315439A (zh) 高精度压控电流源电路
CN106055002A (zh) 低压输出的带隙基准电路
CN101923366B (zh) 带熔丝校准的cmos带隙基准电压源
CN108345338A (zh) 用于电压生成的系统和方法
CN106774581A (zh) 低压差线性稳压器及集成片上系统
CN107402594A (zh) 实现高电源电压转变的低功耗低压差线性稳压器
CN104977963A (zh) 一种无运放低功耗高电源抑制比的带隙基准电路
CN108762367A (zh) 一种混合调整型温度补偿带隙基准电路
CN103246311B (zh) 带有高阶曲率补偿的无电阻带隙基准电压源
CN107066006A (zh) 一种新型带隙基准电路结构
CN207623828U (zh) 一种集成温度保护以及曲率补偿功能的带隙基准电路
CN109343641A (zh) 一种高精度的电流基准电路
CN101414197B (zh) 宽输入cmos带隙基准电路结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171201