CN102279618A - 一种低成本曲率校正带隙基准电流电压源电路 - Google Patents
一种低成本曲率校正带隙基准电流电压源电路 Download PDFInfo
- Publication number
- CN102279618A CN102279618A CN2010101944515A CN201010194451A CN102279618A CN 102279618 A CN102279618 A CN 102279618A CN 2010101944515 A CN2010101944515 A CN 2010101944515A CN 201010194451 A CN201010194451 A CN 201010194451A CN 102279618 A CN102279618 A CN 102279618A
- Authority
- CN
- China
- Prior art keywords
- resistance
- triode
- connects
- pmos pipe
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Electrical Variables (AREA)
Abstract
本发明公开了一种低成本曲率校正带隙基准电流电压源电路,属于带隙基准源技术领域。该电路是在现有带隙基准结构的基础上,通过一个校正电阻,在一路电流支路中产生与温度有关的非线性项,与另一路电流支路中的非线性项抵消,校正了原输出基准电流的温度特性,进而通过电阻产生温度系数较低的基准电压。本发明提供的带隙基准电流电压源电路以极低的成本开销得到了较好的电流、电压基准温度特性。
Description
技术领域
本发明涉及带隙基准源技术领域,尤其涉及一种低成本曲率校正带隙基准电流电压源电路。
背景技术
带隙基准(Bandgap Reference)电路是集成电路中的基本单元模块,它用以产生电路中所需的恒定参考电压、电流,其精确程度直接关系到整体电路的性能指标。在模数转换器(ADC)、数模转换器(DAC)中,由于基准电压、电流对测量结果有着直接的影响,因此在这类电路应用中对带隙基准电路的精度有着苛刻的要求。
衡量带隙基准电路的主要参数是温度系数TC(TemperatureCoefficient),它指在一定的温度范围[Tmin,Tmax]内,带隙基准电路输出电压的最大值(Vmax)、最小值(Vmin)相对于基准值(Vnom)的变化,其单位为ppm/℃。TC可用下式表示:
带隙基准电路的基本原理是通过将与绝对温度成正比(PTAT)的信号和与绝对温度成反比(CTAT)信号相互叠加抵消,产生与温度无关的电压或电流信号,如图1所示。三极管基极-发射极电压(VBE)由下式决定:
其中,k为波尔兹曼常数;q为电子的电荷;T为绝对温度;Vg0为Bandgap在0K时的外推值,约为1170mV;TR为参考温度;η为约等于4的常数;当流过三极管的电流为PTAT时,m=1,而当电流与温度无关时,m=0。
具有不同电流密度的两个三极管Q1、Q2的VBE之差ΔVBE可由下式表示:
式中,I1、I2为三极管Q1、Q2的集电极电流;Is1、Is2为Q1、Q2的饱和电流,与其面积成正比。通过调节,电路的输出参考电压为:
Vref=K·VBE+M·ΔVBE (4)
通常意义上的带隙基准电路,是一阶意义上的与温度无关,即通过ΔVBE产生PTAT电流来抵消VBE产生的CTAT电流中的一阶项,产生一阶意义上的与温度无关的基准电流,进而产生一阶意义上的与温度无关的基准电压。
普通一阶温度补偿的带隙基准电路的典型电路如图2所示(文献P1:H.Banba,H.Shiga,A.Umezawa,T.Miyabata,T.Tanzawa,S.Atsumi,and K.Sakuii,“A CMOS bandgap reference circuit with sub-1-V operation,”IEEE J.Solid-State Circuits,vol.34,pp.670-674,May 1999.)三极管Q1的面积是Q2的N倍,R3的阻值是R0的M倍,是R1=R2的K倍,IR1=IR2=ICTAT,IR0=IPTAT,负反馈运放OP使X、Y两节点电压相等,均为VBE,则ICTAT电流为:
则输出基准电压表示为:
但是,一阶温度补偿的带隙基准电路中,ΔVBE项无法抵消(2)式中的第三项,即高阶非线性项,因而在温度曲线中存在较大的曲率。文献P1中报道的带隙基准电压温度系数高达59ppm/℃。国际上已有许多文献报道了对带隙基准温度曲线曲率的校正技术。其中,P.Malcovarti在文献P2中(P.Malcovati,F.Maloberti,C.Fiocchi,and M.Pruzzi,“Curvature-compensated BiCMOS bandgap with 1-V supply voltage,”IEEE J.Solid-State Circuits,vol.36,no.7,pp.1076-1081,Jul.2001.)中描述了一种结构较为简单的曲率校正电路。但是,由于该电路添加了较多的电阻和晶体管,使电路面积较大,同时也增加了电路的成本。近年来报道的许多低温度系数带隙基准源(如文献P3:Raymond T.Perry,Stephen H.Lewis,A.Paul Brokaw,and T.R.Viswanathan,“A 1.4V Supply CMOS FractionalBandgap Reference,”IEEE J.Solid-State Circuits,vol.42,no.10,pp.2180-2186,Oct.2007.)均采用了校准(Trimming)技术来提高基准的准确性和可靠性。但是,对于现在的工艺水平,校准电路大大增加了IC的成本和制造时间,因此寻找一种高精度无校准的基准电路仍是一个重要的研究方向。
发明内容
(一)要解决的技术问题
有鉴于此,本发明的主要目的在于提出一种结构简单、成本开销低的曲率校正型带隙基准电流电压源电路,以产生与低温度系数的基准电流,进而产生低温度系数的基准电压。
(二)技术方案
为达到上述目的,本发明提供了一种低成本曲率校正带隙基准电流电压源电路,该电路包括带隙基准主电路和输出电路,其中:
该带隙基准主电路,包括:
第四PMOS管M4,该第四PMOS管M4的源极接电源VDD,漏极net5接第四三极管Q4的发射极,该第四三极管Q4的基极和集电极都接地GND;
第三PMOS管M3,该第三PMOS管M3的源极接电源VDD,漏极net6接第三三极管Q3的发射极,该第三三极管Q3的基极和集电极都接地GND;
第二PMOS管M2,该第二PMOS管M2的源极接电源VDD,漏极net2接第二三极管Q2的发射极,该第二三极管Q2的基极接所述第四三极管Q4的发射极,集电极接地GND;
第一PMOS管M1,该第一PMOS管M1的源极接电源VDD,漏极net3经第二电阻R2、第四电阻R0接第一三极管Q1的发射极,该第一三极管Q1的基极接所述第三三极管Q3的发射极,集电极接地GND;
运算放大器OP,正输入接所述第一PMOS管M1的漏极net3,负输入接所述第二PMOS管M2的漏极net2,输出接所述第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、第四PMOS管M4的栅极net1;以及
第二电阻R2一端接所述第一PMOS管M1的漏极net3,一端接第一电阻R1和第四电阻R0,第一电阻R1的另一端接地GND,第四电阻R0的另一端所述第一三极管Q1的发射极;
该输出电路,包括:
第五PMOS管M5,该第五PMOS管M5的源极接电源VDD,漏极Vref通过第三电阻R3接地GND,栅极接运算放大器OP的输出net1,Vref为基准电压输出;以及
第六PMOS管M6,该第六PMOS管M6的源极接电源VDD,漏极Iref为基准电流输出,栅极接运算放大器OP的输出net1。
上述方案中,通过所述第二电阻R2使流过所述第四电阻R0的电流产生与流过所述第一电阻R1电流相抵消的非线性项,从而产生与温度无关的电流,进而通过电流镜的镜像,使该电流流过所述第三电阻R3产生与温度无关的电压。
(三)有益效果
从上述技术方案可以看出,本发明具有以下有益效果:
1、本发明通过高阶的曲率校正,能够得到温度系数极低的高精度电流、电压,能够应用于对带隙基准电路要求极为苛刻的电路系统中;
2、本发明仅通过改变传统带隙基准电路的结构,在并未增加主要元件、未经过校准技术的基础上,仅通过一个校正电阻的调节作用便实现了高精度基准。因此电路功耗低、面积小、成本极低,便于集成。
3、本发明通过产生与温度无关的带隙基准电流,进而产生与温度无关的带隙基准电压,因而能同时满足电流、电压基准的两种需求,无需单独实现电流基准源或电压基准源。
附图说明
图1是普通带隙基准电路的工作原理示意图;
图2是普通一阶温度补偿的带隙基准电路的典型电路图;
图3是本发明描述的低成本曲率校正带隙基准电流电压源电路的电路图;
图4是本发明带隙基准电路的输出温度特性曲线图;
图5是采用普通一阶温度补偿带隙基准电路的输出温度特性曲线图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
本发明主要应用于对基准电压、电流精度要求高,且要求芯片面积小、成本低的场合,所提出的是一类能够以较低成本实现较低温度系数的带隙基准电流电压源电路。
本发明通过一个校正电阻,从而在PTAT电流中引入非线性项,使PTAT和CTAT电流达到相互补偿的目的,从而产生与低温度系数的基准电流,进而产生低温度系数的基准电压。
如图3所示,图3是本发明描述的低成本曲率校正带隙基准电流电压源电路的电路图,该电路包括带隙基准主电路和输出电路,其中:
该带隙基准主电路包括第四PMOS管M4、第三PMOS管M3、第二PMOS管M2、第一PMOS管M1、运算放大器OP、第一电阻R1、第二电阻R2和第四电阻R0。
该第四PMOS管M4的源极接电源VDD,漏极net5接第四三极管Q4的发射极,该第四三极管Q4的基极和集电极都接地GND;该第三PMOS管M3的源极接电源VDD,漏极net6接第三三极管Q3的发射极,该第三三极管Q3的基极和集电极都接地GND;该第二PMOS管M2的源极接电源VDD,漏极net2接第二三极管Q2的发射极,该第二三极管Q2的基极接所述第四三极管Q4的发射极,集电极接地GND;该第一PMOS管M1的源极接电源VDD,漏极net3经第二电阻R2、第四电阻R0接第一三极管Q1的发射极,该第一三极管Q1的基极接所述第三三极管Q3的发射极,集电极接地GND;该运算放大器OP的正输入接所述第一PMOS管M1的漏极net3,负输入接所述第二PMOS管M2的漏极net2,输出接所述第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、第四PMOS管M4的栅极net1;该第二电阻R2一端接所述第一PMOS管M1的漏极net3,一端接第一电阻R1和第四电阻R0,第四电阻R0的另一端所述第一三极管Q1的发射极,第一电阻R1的另一端接地GND;
该输出电路,包括第五PMOS管M5和、第六PMOS管M6和第三电阻R3,其中第五PMOS管M5,该第五PMOS管M5的源极接电源VDD,漏极Vref通过第三电阻R3接地GND,栅极接运算放大器OP的输出net1,Vref为基准电压输出;第六PMOS管M6,该第六PMOS管M6的源极接电源VDD,漏极Iref为基准电流输出,栅极接运算放大器OP的输出net1。
通过所述第二电阻R2使流过所述第四电阻R0的电流产生与流过所述第一电阻R1电流相抵消的非线性项,从而产生与温度无关的电流,进而通过电流镜的镜像作用,使该电流流过所述第三电阻R3产生与温度无关的电压。
再次参照图3,将R2的电流IR2设计为与温度无关的电流,由于电流镜的作用,M1~M5的电流与IR2相等,均为与温度无关的电流。则流过R0的电流IR0为:
在常规结构中,IR0为一阶的PTAT电流IR0=kT/q·ln(N),当温度T=0K时,IR0为0。但是,由于本结构引入的IR2·R2,当T=0K时,由(5)式可知,IR0=-IR2·R2/R0≠0。则可设IR0为如下形式:
其中,IR0(TR)为参考温度下流过Iro的电流,T=TR时,IR0=IR0(TR)。
Tz为假设的参量,当温度T=Tz时,IR0=0。
因此,(5)式变为:
由此,在CTAT电流中引入了非线性项。对应的R1上的电流为:
通过合理设置R0、R1、R2的值,可以使(7)式、(8)式的一次项和高阶非线性项相互抵消,从而得到与温度无关的电流,进而通过电流镜的镜像作用,使该电流流过R3产生与温度无关的电压。
以上从理论上论证了本方法的可行性,在实际设计中,通过仿真模拟软件,可以精确得到各管的尺寸。采用SMIC CMOS 0.18μm混合信号工艺仿真图3低成本曲率补偿带隙基准电流电压源电路,以验证本发明的正确性,结果如图4所示。同时,作为对比,同样经过仿真模拟软件优化各管尺寸,对图2带隙基准电路进行仿真,结果如图5所示。从图中可知,经优化得到的普通一阶温度补偿的带隙基准的典型电路的温度系数为15.2ppm/℃;而本发明所提出的低成本曲率补偿带隙基准电流电压源电路温度系数仅为1.77ppm/℃,温度特性得到了极大的改善。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (2)
1.一种低成本曲率校正带隙基准电流电压源电路,该电路包括带隙基准主电路和输出电路,其中:
该带隙基准主电路,包括:
第四PMOS管(M4),该第四PMOS管(M4)的源极接电源(VDD),漏极(net5)接第四三极管(Q4)的发射极,该第四三极管(Q4)的基极和集电极都接地(GND);
第三PMOS管(M3),该第三PMOS管(M3)的源极接电源(VDD),漏极(net6)接第三三极管(Q3)的发射极,该第三三极管(Q3)的基极和集电极都接地(GND);
第二PMOS管(M2),该第二PMOS管(M2)的源极接电源(VDD),漏极(net2)接第二三极管(Q2)的发射极,该第二三极管(Q2)的基极接所述第四三极管(Q4)的发射极,集电极接地(GND);
第一PMOS管(M1),该第一PMOS管(M1)的源极接电源(VDD),漏极(net3)经第二电阻(R2)、第四电阻(R0)接第一三极管(Q1)的发射极,该第一三极管(Q1)的基极接所述第三三极管(Q3)的发射极,集电极接地(GND);
运算放大器(OP),正输入接所述第一PMOS管(M1)的漏极(net3),负输入接所述第二PMOS管(M2)的漏极(net2),输出接所述第一PMOS管(M1)、第二PMOS管(M2)、第三PMOS管(M3)、第四PMOS管(M4)的栅极(net1);以及
第二电阻(R2)一端接所述第一PMOS管(M1)的漏极(net3),一端接第一电阻(R1)和第四电阻(R0),第一电阻(R1)的另一端接地(GND),第四电阻(R0)的另一端所述第一三极管(Q1)的发射极;
该输出电路,包括:
第五PMOS管(M5),该第五PMOS管(M5)的源极接电源(VDD),漏极(Vref)通过第三电阻(R3)接地(GND),栅极接运算放大器(OP)的输出(net1),(Vref)为基准电压输出;以及
第六PMOS管(M6),该第六PMOS管(M6)的源极接电源(VDD),漏极(Iref)为基准电流输出,栅极接运算放大器(OP)的输出(net1)。
2.根据权利要求1所述的低成本曲率校正带隙基准电流电压源电路,其特征在于,通过所述第二电阻(R2)使流过所述第四电阻(R0)的电流产生与流过所述第一电阻(R1)电流相抵消的非线性项,从而产生与温度无关的电流,进而通过电流镜的镜像,使该电流流过所述第三电阻(R3)产生与温度无关的电压。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101944515A CN102279618A (zh) | 2010-06-08 | 2010-06-08 | 一种低成本曲率校正带隙基准电流电压源电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010101944515A CN102279618A (zh) | 2010-06-08 | 2010-06-08 | 一种低成本曲率校正带隙基准电流电压源电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102279618A true CN102279618A (zh) | 2011-12-14 |
Family
ID=45105110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010101944515A Pending CN102279618A (zh) | 2010-06-08 | 2010-06-08 | 一种低成本曲率校正带隙基准电流电压源电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102279618A (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103163936A (zh) * | 2013-02-06 | 2013-06-19 | 苏州硅智源微电子有限公司 | 非线性温度发生器电路 |
CN104597953A (zh) * | 2013-10-30 | 2015-05-06 | 德克萨斯仪器股份有限公司 | 统一带隙电压曲率校正电路 |
CN108073215A (zh) * | 2016-11-10 | 2018-05-25 | 亚德诺半导体集团 | 温度补偿的参考电压电路 |
CN110504920A (zh) * | 2019-08-22 | 2019-11-26 | 上海华力微电子有限公司 | 振荡器 |
CN112506262A (zh) * | 2020-12-29 | 2021-03-16 | 上海华力微电子有限公司 | 高利用率的带隙基准电路 |
WO2021115148A1 (zh) * | 2019-12-09 | 2021-06-17 | 北京集创北方科技股份有限公司 | 基准源电路、芯片、电源及电子设备 |
CN113655841A (zh) * | 2021-08-18 | 2021-11-16 | 西安电子科技大学重庆集成电路创新研究院 | 一种带隙基准电压电路 |
CN114530176A (zh) * | 2022-04-25 | 2022-05-24 | 中科南京智能技术研究院 | 一种分布式位线补偿数模混合存内计算阵列 |
CN115328258A (zh) * | 2022-09-22 | 2022-11-11 | 武汉泽声微电子有限公司 | 带隙基准电路 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1732420A (zh) * | 2002-12-27 | 2006-02-08 | 模拟装置公司 | 电源减弱系数(psrr)高而且有曲率校正的带隙电压基准电路 |
US7253597B2 (en) * | 2004-03-04 | 2007-08-07 | Analog Devices, Inc. | Curvature corrected bandgap reference circuit and method |
CN101349928A (zh) * | 2007-07-17 | 2009-01-21 | 台湾积体电路制造股份有限公司 | 超低电压次带隙电压参考产生器 |
US20090051341A1 (en) * | 2007-08-22 | 2009-02-26 | Faraday Technology Corporation | Bandgap reference circuit |
-
2010
- 2010-06-08 CN CN2010101944515A patent/CN102279618A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1732420A (zh) * | 2002-12-27 | 2006-02-08 | 模拟装置公司 | 电源减弱系数(psrr)高而且有曲率校正的带隙电压基准电路 |
US7253597B2 (en) * | 2004-03-04 | 2007-08-07 | Analog Devices, Inc. | Curvature corrected bandgap reference circuit and method |
CN101349928A (zh) * | 2007-07-17 | 2009-01-21 | 台湾积体电路制造股份有限公司 | 超低电压次带隙电压参考产生器 |
US20090051341A1 (en) * | 2007-08-22 | 2009-02-26 | Faraday Technology Corporation | Bandgap reference circuit |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103163936A (zh) * | 2013-02-06 | 2013-06-19 | 苏州硅智源微电子有限公司 | 非线性温度发生器电路 |
CN104597953A (zh) * | 2013-10-30 | 2015-05-06 | 德克萨斯仪器股份有限公司 | 统一带隙电压曲率校正电路 |
CN108073215A (zh) * | 2016-11-10 | 2018-05-25 | 亚德诺半导体集团 | 温度补偿的参考电压电路 |
CN110504920A (zh) * | 2019-08-22 | 2019-11-26 | 上海华力微电子有限公司 | 振荡器 |
CN110504920B (zh) * | 2019-08-22 | 2023-06-13 | 上海华力微电子有限公司 | 振荡器 |
WO2021115148A1 (zh) * | 2019-12-09 | 2021-06-17 | 北京集创北方科技股份有限公司 | 基准源电路、芯片、电源及电子设备 |
CN112506262A (zh) * | 2020-12-29 | 2021-03-16 | 上海华力微电子有限公司 | 高利用率的带隙基准电路 |
CN113655841A (zh) * | 2021-08-18 | 2021-11-16 | 西安电子科技大学重庆集成电路创新研究院 | 一种带隙基准电压电路 |
CN113655841B (zh) * | 2021-08-18 | 2023-03-07 | 西安电子科技大学重庆集成电路创新研究院 | 一种带隙基准电压电路 |
CN114530176A (zh) * | 2022-04-25 | 2022-05-24 | 中科南京智能技术研究院 | 一种分布式位线补偿数模混合存内计算阵列 |
CN115328258A (zh) * | 2022-09-22 | 2022-11-11 | 武汉泽声微电子有限公司 | 带隙基准电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102279618A (zh) | 一种低成本曲率校正带隙基准电流电压源电路 | |
CN101216718B (zh) | 分段线性温度补偿电路及温度补偿电压基准源 | |
CN101630176B (zh) | 低电压cmos带隙基准电压源 | |
CN101533288B (zh) | 一种闭环曲率补偿cmos带隙基准电压源 | |
CN100470436C (zh) | 一种分段线性补偿的cmos带隙基准电压源 | |
CN102393786B (zh) | 高阶温度补偿cmos带隙基准电压源 | |
CN103744464B (zh) | 一种具有电流补偿的带隙基准电路 | |
CN106959723A (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
CN104298293B (zh) | 一种带曲率补偿的带隙基准电压源 | |
CN106406412B (zh) | 一种高阶温度补偿的带隙基准电路 | |
CN104714588B (zh) | 一种基于vbe线性化的低温漂带隙基准电压源 | |
CN103365331B (zh) | 一种二阶补偿基准电压产生电路 | |
CN109343639A (zh) | 一种低温漂带隙基准电压电路、方法及其芯片 | |
CN202394144U (zh) | 一种指数温度补偿的低温漂cmos带隙基准电压源 | |
CN100428105C (zh) | 1v电源非线性纠正的高温度稳定性基准电压源 | |
CN204440214U (zh) | 一种基于vbe线性化的低温漂带隙基准电压源 | |
CN102622031A (zh) | 一种低压高精度带隙基准电压源 | |
CN109976425A (zh) | 一种低温度系数基准源电路 | |
CN103309392A (zh) | 一种二阶温度补偿的无运放全cmos基准电压源 | |
CN115437442B (zh) | 高阶补偿带隙电压基准电路 | |
CN103246311B (zh) | 带有高阶曲率补偿的无电阻带隙基准电压源 | |
CN101833352A (zh) | 高阶补偿带隙基准电压源 | |
CN101825912A (zh) | 一种低温度系数高阶温度补偿的带隙基准电压源 | |
CN109343641A (zh) | 一种高精度的电流基准电路 | |
CN101923366A (zh) | 带熔丝校准的cmos带隙基准电压源 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20111214 |