CN101216718B - 分段线性温度补偿电路及温度补偿电压基准源 - Google Patents

Abstract

本发明公开了一种分段线性温度补偿电路及温度补偿电压基准源。分段线性温度补偿电路，包括电阻和三极管，其中，电阻至少为两个，三极管的基极与输入端口相连构成输入端，第一电阻一端与输入端口连接另一端与地线连接；三极管的发射极通过第二电阻与地线连接，三极管的集电极构成输出端。电压基准源中，带隙基准源和正温系数电流产生电路的输入端分别与启动电路的输出端连接，带隙基准源和正温系数电流产生电路的输出端分别与叠加求和输出电路和分段线性温度补偿电路连接，分段线性温度补偿电路输出端连接叠加求和输出电路。本发明降低了电阻温度系数对输出量的影响，具有良好的工艺兼容性和温度稳定性。

Description

分段线性温度补偿电路及温度补偿电压基准源

技术领域

本发明涉及一种温度补偿电路，尤其涉及一种分段线性温度补偿电路及温度补偿电压基准源，主要用于模拟、数模混合电路需要产生低温度系数的基准源电路中。

背景技术

在模拟、数模混合、甚至纯数字电路中都需要用到基准源电路，按照输出方式不同可分为：电压型基准源(以输出恒定电压为目的的电路)和电流型基准源(以输出恒定电流为目的的电路)，两种类型的基准源适用场合不同。基准源的稳定性直接影响着电路整体性能：ADC/DAC电路中的精度指标(LSB、INL、DNL……)、电源管理电路中的输出量的稳定度指标等。衡量基准源的稳定性的主要指标有：电源抑制比、温度系数等。

美国专利(NO.5952873)提出了一种电路模式分段线性补偿技术：将温度范围分为若干子区间，在不同区间上采用不同的补偿函数对三极管BE结的温度系数进行补偿从而达到很好的基准电压输出的目的。分段线性补偿函数的产生采用了电流比较的结构：低温时，负温度系数电流小于正温度系数电流，此结构的输出电流为0；随着温度的升高，正温度系数电流开始大于负温度系数电流，此结构输出电流为两者之差，此电流被注入到一阶补偿结构中，对基准的温度系数进行进一步的补偿。此种方式实现补偿的电路结构复杂，且扩展通用性不足。

中国专利申请号为“200610020154.2”，发明名称为“负温度补偿电流产生电路及温度补偿电流基准源”公开了一种低温度系数电流基准的产生电路。其主要通过构造电路以获得含有与温度T成正比的高次项补偿电流I(T)、I(T²)、I(T³)，用于近似补偿基准源产生过程中所用到的BE结电压(V_BE)所固有的与温度T成反比的非线性变化量，从而使输出电流达到较低的温度系数(仿真结果为0.7ppm/℃)。此种结构存在的问题：一、对构造电路的工艺参数设置要求严格，工艺实现难度较大。二、忽略了电阻温度系数的影响，导致在具体实施过程中性能有所降低，偏差较大。三、采用了运放结构，存在运放的失调影响，且芯片面积较大，提高了成本。四、只能实现电流基准，不能实现高性能的电压基准。

发明内容

本发明的目的在于克服现有基准源电路存在的上述问题，提供一种分段线性温度补偿电路及温度补偿电压基准源。本发明采用电压型基准源，通过电阻间温度系数的合理抵消，降低了电阻温度系数对输出量的影响，具有良好的工艺兼容性和温度稳定性，性能较高，应用在恶劣的外界温度环境中时效果较理想。

为实现上述目的，本发明采用的技术方案如下：

一种分段线性温度补偿电路，包括电阻和三极管，其特征在于：所述电阻至少为两个，三极管的基极与输入端口相连构成输入端，第一电阻一端与输入端口连接另一端与地线连接；三极管的发射极通过第二电阻与地线连接，三极管的集电极构成输出端。

本发明包括四个电阻R3、R4、R5、R6和两个三极管Q7、Q8；三极管Q7的基极与输入端口连接形成输入端，电阻R3分别与三极管Q7的基极和三极管Q8的基极连接，电阻R4一端与三极管Q8的基极连接，另一端与地线连接，电阻R5一端与三极管Q7的发射极连接，另一端与地线连接，电阻R6一端与三极管Q8的发射极，另一端与地线连接；三极管Q7的集电极和三极管Q8的集电极连接形成输出端。

一种运用分段线性温度补偿电路补偿的电压基准源，包括启动电路、带隙基准源和正温系数电流产生电路、分段线性温度补偿电路、叠加求和输出电路，其特征在于：带隙基准源和正温系数电流产生电路的输入端与启动电路的输出端连接，带隙基准源和正温系数电流产生电路的输出端分别与叠加求和输出电路和分段线性温度补偿电路连接，分段线性温度补偿电路输出端连接叠加求和输出电路。

所述启动电路包括NMOS管MN1、MN2、MN3，PMOS管和电容；PMOS管的源极和电容的上极板构成与直流电源相连的输入端，电容的下极板、NMOS管MN2漏极与NMOS管MN1栅极连接，NMOS管MN1的漏极、PMOS管的栅极与带隙基准源和正温系数电流产生电路中的PMOS管MP1、MP2的栅极连接，NMOS管MN1源极与带隙基准源和正温系数电流产生电路中NPN三极管QNPN1、QNPN2的基极连接，PMOS管漏极、NMOS管MN3的栅极和漏极与NMOS管MN2的栅极连接，NMOS管MN2、MN3的源极与接地。

所述带隙基准源和正温系数电流产生电路包括PMOS管MP1、MP2、MP3、MP4、MP6和MP7，NMOS管MN4和MN5，NPN三极管QNPN1、QNPN2、QNPN3、QNPN4，PNP三极管QPNP1和QPNP2，电阻R1和R2；PMOS管MP1、MP2、MP3、MP4、MP6、MP7的源极和三极管QNPN3的集电极相连形成与直流电源相连的输入端，PMOS管MP1、MP2、MP3、MP4的栅极、三极管QNPN1的集电极和三极管QPNP1的基极相连并共接于MP1的漏极，三极管QPNP1的发射极与MP4的漏极相连，三极管QNPN1和QNPN2的基极相连，三极管QNPN1的发射极与地之间连接电阻R1，三极管QNPN2的集电极和三极管QPNP2的基极相连后共接于MP2管的漏极，三极管QPNP2的发射极和三极管QNPN3的基极相连后共接于MP3管的漏极，三极管QNPN3的发射极和MN5的漏极相连后共接于QNPN1和QNPN2的基极，NMOS管MN5的栅极和启动电路中的MN2和MN3的栅极连接，PMOS管MP6的栅极和MP7的栅极连接后共接于MP7的漏极，PMOS管MP7的漏极和NMOS管MN4的漏极连接，NMOS管MN4的栅极和QNPN4的集电极连接后共接于MP6的漏极，MN4的源极和QNPN4的基极连接后共接于电阻R2，且电阻R2、三极管QPNP1集电极、三极管QNPN2和QNPN4发射极、NMOS管MN5的源极共同接地。

所述分段线性温度补偿电路包括PMOS管MP8和MP9，电阻R3和R4，NPN三极管QNPN5；PMOS管MP8、MP9的源极与电源连接，PMOS管MP8的栅极和带隙基准源和正温系数电流产生电路中的MP1的栅极连接，PMOS管MP9的栅极、漏极相连并共同连于与求和电路中的MP10的栅极，三极管QNPN5的集电极与MP9的漏极连接，三极管QNPN5的基极与电阻R3连接后共接于MP8的漏极，且电阻R3接地，三极管QNPN5的发射极与接地之间连接电阻R4。

所述叠加求和输出电路包括PMOS管MP10、MP11和MP12，电阻R5；PMOS管MP10、MP11和MP12的源极连接形成与直流电源连接的输入端，PMOS管MP10、MP11和MP12的漏极共连后与电阻R5连接形成基准电压的输出端，且电阻R5接地，PMOS管MP12的栅极与带隙基准源和正温系数电流产生电路中的MP1的栅极连接，PMOS管MP11的栅极与带隙基准源和正温系数电流产生电路中的MP6的栅极连接，PMOS管MP10的栅极与分段线性温度补偿电路中的MP9连接。

所述启动电路包括至少三个PMOS管PS1、PS2和PS3，至少三个NPN三极管QS1、QS2和QS3；PMOS管PS1、PS2和PS3的衬底端与电源连接，PMOS管PS1、PS2和PS3的源极形成与电源连接的启动电路的输入端，PMOS管PS1的栅极和漏极、NPN三极管QS1、QS2、QS3的基极及NPN三极管QS1的集电极共连，NPN三极管QS1的发射极接地，PMOS管PS3的栅极漏极、PMOS管PS2的栅极及NPN三极管QS3的集电极共连，NPN三极管QS2、QS3的发射极连接后共同连接于带隙基准源和正温系数电流产生电路中的NPN三极管Q4的发射极，PMOS管PS2的漏极形成启动电路的输出端并与带隙基准源和正温系数电流产生电路中的PNP三极管Q5的发射极连接，NPN三极管QS2的集电极形成启动电路的输出端并与带隙基准源和正温系数电流产生电路中的NPN三极管Q2的集电极连接。

所述带隙基准源和正温系数电流产生电路包括电容C1，NMOS管M10、PMOS管M1、M2、M3、M4、M5、M6、M7、M8和M9，PNP三极管Q1和Q5，NPN三极管Q2、Q3、Q4和Q6，电阻R1、R2、R3、R4和R7；带隙基准源和正温系数电流产生电路通过电阻R3和R4与分段线性温度补偿电路连接，带隙基准源和正温系数电流产生电路通过电阻R7与叠加求和输出电路连接，NPN三极管Q6的集电极和PMOS管M1、M3、M4、M5的衬底端和源极与电源连接，PMOS管M2源极与PMOS管M1漏极连接，PMOS管M6源极与PMOS管M5漏极连接，PMOS管M2和M6的衬底端与电源连接，PMOS管M1、M2、M3、M4、M5、M6的栅极、PMOS管M3的漏极、NPN三极管Q2的集电极及启动电路中的NPN三极管QS2的集电极共连，PMOS管M4的漏极、PMOS管M7、M8、M9的衬底端和源极共连，PMOS管M9的栅极、PMOS管M8的栅极漏极、NPN三极管Q3的集电极、PNP三极管Q1的基极共连，PNP三极管Q1的发射极与PMOS管M2的漏极连接，PNP三极管Q1的集电极接地，NPN三极管Q2、Q3、Q4的基极、PMOS管M7的栅极及电阻R7共连，且电阻R7与NPN三极管Q6的发射极连接，PNP三极管Q5的集电极、NPN三极管Q6的基极、PMOS管M6的漏极与启动电路的PMOS管PS2的漏极连接，PNP三极管Q5的基极、PMOS管M9的漏极、NPN三极管Q4的集电极与电容C1的正端连接，电容C1的负端接地，NPN三极管Q2的发射极和接地之间连接有电阻R1，NMOS管M10栅极漏极与PMOS管M7的漏极连接，NMOS管M10衬底端和源极接地，电阻R2与NPN三极管Q3的发射极连接，且电阻R2、NPN三极管Q4的发射极、启动电路中的NPN三极管QS2、QS3的发射极、分段线性温度补偿电路中的NPN三极管Q7的基极及电阻R3共连，电阻R3与电阻R4和分段线性温度补偿电路中的NPN三极管Q8的基极连接，且电阻R4接地，三极管Q5的集电极接地。

所述分段线性温度补偿电路包括电阻R3、R4、R5和R6，NPN三极管Q7和Q8；分段线性温度补偿电路通过电阻R3、R4与带隙基准源和正温系数电流产生电路连接，NPN三极管Q7的基极与带隙基准源和正温系数电流产生电路中的NPN三极管Q4的发射极连接形成输入端，电阻R3设置于NPN三极管Q7的基极和NPN三极管Q8的基极之间，电阻R4一端与NPN三极管Q8的基极连接，另一端接地，电阻R5一端与NPN三极管Q7的发射极连接，另一端接地，电阻R6一端与NPN三极管Q8的发射极连接，另一端接地，NPN三极管Q7的集电极与NPN三极管Q8的集电极和带隙基准源和正温系数电流产生电路中的NPN三极管Q4的基极连接。

所述叠加求和输出电路包括电阻R7，电阻R7一端与带隙基准源和正温系数电流产生电路中NPN三极管Q4的基极和分段线性温度补偿电路中的NPN三极管Q7的集电极和NPN三极管Q8的集电极连接，另一端与NPN三极管Q6的发射极相连接、并形成输出端。

采用本发明的优点在于：

一、本发明采用电压型基准源，通过电阻间温度系数的合理抵消，降低了电阻温度系数对输出量的影响，具有良好的温度稳定性，性能较高，应用在恶劣的外界温度环境中时效果较理想。

二、本发明提出的分段线性温度补偿电路工艺兼容性好，结构简单，容易实现，补偿方式简单优越且可以通过相应的连接用于常用基准源的温度补偿，有较好的扩展推广性。

三、本发明提出的两种采用分段线性温度补偿电路进行补偿的基准源电路，和现有基准源电路相比，没有采用运放结构，可以有效的避免由运放的失调影响，而且没有运放结构后可以相应减少芯片的面积成本。

四、本发明中两种方式都通过电阻之间温度系数的合理抵消，大大降低了电阻温度系数对输出量的影响，在-20℃到120℃的温度范围内，温度系数典型情况为0.5ppm/℃，即使考虑工艺容差后最差情况也可达3.9ppm/℃，有着很好的温度稳定性和工艺兼容性。

附图说明

图1为本发明分段线性温度补偿电压基准源电路的电路架构框图

图2为本发明分段线性温度补偿电压基准源电路的补偿原理图

图3为本发明双温度段分段线性温度补偿产生电路的电路图

图4为本发明三温度段分段线性温度补偿产生电路的电路图

图5为本发明双温度段分段线性温度补偿电压基准源的电路图

图6为本发明三温度段分段线性温度补偿电压基准源的电路图

图7为本发明双温度段分段线性温度补偿电压基准源的输出温度特性图

图8为本发明三温度段分段线性温度补偿电压基准源的输出温度特性图

图9为本发明三温度段分段线性温度补偿电压基准源的考虑容差后的输出温度特性图

具体实施方式

双温度段分段线性温度补偿电路，由两个电阻RB、RC和一个NPN三极管QA组成，NPN三极管QA的基极和电阻RB的一端与输入端口IPTAT相连，并作为本电路的输入端；电阻RB的另一端与地线GND相连；NPN三极管QA的发射极通过电阻RC连接到地线GND；NPN三极管QA的集电极作为本结构的输出端。

运用分段线性温度补偿电路补偿的电压基准源，包括启动电路，带隙基准源和正温系数电流产生电路，分段线性温度补偿电路，及叠加求和输出电路。带隙基准源和正温系数电流产生电路的输入端连接启动电路的输出端；带隙基准源和正温系数电流产生电路第一输出端、第二输出端I(PTAT)分别对应连接叠加求和输出电路和分段线性温度补偿电路；分段线性温度补偿电路输出端连接叠加求和输出电路；叠加求和输出电路通过叠加两路输入端的信号量产生最终基准输出电压V(REF)。

运用双温度段分段线性温度补偿电路补偿的电压基准源，启动电路由三个NMOS管(MN1、MN2、MN3)、一个PMOS管(MP5)和电容(C1)组成。PMOS管MP5的源极和电容C1的上极板作为直流电源的输入端与直流电源VIN相连，电容C1的下极板、NMOS管MN2的漏极与NMOS管MN1栅极连接，NMOS管MN1的漏极、PMOS管MP5的栅极与带隙基准源和正温系数电流产生电路中的PMOS管MP1、MP2的栅极连接，NMOS管MN1的源极与带隙基准源和正温系数电流产生电路中NPN三极管QNPN1、QNPN2的基极连接，PMOS管MP5漏极、NMOS管MN3的栅极和漏极与NMOS管MN2的栅极连接，NMOS管MN2、MN3的源极与地连接。

运用双温度段分段线性温度补偿电路补偿的电压基准源，带隙基准源和正温系数电流产生电路由六个PMOS管MP1、MP2、MP3、MP4、MP6和MP7、两个NMOS管MN4和MN5、四个NPN三极管QNPN1、QNPN2、QNPN3、QNPN4、两个PNP三极管QPNP1和QPNP2和两个电阻R1、R2组成。PMOS管MP1、MP2、MP3、MP4、MP6、MP7的源极和三极管QNPN3的集电极相连形成与直流电源相连的输入端，PMOS管MP1、MP2、MP3、MP4的栅极、三极管QNPN1的集电极和三极管QPNP1的基极相连共接于MP1的漏极，三极管QPNP1的发射极与MP4的漏极相连，三极管QNPN1和QNPN2的基极相连，三极管QNPN1的发射极与地之间连接电阻R1，三极管QNPN2的集电极和三极管QPNP2的基极相连后共接于MP2管的漏极，三极管QPNP2的发射极和三极管QNPN3的基极相连后共接于MP3管的漏极，三极管QNPN3的发射极和MN5的漏极相连后共接于QNPN1和QNPN2的基极，NMOS管MN5的栅极和启动电路的MN2和MN3的栅极连接，PMOS管MP6的栅极和MP7的栅极连接后共接于MP7的漏极，PMOS管MP7的漏极和NMOS管MN4的漏极连接，NMOS管MN4的栅极和QNPN4的集电极连接后共接于MP6的漏极，MN4的源极和QNPN4的基极连接后共接于电阻R2的一端，电阻R2的另一端、三极管QPNP1集电极、三极管QNPN2和QNPN4发射极、NMOS管MN5的源极共同接地。

运用双温度段分段线性温度补偿电路补偿的电压基准源，分段线性温度补偿电路由两个PMOS管MP8和MP9、两个电阻R3和R4、一个NPN三极管QNPN5组成。PMOS管MP8、MP9的源极与电源连接，PMOS管MP8的栅极和带隙基准源和正温系数电流产生电路中的MP1的栅极连接，PMOS管MP9的栅极、漏极相连并共同连于与求和电路中的MP10的栅极，三极管QNPN5的集电极与MP9的漏极连接，三极管QNPN5的基极与电阻R3一端连接后共接于MP8的漏极，电阻R3的另一端连于地，三极管QNPN5的发射极与地之间连接电阻R4。

运用双温度段分段线性温度补偿电路补偿的电压基准源，叠加求和输出电路由三个PMOS管MP10、MP11和MP12和一个电阻R5组成。PMOS管MP10、MP11和MP12的源极连接形成与直流电源连接的输入端，PMOS管MP10、MP11和MP12的漏极共连后与电阻R5一端连接形成基准电压的输出端，电阻R5的另一端接地，PMOS管MP12的栅极与带隙基准源和正温系数电流产生电路中的MP1的栅极连接，PMOS管MP11的栅极与带隙基准源和正温系数电流产生电路中的MP6的栅极连接，PMOS管MP10的栅极与分段线性温度补偿电路中的MP9连接。

三温度段分段线性温度补偿电路，由四个电阻R3、R4、R5、R6和两个NPN三极管Q7、Q8组成。NPN三极管Q7的基极与输入端口I(PTAT)相连，作为补偿电路的输入端；电阻R3连接于NPN三极管Q7的基极和NPN三极管Q8的基极之间；电阻R4一端连接NPN三极管Q8的基极，另一端连接于地线GND；电阻R5一端连接NPN三极管Q7的发射极，另一端连接于地线GND；电阻R6一端连接NPN三极管Q8的发射极，另一端连接于地线GND；NPN三极管Q7的集电极和NPN三极管Q8的集电极相连，作为补偿电路的输出端。

运用三温度段分段线性温度补偿电路补偿的电压基准源，启动电路由至少三个PMOS管PS1、PS2、PS3和三个NPN三极管QS1、QS2、QS3组成。三个PMOS管PS1、PS2、PS3的衬底端全部与电源VDD连接；三个PMOS管PS1、PS2、PS3源极作为启动电路的输入端连接与电源VDD；PMOS管PS1的栅极漏极、三个NPN三极管QS1、QS2、QS3的基极以及NPN三极管QS1的集电极相连在一起；NPN三极管QS1的发射极连接与地线GND；PMOS管PS3的栅极漏极、PMOS管PS2的栅极以及NPN三极管QS3的集电极相连；两个NPN三极管QS2、QS3的发射极相连并共同连于带隙基准源和正温系数电流产生电路中的NPN三极管Q4的发射极；PMOS管PS2的漏极作为启动电路的输出端与带隙基准源和正温系数电流产生电路中的PNP三极管Q5的发射极相连；NPN三极管QS2的集电极作为启动电路的输出端与带隙基准源和正温系数电流产生电路中的NPN三极管Q2的集电极相连。

运用三温度段分段线性温度补偿电路补偿的电压基准源，带隙基准源和正温系数电流产生电路由一个电容C1、一个NMOS管M10、九个PMOS管M1、M2、M3、M4、M5、M6、M7、M8和M9、两个PNP三极管Q1和Q5、四个NPN三极管Q2、Q3、Q4和Q6和五个电阻R1、R2、R3、R4和R7组成；其中电阻R3和R4为带隙基准源和正温系数电流产生电路和分段线性温度补偿电路共用；其中电阻R7为带隙基准源和正温系数电流产生电路和叠加求和输出电路共用；NPN三极管Q6的集电极及四个PMOS管M1、M3、M4和M5的衬底端和源极全部与电源VDD连接；PMOS管M2源极与PMOS管M1漏极相连；PMOS管M6源极与PMOS管M5漏极相连；两个PMOS管M2、M6衬底端连于电源VDD；六个PMOS管M1、M2、M3、M4、M5、M6栅极、PMOS管M3的漏极、NPN三极管Q2的集电极以及启动电路中的NPN三极管QS2的集电极相连于一起；PMOS管M4的漏极、三个PMOS管M7、M8、M9的衬底端和源极相连于一起；PMOS管M9的栅极、PMOS管(M8)的栅极漏极、NPN三极管Q3的集电极、PNP三极管Q1的基极相连于一起；PNP三极管Q1的发射极与PMOS管M2的漏极相连接；PNP三极管Q1的集电极与地线GND相连；三个NPN三极管Q2、Q3和Q4的基极、PMOS管M7的栅极以及电阻R7的一端相互连接；电阻R7的另一端与NPN三极管Q6的发射极相连；PNP三极管Q5的发射极、NPN三极管Q6的基极、PMOS管M6的漏极以及启动电路中PMOS管PS2的漏极相连于一起；PNP三极管Q5的基极、PMOS管M9的漏极、NPN三极管Q4的集电极以及电容C1的正端连接于一起；电容C1的负端接地线GND；NPN三极管Q2的发射极和地线GND之间连接有电阻R1；NMOS管M10栅极漏极与PMOS管M7的漏极相连；NMOS管M10衬底端和源极接地线GND；电阻R2的一端与NPN三极管Q3的发射极相连；电阻R2的另一端、NPN三极管Q4的发射极、启动电路中的两个NPN三极管QS2、QS3的发射极、分段线性温度补偿电路中的NPN三极管Q7的基极以及电阻R3的一端共同连于一起；电阻R3的另一端与分段线性温度补偿电路中的NPN三极管Q8的基极相连、并同时连接电阻R4的一端；电阻R4的另一端接于地线GND；三极管Q5的集电极接地。

运用三温度段分段线性温度补偿电路补偿的电压基准源，分段线性温度补偿电路，由四个电阻R3、R4、R5、R6和两个NPN三极管Q7、Q8组成；其中电阻R3、R4为分段线性温度补偿电路和带隙基准源和正温系数电流产生电路共用；NPN三极管Q7的基极与带隙基准源和正温系数电流产生电路中的NPN三极管Q4的发射极相连，作为补偿电路的输入端；电阻R3连接与NPN三极管Q7的基极和NPN三极管Q8的基极之间；电阻R4一端连接NPN三极管Q8的基极，另一端连接与地线GND；电阻R5一端连接NPN三极管Q7的发射极，另一端连接与地线GND；电阻R6一端连接NPN三极管Q8的发射极，另一端连接与地线GND；NPN三极管Q7的集电极和NPN三极管Q8的集电极相连，同时连接于带隙基准源和正温系数电流产生电路中NPN三极管Q4的基极，以及叠加求和输出电路中电阻R7的一端，作为补偿电路的输出端。

运用三温度段分段线性温度补偿电路补偿的电压基准源，叠加求和输出电路，由电阻R7构成。电阻R7一端连于带隙基准源和正温系数电流产生电路中NPN三极管Q4的基极，并同时连接分段线性温度补偿电路中的NPN三极管Q7的集电极和NPN三极管Q8的集电极；电阻R7的另一端与NPN三极管Q6的发射极相连接，并作为本分段线性温度补偿电压基准源电路的输出端V(REF)。

本发明中的NMOS管为N型场效应晶体管，PMOS管为P型场效应晶体管。

以下通过附图对本发明作进一步的阐述：

如图1所示，采用分段线性温度补偿电路的基本框图：包括启动电路，带隙基准源和正温系数电流产生电路，分段线性温度补偿电路，及叠加求和输出电路。带隙基准源和正温系数电流产生电路的输入端连接启动电路的输出端，带隙基准源和正温系数电流产生电路第一输出端、第二输出端I(PTAT)分别对应连接叠加求和输出电路和分段线性温度补偿电路，分段线性温度补偿电路输出端连接叠加求和输出电路，叠加求和输出电路通过叠加两路输入端的信号量产生最终基准输出电压V(REF)。其中启动电路在系统正常工作后脱离系统，不再起作用。

图2说明了本种分段温度补偿思想构成基准源的原理。带隙基准产生电压型基准的一般产生方式为：给具有负温度系数的三极管的BE结电压VBE叠加上一个与温度成正温度系数的电压VC从而得到在一定温度范围内温漂较小的电压基准VREF＝VBE+VC。VBE结电压随温度的表达式被证明为如下方程：

$V_{\mathrm{BE}}\left(T\right)=V_{g0}-\left(\frac{T}{T_r}\right)\·[V_{g0}-V_{\mathrm{BE}}\left(T_r\right)]-(\mathrm{\η}-x)\·\left(\frac{\mathrm{kT}}{q}\right)\·\ln \left(\frac{T}{T_r}\right)$

$=V_{g0}-[\frac{V_{g0}-V_{\mathrm{BE}}\left(T_r\right)}{T_r}-\frac{k(\mathrm{\η}-x)}{q}\·\ln T_r]\·T-\left[\frac{k(\mathrm{\η}-x)}{q}\right]\·T\ln T$

$=a_0-a_1\·T-a_2\·T\ln T$

由于VBE中除了含有与温度有关的线性项外，还含有与温度T有关的非线性项TlnT。这样使得仅仅做一次正温度补偿(在VBE结电压上叠加一个一次正温项VC)得到的基准电压V(REF)很难达到较高的温度特性。为此就产生了构造与温度T成高阶函数、分段线性函数等关系的其它电压量来修正带隙基准V(REF)，以使其达到更高性能。

本发明采用了构造与温度T成分段(两段和三段)函数的电压量来修正TlnT非线性量的影响。具体原理如下：

把通过补偿之后的基准电压可看为补偿量V_COMPENSATION和V_BE电压的叠加：

V_REF＝V_COMPENSATION+V_BE                          (2)

对(2)式求导可以得到：

$\frac{{\∂V}_{\mathrm{REF}}}{\∂T}=\frac{{\∂V}_{\mathrm{COMPENSATION}}}{\∂T}+\frac{{\∂V}_{\mathrm{BE}}}{\∂T}=\frac{{\∂V}_{\mathrm{COMPENSATION}}}{\∂T}-(a_1+a_2)-a_2\ln T---\left(3\right)$

可以得知(3)式等于0的点，就是VREF(T)函数曲线的极值点(也即是VREF温度系数为0的点)；如果能在一个有限的温度段内，集中足够多的这样温度系数为零的点，并让它们均匀分布；这样产生的平滑稳定的温度曲线，必然在这有有限的温度范围内有着很好的温度特性。这一思想被MATLAB进行的数值分析证明是合理有效的。

根据上述的描述，令方程(3)为零，可得到：

$\frac{{\∂V}_{\mathrm{COMPENSATION}}}{\∂T}-(a_1+a_2)=-a_2\ln T---\left(4\right)$

这样的就把(3)式等于零的解，转化为一个lnT函数和一个补偿函数之间的交点分布问题；lnT函数的趋势是被人熟知的，其精确的图像也可以用MATLAB画出；只要能使 $\frac{{\∂V}_{\mathrm{COMPENSATION}}}{\∂T}-(a_1+a_2)$ 的曲线趋势和-α₂lnT相互近似拟合，就可达到好的补偿结果。

具体到本发明的分段线性补偿，可以设计补偿函数为一分段函数来进行理论推导：

补偿函数为：

$V_{\mathrm{COMPENSATION}}=\left\{\begin{array}{c}{K}_{1}T,T\≤T_0\\ K_{2}T,T>T_0\end{array}\right.---\left(5\right)$

则

$\frac{{\∂V}_{\mathrm{COMPENSATION}}}{\∂T}=\left\{\begin{array}{c}{K}_1,T\≤T_0\\ K_2,T>T_0\end{array}\right.---\left(6\right)$

从(4)式的结论需要分析(6)与lnT函数图像之间的关系。图2即说明了(6)式和lnT函数相交的情况以及这种情况下产生补偿后的VREF图像的特点。可以看出当补偿函数为两段分段函数时会和lnT函数图像上有三个交点(两个函数为零点T1、T2，和一个间断跳跃点T0)，通过合理的设置这三个点的位置，达到图2所示的有三个极值点的VREF温度曲线。

以此类推，若使用具有与温度T成三段分段函数的补偿量进行补偿时，可以得到5个补偿函数导数与lnT函数的交点，相应的最后VREF的温度曲线可得到有5个极值点的分布；说明图8本发明所述三温度段分段线性温度补偿电压基准源的输出温度特性产生的原因。

图3所示为双温度段分段线性温度补偿电路的电路图。由两个电阻RB、RC和一个NPN三极管QA组成，NPN三极管QA的基极通过电阻RC连接到地，NPN三极管QA的发射极通过电阻RC连接到地。输入PTAT电流从NPN三极管的基极和电阻RB的连接点输入，输出电流从三极管QA的集电极输出。

其原理为在温度比较低时，IPTAT在电阻RB上产生的电压值不足以开启三极管QA时，IOUT为零，当温度逐渐升高，达到设定的QA开启的温度值时三极管开启IOUT产生输出到叠加求和模块。

图4为本发明的三温度段分段线性温度补偿电路的电路图。由四个电阻R3、R4、R5、R6和两个NPN三极管Q7、Q8组成。NPN三极管Q7的基极与输入端口I(PTAT)相连，作为补偿电路的输入端；电阻R3连接与NPN三极管Q7的基极和NPN三极管Q8的基极之间；电阻R4一端连接NPN三极管Q8的基极，另一端连接与地线GND；电阻R5一端连接NPN三极管Q7的发射极，另一端连接与地线GND；电阻R6一端连接NPN三极管Q8的发射极，另一端连接与地线GND；NPN三极管Q7的集电极和NPN三极管Q8的集电极相连，作为补偿电路的输出端。本补偿电路的主要作用是产生一个随温度成三温度段分段线性的补偿量。

其工作原理如下：

I(PTAT)为一正比与温度T的电流量。随着温度上升，三极管Q7基极的电位VB也不断上升，其大小等于I_(PTAT)×(R3+R4)；当温度到达某一点T1时，可是三极管Q7开启，这时三极管Q7的集电极就流入电流I_CQ7，其大小为：

I_CQ7＝[I_(PTAT)×(R3+R4)-V_be7(T)]/R5                   (7)

当温度继续升高达到另一温度T2时，三极管Q8开启，这时三极管Q8的集电极就流入电流I_CQ8，其大小为：

I_CQ8＝[I(PTAT)×R4-V_bc8(T)]/R6                        (8)

由此，把I_CQ7和I_CQ8相叠加，就可得到最后的输出电流量I(OUT)为与温度成三段分段线性关系：

$I_{\left(\mathrm{OUT}\right)}=\left\{\begin{array}{c}0,T\&le;T_1\\ I_{\mathrm{CQ}7}=[I_{\left(\mathrm{PTAT}\right)}\&times;(R3+R4)-V_{\mathrm{be}7}\left(T\right)]/R5,T_1<T\&le;T_2\\ I_{\mathrm{CQ}8}+I_{\mathrm{CQ}7}=[I_{\left(\mathrm{PTAT}\right)}\&times;(R3+R4)-V_{\mathrm{be}7}\left(T\right)]/R5+[I_{\left(\mathrm{PTAT}\right)}\&times;R4-V_{\mathrm{be}78}\left(T\right)]/R6,T>T_2\end{array}\right.---\left(9\right)$

通过合理设置参数，此分段线性输出电流I(OUT)就可用于温度补偿，达到产生高性能基准电压的目的。

图5所示为一种双温度段分段线性温度补偿电压基准源的电路图。其主要包括启动电路，带隙基准源和正温系数电流产生电路，分段线性温度补偿电路，及叠加求和输出电路。

启动电路由三个NMOS管MN1、MN2、MN3、一个PMOS管MP5和电容C1组成。PMOS管MP5的源极和电容C1的上极板作为直流电源的输入端，与直流电源VIN相连。电容C1的下极板、NMOS管MN2的漏极与NMOS管MN1栅极连接。NMOS管MN1的漏极、PMOS管MP5的栅极与带隙基准源和正温系数电流产生电路中的PMOS管MP1、MP2的栅极连接，NMOS管MN1的源极与带隙基准源和正温系数电流产生电路中NPN三极管QNPN1、QNPN2的基极连接，PMOS管MP5漏极、NMOS管MN3的栅极和漏极与NMOS管MN2的栅极连接，NMOS管MN2、MN3的源极与地连接。

带隙基准源和正温系数电流产生电路由六个PMOS管MP1、MP2、MP3、MP4、MP6和MP7、两个NMOS管MN4和MN5、四个NPN三极管QNPN1、QNPN2、QNPN3、QNPN4、两个PNP三极管QPNP1和QPNP2和两个电阻R1、R2组成。PMOS管MP1、MP2、MP3、MP4、MP6、MP7的源极和三极管QNPN3的集电极相连形成与直流电源相连的输入端，PMOS管MP1、MP2、MP3、MP4的栅极、三极管QNPN1的集电极和三极管QPNP1的基极相连共接于MP1的漏极，三极管QPNP1的发射极与MP4的漏极相连，三极管QNPN1和QNPN2的基极相连，三极管QNPN1的发射极与地之间连接电阻R1，三极管QNPN2的集电极和三极管QPNP2的基极相连后共接于MP2管的漏极，三极管QPNP2的发射极和三极管QNPN3的基极相连后共接于MP3管的漏极，三极管QNPN3的发射极和MN5的漏极相连后共接于QNPN1和QNPN2的基极，NMOS管MN5的栅极和启动电路的MN2和MN3的栅极连接，PMOS管MP6的栅极和MP7的栅极连接后共接于MP7的漏极，PMOS管MP7的漏极和NMOS管MN4的漏极连接，NMOS管MN4的栅极和QNPN4的集电极连接后共接于MP6的漏极，MN4的源极和QNPN4的基极连接后共接于电阻R2的一端，电阻R2的另一端、三极管QPNP1集电极、三极管QNPN2和QNPN4发射极、NMOS管MN5的源极共同接地

分段线性温度补偿电路由两个PMOS管MP8和MP9、两个电阻R3和R4、一个NPN三极管QNPN5组成。PMOS管MP8、MP9的源极与电源连接，PMOS管MP8的栅极和带隙基准源和正温系数电流产生电路中的MP1的栅极连接，PMOS管MP9的栅极、漏极相连并共同连于与求和电路中的MP10的栅极，三极管QNPN5的集电极与MP9的漏极连接，三极管QNPN5的基极与电阻R3一端连接后共接于MP8的漏极，电阻R3的另一端连与地，三极管QNPN5的发射极与地之间连接电阻R4。

叠加求和输出电路由三个PMOS管MP10、MP11和MP12和一个电阻R5组成。PMOS管MP10、MP11和MP12的源极连接形成与直流电源连接的输入端，PMOS管MP10、MP11和MP12的漏极共连后与电阻R5一端连接形成基准电压的输出端，电阻R5的另一端接地，PMOS管MP12的栅极与带隙基准源和正温系数电流产生电路中的MP1的栅极连接，PMOS管MP11的栅极与带隙基准源和正温系数电流产生电路中的MP6的栅极连接，PMOS管MP10的栅极与分段线性温度补偿电路中的MP9连接。

其电路的工作过程如下：

当接通电源电压VIN后，启动电路率先工作，由于电容两端电压不能突变，所以NMOS管MN1的栅极电压为VIN，由于MN1漏极电位为VIN，源极电位为地电位，所以MN1开启。这样降低了MN1漏端电压而提高了MN1源极电压。使带隙基准源和正温系数电流产生电路脱离零稳定状态开始工作。与此同时启动电路中电流镜结构MN2和MN3镜像来的电流使电容CST的下极板放电直至地电位，使得MN1关断。启动电路对其他结构没有任何影响，电路正常工作。

带隙基准源和正温系数电流产生电路中采用的电流镜结构沟道长度较大，抑制了沟道长度调制效应，使两条支路的电流有很好的对称性。三极管QNPN1和QNPN2的基射电压差ΔV_be流过电阻R1，形成具有正温系数的电流I_PTAT。PMOS管MP6、MP7，三极管QNPN4，NMOS管MN4和电阻R2形成自偏置电流源，使电路有好的电源抑制比。MN4、QNPN4和电阻R2形成了一个负反馈结构，提高了电流源的输出电阻，从而有更高的电流稳定性。三极管QNPN4的基射电压在电阻R2形成了具有负温度系数的电流I_CTAT。

分段线性温度补偿电路由NMOS管MP8、MP9，三极管QNPN5，电阻R4、R5组成。MP8拷贝正温系数电流在QNPN5的基极形成正温系数电压。随温度升高，电压达到一定值后使QNPN5开启时，则会在QNPN5上形成具有正温系数的电流。它是一种分段的电流，在温度低于某一设定值时为零，高于此值时才形成。

叠加求和输出电路中MP12拷贝正温系数的电流，MP11拷贝负温系数的电流，MP10拷贝分段的电流，在电阻R5上形成基准电压。

此结构可不考虑电阻的温度系数，因为在基准电压的形成过程中利用的是电阻之间的比例，温度系数抵消。

设分段线性温度补偿电路中的三极管QNPN5的开启温度为TS。

在T＜TS时：

带隙基准源和正温系数电流产生电路中的带隙结构三极管QNPN1、QNPN2和电阻R1产生的PTAT电流为：

$I_{\mathrm{PTAT}}=\frac{1}{R_1}{V}_T\ln n---\left(10\right)$

为了版图的考虑，QNPN1和QNPN2的比例一般取1∶8。带隙基准源和正温系数电流产生电路中的三极管QNPN4的基射电压在电阻R2产生的CTAT电流为

$I_{\mathrm{CTAT}}=\frac{V_{\mathrm{be}4}}{R_2}=\frac{1}{R_2}(a_0-a_1\&CenterDot;T-a_2\&CenterDot;T\ln T)---\left(11\right)$

此时分段线性温度补偿电路中的三极管QNPN5尚未开启，NMOS管MP9上不产生电流。

叠加求和输出电路(4)中的MP12拷贝正温度系数的电流I_PTAT，MP11拷贝负温度系数的电流I_CTAT，它们共同在R5上产生T＜TS时的基准电压VREF为

$V_{\mathrm{REF}(T\&le;T_S)}\left(T\right)=\frac{R_5}{R_1}{V}_T\ln 8+\frac{R_5}{R_2}{V}_{\mathrm{be}4}=\frac{R_5}{R_1}{V}_T\ln n+\frac{R_5}{R_2}(a_0-a_1\&CenterDot;T-a_2\&CenterDot;T\ln T)---\left(12\right)$

只要设定一个合适的电阻比例值就可以实现VREF在T＜TS时的某一温度下一阶导数为0，达到了一阶补偿的目的。

在T＞TS时：

带隙基准源和正温系数电流产生电路产生的基准电压值V_REF(T＞Ts)的表达式与(12)式相同。

分段线性温度补偿电路中的三极管QNPN5开启，产生的电流表达式为

$I_{\mathrm{NL}}\left(T\right)=\frac{1}{R_4}(\frac{V_T\ln n}{R_1}{R}_3-V_{\mathrm{be}5})=\frac{1}{R_4}(\frac{R_3}{R_1}{V}_T\ln n-V_{\mathrm{be}3})---\left(13\right)$

叠加求和输出电路中的PMOS管MP10镜像这股电流在电阻R5上产生的电压为

$V_{\mathrm{NL}}\left(T\right)=\frac{1}{R_4}(\frac{V_T\ln n}{R_1}{R}_3-V_{\mathrm{be}5})R_5=\frac{R_5}{R_4}(\frac{R_3}{R_1}{V}_T\ln n-V_{\mathrm{be}3})---\left(14\right)$

为一具有正温度系数的量，只要合理设置电阻比例值就可补偿电路在T＞TS时的基准电压值，因此得到此电路在T＞Ts的基准电压为

V_REF(T)＝V_REF(T＞Ts)+V_NL                         (15)

写成一个完整的表达式为

$V_{\mathrm{REF}}\left(T\right)=\left\{\begin{array}{cc}{V}_{\mathrm{REF}(T\&le;T_S)}& (T\&le;\mathrm{Ts})\\ V_{\mathrm{REF}(T>T_S)}+V_{\mathrm{NL}}& (T>\mathrm{Ts})\end{array}\right.---\left(16\right)$

图6为一种三温度段分段线性温度补偿电压基准源的电路图。其主要包括启动电路，带隙基准源和正温系数电流产生电路，分段线性温度补偿电路，及叠加求和输出电路。

启动电路由至少三个PMOS管PS1、PS2、PS3和三个NPN三极管QS1、QS2、QS3组成；三个PMOS管PS1、PS2、PS3的衬底端全部与电源VDD连接；三个PMOS管PS1、PS2、PS3源极作为启动电路的输入端连接与电源VDD；PMOS管PS1的栅极漏极、三个NPN三极管QS1、QS2、QS3的基极以及NPN三极管QS1的集电极相连在一起；NPN三极管QS1的发射极连接与地线GND；PMOS管PS3的栅极漏极、PMOS管PS2的栅极以及NPN三极管QS3的集电极相连；两个NPN三极管QS2、QS3的发射极相连并共同连于带隙基准源和正温系数电流产生电路中的NPN三极管Q4的发射极；PMOS管PS2的漏极作为启动电路的输出端与带隙基准源和正温系数电流产生电路中的PNP三极管Q5的发射极相连；NPN三极管QS2的集电极作为启动电路的输出端与带隙基准源和正温系数电流产生电路中的NPN三极管Q2的集电极相连。

带隙基准源和正温系数电流产生电路由一个电容C1、一个NMOS管M10、九个PMOS管M1、M2、M3、M4、M5、M6、M7、M8和M9、两个PNP三极管Q1和Q5、四个NPN三极管Q2、Q3、Q4和Q6和五个电阻R1、R2、R3、R4和R7组成；其中电阻R3、R4为带隙基准源和正温系数电流产生电路和分段线性温度补偿电路共用；其中电阻R7为带隙基准源和正温系数电流产生电路和叠加求和输出电路共用；NPN三极管Q6的集电极及四个PMOS管M1、M3、M4、M5的衬底端和源极全部与电源VDD连接；PMOS管M2源极与PMOS管M1漏极相连；PMOS管M6源极与PMOS管M5漏极相连；两个PMOS管M2、M6衬底端连于电源VDD；六个PMOS管M1、M2、M3、M4、M5、M6栅极、PMOS管M3的漏极、NPN三极管Q2的集电极以及启动电路中的NPN三极管QS2的集电极相连于一起；PMOS管M4的漏极、三个PMOS管M7、M8、M9的衬底端和源极相连于一起；PMOS管M9的栅极、PMOS管M8的栅极漏极、NPN三极管Q3的集电极、PNP三极管Q1的基极相连于一起；PNP三极管Q1的发射极与PMOS管M2的漏极相连接；PNP三极管Q1的集电极与地线GND相连；三个NPN三极管Q2、Q3、Q4的基极、PMOS管M7的栅极以及电阻R7的一端相互连接；电阻R7的另一端与NPN三极管Q6的发射极相连；PNP三极管Q5的发射极、NPN三极管Q6的基极、PMOS管M6的漏极以及启动电路中PMOS管PS2的漏极相连于一起；PNP三极管Q5的基极、PMOS管M9的漏极、NPN三极管Q4的集电极以及电容C1的正端连接于一起；电容C1的负端接地线GND；NPN三极管Q2的发射极和地线GND之间连接有电阻R1；NMOS管M10栅极漏极与PMOS管M7的漏极相连；NMOS管M10衬底端和源极接地线GND；电阻R2的一端与NPN三极管Q3的发射极相连；电阻R2的另一端、NPN三极管Q4的发射极、启动电路中的两个NPN三极管QS2、QS3的发射极、分段线性温度补偿电路中的NPN三极管Q7的基极以及电阻R3的一端共同连于一起；电阻R3的另一端与分段线性温度补偿电路中的NPN三极管Q8的基极相连、并同时连接电阻R4的一端；电阻R4的另一端接于地线GND，三极管Q5的集电极接地。

分段线性温度补偿电路，由四个电阻R3、R4、R5、R6和两个NPN三极管Q7、Q8组成；其中电阻R3、R4为分段线性温度补偿电路和带隙基准源和正温系数电流产生电路共用；NPN三极管Q7的基极与带隙基准源和正温系数电流产生电路中的NPN三极管(4的发射极相连，作为补偿电路的输入端；电阻R3连接与NPN三极管Q7的基极和NPN三极管Q8的基极之间；电阻R4一端连接NPN三极管Q8的基极，另一端连接与地线GND；电阻R5一端连接NPN三极管Q7的发射极，另一端连接与地线GND；电阻R6一端连接NPN三极管Q8的发射极，另一端连接与地线GND；NPN三极管Q7的集电极和NPN三极管Q8的集电极相连，同时连接于带隙基准源和正温系数电流产生电路中NPN三极管Q4的基极，以及叠加求和输出电路中电阻R7的一端，作为本补偿电路的输出端。

叠加求和输出电路，由电阻R7构成。电阻R7一端连于带隙基准源和正温系数电流产生电路中NPN三极管Q4的基极，并同时连接分段线性温度补偿电路中的NPN三极管Q7的集电极和NPN三极管Q8的集电极；电阻R7的另一端与NPN三极管Q6的发射极相连接，并作为本分段线性温度补偿电压基准源电路的输出端V(REF)。

整个电路的具体工作工程如下：

PS1、PS2、PS3、QS1、QS2、QS3构成其启动电路，当电源上电时，电流经PS1、QS1给QS2、QS3提供基极电流；三极管QS2开启，使基准电路中的PMOS管M3导通，为PMOS管M4、M5、M6提供一个开启的栅压，使M4、M5、M6管可以导通；M5、M6管的导通可以给Q5的集电极、Q6的基极注入一股电流，使基准脱离“简并”偏置点，开始工作。从减小功耗的目的出发，三极管QS1上流过的电流应设置很小；所以QS2所镜像电流，以及M5、M6管可以提供的最大电流都受到的限制，这样会带来启动速度过慢的缺点。为了弥补这一缺点，本发明电路又额外提供了一路注入电流；通过开启三极管QS2，并通过PS2、PS3管的镜像放大产生；通过引入这股额外的电流以达到加速启动的目的。当基准正常工作以后，R3上端电压上升，将QS2，QS3关断，使启动电路与基准电路剥离，不产生影响。

M8、M9、Q3、Q4、Q5、Q6、R2、R3、R4、R7、C1构成带隙基准源和正温系数电流产生电路的核心，其主要作用是在三极管Q3、Q4的基极上输出待补偿的电压基准。Q5、Q6构成了一个电平转移电路使Q4管的基极、集电极电位近似相等；配合M8、M9管的镜像使得Q3、Q4两管的集电极电流相等。同时Q5、Q6、R7、Q4所构成的负反馈环为基准的稳定性提供保证，具体的相位裕度可通过设计补偿电容C1的大小来调节。由带隙基准的相关公式，可以得到Q3、Q4的基极电压为：

V_BQ4＝V_BE(Q4)+2I_CQ4×(R3+R4)                  (17)

代入

I_CQ4＝[V_Tln(nm)]/R2                           (18)

其中n为三极管Q3与三极管Q4并联数之比，m为三极管Q3与三极管Q4单管发射极面积数之比。最后可得到V_BQ4的最后表达式如下：

V_BQ4＝V_BE(Q4)+[2(R3+R4)V_Tln(nm)]/R2                  (19)

为一个标准的带有一次温度补偿的带隙基准的输出。

M3、M4、Q2、R1构成的电路的目的为提高整个基准的PSRR；M7、M10构成电路的作用为防止M4管和下面M8、M9管之间的电流不匹配后出现的M4管线性情况的发生。M1、M2、Q1构成的电路用于平衡Q5管所抽走的基极电流，以保障Q3、Q4的集电极电流精确相等，以减少误差；M1、M2和M5、M6这种CASCODE的连接形式，也为提高PSRR之用。

分段线性补偿网络由R3、R4、R5、R6、Q7、Q8组成，其具体工作原理图3中已经详细说明，通过前面的推倒结果，可得到补偿网络的输出电流量I(OUT)为与温度成三段分段线性关系：

$I_{\left(\mathrm{OUT}\right)}=\left\{\begin{array}{c}0,T\&le;T_1\\ I_{\mathrm{CQ}7}=[(R3+R4)g{V}_T\ln \left(\mathrm{nm}\right)/R2-V_{\mathrm{eb}}\left(T\right)]/R5,T_1<T\&le;T_2\\ I_{\mathrm{CQ}8}+I_{\mathrm{CQ}7}=[R3+R4)g-V_T\ln \left(\mathrm{nm}\right)/R2-V_{\mathrm{be}}\left(T\right)]/R5+[R4g{V}_T\ln -\left(\mathrm{nm}\right)/R2-V_{\mathrm{be}}\left(T\right)]/R6,T>T_2\end{array}\right.---\left(19\right)$

通过电阻R7得到分段线性补偿网络和带隙基准输出的求和输出。

V_REF＝V_BQ4+I_(OUT)×R7                     (20)

其中V_BQ4由式(18)产生，I(OUT)由式(19)产生。

从式(20)可以看出，通过合理设置参数，产生合适的分段线性函数I(OUT)用来补偿V_BQ4，可以得到温度特性优异的电压基准源。

并且，由于合理的使电阻的温度系数之间相互抵消，所以可以有效的减少电阻特性对VREF最后性能的影响；由于没有采用运放结构，因此也可以有效的避免由运放失调影响；这些优点使得本三温度段分段线性温度补偿电压基准源有很好的工艺容差表现，从图9的容差仿真结果可以证明。

图7所示为图5本发明所述双温度段分段线性温度补偿电压基准源的输出温度特性曲线，经过HSPICE仿真的结果。

图8所示为图6本发明所述三温度段分段线性温度补偿电压基准源的输出温度特性曲线，经过HSPICE仿真，当温度在-20℃到120℃的温度范围内，电路的温度系数典型情况可达0.5ppm/℃。

图9所示为图6本发明所述三温度段分段线性温度补偿电压基准源考虑容差后的输出温度特性曲线，经过电阻、MOS管的工艺容差仿真，当温度在-20℃到120℃的温度范围内，电路的温度系数的最差情况也可达3.9ppm/℃。

Claims (9)

1.一种分段线性温度补偿电路，包括电阻和三极管，其特征在于：所述电阻至少为两个，三极管的基极与输入端口相连构成输入端，第一电阻一端与输入端口连接另一端与地线连接；三极管的发射极通过第二电阻与地线连接，三极管的集电极构成输出端。

2.一种分段线性温度补偿电路，其特征在于：包括四个电阻R3、R4、R5、R6和两个三极管Q7、Q8，三极管Q7的基极与输入端口连接形成输入端；电阻R3分别与三极管Q7的基极和三极管Q8的基极连接，电阻R4一端与三极管Q8的基极连接，另一端与地线连接，电阻R5一端与三极管Q7的发射极连接，另一端与地线连接，电阻R6一端与三极管Q8的发射极，另一端与地线连接；三极管Q7的集电极和三极管Q8的集电极连接形成输出端。

3.根据权利要求2所述的分段线性温度补偿电路，其特征在于：包括启动电路、带隙基准源和正温系数电流产生电路、分段线性温度补偿电路、叠加求和输出电路，所述带隙基准源和正温系数电流产生电路的输入端分别与启动电路的输出端连接，带隙基准源和正温系数电流产生电路的输出端分别与叠加求和输出电路和分段线性温度补偿电路连接，分段线性温度补偿电路输出端连接叠加求和输出电路。

4.根据权利要求3所述的分段线性温度补偿电路，其特征在于：根据权利要求3所述的分段线性温度补偿电路，其特征在于：所述启动电路包括NMOS管MN1、MN2、MN3，PMOS管MP5和电容，启动电路的PMOS管MP5的源极和电容的上极板构成与直流电源相连的输入端，电容的下极板、NMOS管MN2漏极与NMOS管MN1栅极连接，NMOS管MN1的漏极、启动电路的PMOS管MP5的栅极与带隙基准源和正温系数电流产生电路中的PMOS管MP1、MP2的栅极连接，NMOS管MN1源极与带隙基准源和正温系数电流产生电路中NPN三极管QNPN1、QNPN2的基极连接，启动电路的PMOS管MP5的漏极、NMOS管MN3的栅极和漏极与NMOS管MN2的栅极连接，NMOS管MN2、MN3的源极与接地。

5.根据权利要求3所述的分段线性温度补偿电路，其特征在于：所述带隙基准源和正温系数电流产生电路包括PMOS管MP1、MP2、MP3、MP4、MP6和MP7，NMOS管MN4和MN5，NPN三极管QNPN1、QNPN2、QNPN3、QNPN4，PNP三极管QPNP1和QPNP2，电阻R1和R2；PMOS管MP1、MP2、MP3、MP4、MP6、MP7的源极和三极管QNPN3的集电极相连形成与直流电源相连的输入端，PMOS管MP1、MP2、MP3、MP4的栅极、三极管QNPN1的集电极和三极管QPNP1的基极相连并共接于MP1的漏极，三极管QPNP1的发射极与MP4的漏极相连，三极管QNPN1和QNPN2的基极相连，三极管QNPN1的发射极与地之间连接电阻R1，三极管QNPN2的集电极和三极管QPNP2的基极相连后共接于MP2管的漏极，三极管QPNP2的发射极和三极管QNPN3的基极相连后共接于MP3管的漏极，三极管QNPN3的发射极和MN5的漏极相连后共接于QNPN1和QNPN2的基极，NMOS管MN5的栅极和启动电路的MN2和MN3的栅极连接，PMOS管MP6的栅极和MP7的栅极连接后共接于MP7的漏极，PMOS管MP7的漏极和NMOS管MN4的漏极连接，NMOS管MN4的栅极和QNPN4的集电极连接后共接于MP6的漏极，MN4的源极和QNPN4的基极连接后共接于电阻R2，且电阻R2、三极管QPNP1集电极、三极管QNPN2和QNPN4发射极、NMOS管MN5的源极共同接地。

6.根据权利要求3所述的分段线性温度补偿电路，其特征在于：所述分段线性温度补偿电路包括PMOS管MP8和MP9，电阻R3和R4，NPN三极管QNPN5；PMOS管MP8、MP9的源极与电源连接，PMOS管MP8的栅极和带隙基准源和正温系数电流产生电路中的MP1的栅极连接，PMOS管MP9的栅极、漏极相连并共同连于与求和电路中的MP10的栅极，三极管QNPN5的集电极与MP9的漏极连接，三极管QNPN5的基极与电阻R3连接后共接于MP8的漏极，且电阻R3接地，三极管QNPN5的发射极与接地之间连接电阻R4；所述叠加求和输出电路包括PMOS管MP10、MP11和MP12，电阻R5；PMOS管MP10、MP11和MP12的源极连接形成与直流电源连接的输入端，PMOS管MP10、MP11和MP12的漏极共连后与电阻R5连接形成基准电压的输出端，且电阻R5接地，PMOS管MP12的栅极与带隙基准源和正温系数电流产生电路中的MP1的栅极连接，PMOS管MP11的栅极与带隙基准源和正温系数电流产生电路中的MP6的栅极连接，PMOS管MP10的栅极与分段线性温度补偿电路中的MP9连接。

7.根据权利要求3所述的分段线性温度补偿电路，其特征在于：所述启动电路包括至少三个PMOS管PS1、PS2和PS3，至少三个NPN三极管QS1、QS2和QS3；PMOS管PS1、PS2和PS3的衬底端与电源连接，PMOS管PS1、PS2和PS3的源极形成与电源连接的启动电路的输入端，PMOS管PS1的栅极漏极、NPN三极管QS1、QS2、QS3的基极及NPN三极管QS1的集电极共连，NPN三极管QS1的发射极接地，PMOS管PS3的栅极漏极、PMOS管PS2的栅极及NPN三极管QS3的集电极共连，NPN三极管QS2、QS3的发射极连接后共连于带隙基准源和正温系数电流产生电路中的NPN三极管Q4的发射极，PMOS管PS2的漏极形成启动电路的输出端并与带隙基准源和正温系数电流产生电路中的PNP三极管Q5的发射极连接，NPN三极管QS2的集电极形成启动电路的输出端并与带隙基准源和正温系数电流产生电路中的NPN三极管Q2的集电极连接；所述带隙基准源和正温系数电流产生电路包括电容C1，NMOS管M10、PMOS管M1、M2、M3、M4、M5、M6、M7、M8和M9，PNP三极管Q1和Q5，NPN三极管Q2、Q3、Q4和Q6，电阻R1、R2、R3、R4和R7；带隙基准源和正温系数电流产生电路通过电阻R3和R4与分段线性温度补偿电路连接，带隙基准源和正温系数电流产生电路通过电阻R7与叠加求和输出电路连接，NPN三极管Q6的集电极和PMOS管M1、M3、M4、M5的衬底端和源极与电源连接，PMOS管M2源极与PMOS管M1漏极连接，PMOS管M6源极与PMOS管M5漏极连接，PMOS管M2和M6的衬底端与电源连接，PMOS管M1、M2、M3、M4、M5、M6的栅极、PMOS管M3的漏极、NPN三极管Q2的集电极及启动电路中的NPN三极管QS2的集电极共连，PMOS管M4的漏极、PMOS管M7、M8、M9的衬底端和源极共连，PMOS管M9的栅极、PMOS管M8的栅极漏极、NPN三极管Q3的集电极、PNP三极管Q1的基极共连，PNP三极管Q1的发射极与PMOS管M2的漏极连接，PNP三极管Q1的集电极接地，NPN三极管Q2、Q3、Q4的基极、PMOS管M7的栅极及电阻R7共连，且电阻R7与NPN三极管Q6的发射极连接，PNP三极管Q5的发射极、NPN三极管Q6的基极、PMOS管M6的漏极与启动电路的PMOS管PS2的漏极连接，PNP三极管Q5的基极、PMOS管M9的漏极、NPN三极管Q4的集电极与电容C1的正端连接，电容C1的负端接地，NPN三极管Q2的发射极和接地之间连接有电阻R1，NMOS管M10栅极漏极与PMOS管M7的漏极连接，NMOS管M10衬底端和源极接地，电阻R2与NPN三极管Q3的发射极连接，且电阻R2、NPN三极管Q4的发射极、启动电路中的NPN三极管QS2、QS3的发射极、分段线性温度补偿电路中的NPN三极管Q7的基极及电阻R3共连，电阻R3与电阻R4和分段线性温度补偿电路中的NPN三极管Q8的基极连接，且电阻R4接地，三极管Q5的集电极接地。

8.根据权利要求3所述的分段线性温度补偿电路，其特征在于：所述带隙基准源和正温系数电流产生电路包括电容C1，NMOS管M10、PMOS管M1、M2、M3、M4、M5、M6、M7、M8和M9，PNP三极管Q1和Q5，NPN三极管Q2、Q3、Q4和Q6，电阻R1、R2、R3、R4和R7；带隙基准源和正温系数电流产生电路通过电阻R3和R4与分段线性温度补偿电路连接，带隙基准源和正温系数电流产生电路通过电阻R7与叠加求和输出电路连接，NPN三极管Q6的集电极和PMOS管M1、M3、M4、M5的衬底端和源极与电源连接，PMOS管M2源极与PMOS管M1漏极连接，PMOS管M6源极与PMOS管M5漏极连接，PMOS管M2和M6的衬底端与电源连接，PMOS管M1、M2、M3、M4、M5、M6的栅极、PMOS管M3的漏极、NPN三极管Q2的集电极及启动电路中的NPN三极管QS2的集电极共连，PMOS管M4的漏极、PMOS管M7、M8、M9的衬底端和源极共连，PMOS管M9的栅极、PMOS管M8的栅极漏极、NPN三极管Q3的集电极、PNP三极管Q1的基极共连，PNP三极管Q1的发射极与PMOS管M2的漏极连接，PNP三极管Q1的集电极接地，NPN三极管Q2、Q3、Q4的基极、PMOS管M7的栅极及电阻R7共连，且电阻R7与NPN三极管Q6的发射极连接，PNP三极管Q5的发射极、NPN三极管Q6的基极、PMOS管M6的漏极与启动电路的PMOS管PS2的漏极连接，PNP三极管Q5的基极、PMOS管M9的漏极、NPN三极管Q4的集电极与电容C1的正端连接，电容C1的负端接地，NPN三极管Q2的发射极和接地之间连接有电阻R1，NMOS管M10栅极漏极与PMOS管M7的漏极连接，NMOS管M10衬底端和源极接地，电阻R2与NPN三极管Q3的发射极连接，且电阻R2、NPN三极管Q4的发射极、启动电路中的NPN三极管QS2、QS3的发射极、分段线性温度补偿电路中的NPN三极管Q7的基极及电阻R3共连，电阻R3与电阻R4和分段线性温度补偿电路中的NPN三极管Q8的基极连接，且电阻R4接地，三极管Q5的集电极接地；所述分段线性温度补偿电路包括电阻R3、R4、R5和R6，NPN三极管Q7和Q8；分段线性温度补偿电路通过电阻R3、R4与带隙基准源和正温系数电流产生电路连接，NPN三极管Q7的基极与带隙基准源和正温系数电流产生电路中的NPN三极管Q4的发射极连接形成输入端，电阻R3设置于NPN三极管Q7的基极和NPN三极管Q8的基极之间，电阻R4一端与NPN三极管Q8的基极连接，另一端接地，电阻R5一端与NPN三极管Q7的发射极连接，另一端接地，电阻R6一端与NPN三极管Q8的发射极连接，另一端接地，NPN三极管Q7的集电极与NPN三极管Q8的集电极和带隙基准源和正温系数电流产生电路中的NPN三极管Q4的基极连接。

9.根据权利要求3所述的分段线性温度补偿电路，其特征在于：所述分段线性温度补偿电路包括电阻R3、R4、R5和R6，NPN三极管Q7和Q8；分段线性温度补偿电路通过电阻R3、R4与带隙基准源和正温系数电流产生电路连接，NPN三极管Q7的基极与带隙基准源和正温系数电流产生电路中的NPN三极管Q4的发射极连接形成输入端，电阻R3设置于NPN三极管Q7的基极和NPN三极管Q8的基极之间，电阻R4一端与NPN三极管Q8的基极连接，另一端接地，电阻R5一端与NPN三极管Q7的发射极连接，另一端接地，电阻R6一端与NPN三极管Q8的发射极连接，另一端接地，NPN三极管Q7的集电极与NPN三极管Q8的集电极和带隙基准源和正温系数电流产生电路中的NPN三极管Q4的基极连接；所述叠加求和输出电路包括电阻R7，电阻R7一端与带隙基准源和正温系数电流产生电路中NPN三极管Q4的基极和分段线性温度补偿电路中的NPN三极管Q7的集电极和NPN三极管Q8的集电极连接，另一端与NPN三极管Q6的发射极相连接、并形成输出端。

Images