CN104102265A - 一种具有高精度温度补偿的电流源电路 - Google Patents

Abstract

本发明涉及集成电路技术领域，具体的说是涉及一种高精度温度补偿的电流源电路。本发明具有高精度温度补偿的电流源电路，通过将与绝对温度成正比的IPTAT电流、由BE结产生的负温度系数电流和分段高阶补偿电流相加，从而得到高精度的温度补偿电流源。本发明的有益效果为，实现了高阶的温度补偿，并且由于电路不受工艺等外界因素的影响，因此能够提供高精度的零温电流，能够广泛应用于高精度的模拟或者数模混合集成电路中。本发明尤其适用于电流源电路。

Description

一种具有高精度温度补偿的电流源电路

技术领域

本发明涉及集成电路技术领域，具体的说是涉及一种高精度温度补偿的电流源电路。

背景技术

随着电源管理芯片集成度的提高，芯片工作产生的热量导致芯片温度的变化是难以避免的，而在芯片内部模块比如振荡器、延迟产生电路、运算放大器等对精度要求较高的电路中，通常需要一个几乎与温度无关的电流源来进行偏置。电流源作为模拟集成电路和很多电路子系统必不可少的子电路，它的性能直接牵制着电源管理芯片的性能优良，这就要求设计一个具有高精度温度稳定性的电流源，从而提高系统的精度。

现有的基准电流设计方法有以下几种：(1)利用基准源常用的PTAT(与温度成正比)电流源的正温度特性与迁移率的负温度特性相互抵消，产生基准电流，但由于迁移率的温度系数存在非线性性，且对工艺要求较高，所以应用很难实现高精度要求；(2)利用带隙基准源常用的PTAT电流源产生正温度系数电流，及三极管基极-发射极间电压产生负温度系数电流，再由两者相互抵消产生基准电流，其优点是在已有带隙电压的情况下无需增加过多器件即可得到基准电流，缺点是三极管基极-发射极间电压的负温系数存在非线性问题，导致电流源较难在宽工作温度范围内实现高精度；(3)直接利用带隙基准电压，结合运算放大器构成电压-电流转换电路，将带隙基准电压转换成基准电流，但需要使用运算放大器，电路面积较大，且存在稳定性及三极管基极-发射极间电压的非线性温度系数问题。综上所述，这些设计方法仍然存在无法达到高精度要求的问题。

发明内容

本发明的目的，就是针对上述传统电流源电路中由于对工艺要求较高、引入放大器带来的面积过大、工作温度范围窄等原因造成的无法达到高精度的问题，提出了一种高精度温度补偿的电流源电路。

本发明的技术方案是，一种具有高精度温度补偿的电流源电路，其特征在于，该电流源电路由PMOS管MP1、MP2、MP3、MP4、MP5，MP6，NPN管NPN1、NPN2、NPN3，NPN4，PTAT电流源IPTAT，电阻R1、R2、R3、R4、R5、RB构成；其中，MP1的源极接电源VDD，其栅极与漏极互连，其栅极接MP2的栅极，其漏极接PTAT电流源IPTAT的正极；PTAT电流源IPTAT的负极通过R1接地GND；PTAT电流源IPTAT与R1的连接点接NPN1的基极；MP2的源极接电源VDD，其漏极接MP4的漏极；MP3的源极接电源VDD，其栅极与漏极互连，其栅极接MP4的栅极，其漏极接NPN1的集电极；NPN1的发射极通过R2接地GND；MP4的源极接电源VDD，其漏极与MP2的漏极的连接点接NPN3的基极和NPN2的集电极；NPN2的发射极通过R3接地GND，其基极通过RB接发射极；NPN3的集电极接电源VDD，其发射极接NPN2的基极和NPN4的基极；MP5的源极接电源VDD，其栅极通过R5接NPN4的集电极，其漏极接MP6的源极；MP6的栅极接NPN4的集电极，其漏极通过R5接NPN4的集电极；NPN4的发射极通过R4接地GND。

本发明的有益效果为，实现了高阶的温度补偿，并且由于电路不受工艺等外界因素的影响，因此能够提供高精度的零温电流，能够广泛应用于高精度的模拟或者数模混合集成电路中。

附图说明

图1是本发明提供的高精度温度补偿电流源电路的逻辑结构示意图；

图2是本发明的基于高精度温度补偿电流源的具体电路结构示意图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述

如图1所示，本发明的具有高精度温度补偿的电流源电路，通过将与绝对温度成正比的IPTAT电流、由BE结产生的负温度系数电流和分段高阶补偿电流相加，从而得到高精度的温度补偿电流源。

如图2所示，为本发明的具有高精度温度补偿的电流源电路的具体电路结构，该电流源电路由PMOS管MP1、MP2、MP3、MP4、MP5，MP6，NPN管NPN1、NPN2、NPN3，NPN4，PTAT电流源IPTAT，电阻R1、R2、R3、R4、R5、RB构成；其中，MP1的源极接电源VDD，其栅极与漏极互连，其栅极接MP2的栅极，其漏极接PTAT电流源IPTAT的正极；PTAT电流源IPTAT的负极通过R1接地GND；PTAT电流源IPTAT与R1的连接点接NPN1的基极；MP2的源极接电源VDD，其漏极接MP4的漏极；MP3的源极接电源VDD，其栅极与漏极互连，其栅极接MP4的栅极，其漏极接NPN1的集电极；NPN1的发射极通过R2接地GND；MP4的源极接电源VDD，其漏极与MP2的漏极的连接点接NPN3的基极和NPN2的集电极；NPN2的发射极通过R3接地GND，其基极通过RB接发射极；NPN3的集电极接电源VDD，其发射极接NPN2的基极和NPN4的基极；MP5的源极接电源VDD，其栅极通过R5接NPN4的集电极，其漏极接MP6的源极；MP6的栅极接NPN4的集电极，其漏极通过R5接NPN4的集电极；NPN4的发射极通过R4接地GND。

本发明的工作原理为：

电路中PMOS管MP1和MP2的参数相同，MP3和MP4的参数相同，R3和R4的阻值相等，NPN2和NPN4为两个相同参数的NPN管。IPTAT电流为与绝对温度成正比的PTAT电流。由于PTAT电流源产生电路是一个通用电路，通常由三极管的基极-发射极电压差或者亚阈区MOSFET的栅极-源极电压差产生，因此本发明在此不再冗述。第一NPN管NPN1和电阻R1，R2及IPTAT电流构成了分段高阶补偿支路。当温度低于T₀时，R1上端电压不足以使NPN1管开启，此时，分段补偿支路上电流几乎为零，即MP3和MP4的电流为零。当温度升高时，R1上端电压升高，同时NPN1管的导通电压下降，当温度高于T₀时，R1上端电压大于NPN1的导通电压，分段高阶补偿支路导通。此时，通过设定电阻R1和R2的阻值即可调节分段高阶补偿。因此，电路中NPN2管的电流由3部分电流组成，PTAT电流I1，分段高阶补偿电流I2和BE结产生电流I3，实现输出电流具有高阶温度补偿的性能。

输出高阶温度补偿的电流设定说明

如图2所示，第一部分电流I1为由电压基准源模块产生的镜像PTAT电流，通过MP2管镜像到NPN2中，即

I₁＝I_PTAT    (1)

第二部分电流I2为当温度T＞T₀时，T₀为某一点的温度值，由MP3和MP4构成的电流镜镜像得到分段高阶补偿电流，

$I_2=\frac{1}{R_2}(I_{\mathrm{PTAT}}\×R_1-V_{\mathrm{BE},\mathrm{NPN}1})---\left(2\right)$

其中，V_BE,NPN1为NPN1管的BE结电压。

第三部分为第二NPN管NPN1的BE结电压在电阻RB上产生的负温度系数电流

$I_3=\frac{V_{\mathrm{BE},\mathrm{NPN}2}}{R_B}---\left(3\right)$

其中，V_BE,NPN2为NPN2管的BE结电压。

由KVL可得

V_E,NPN4＝V_E,NPN2+V_BE,NPN2-V_BE,NPN4≈V_E,NPN2    (4)

其中，V_E,NPN4为NPN4的发射极电压，V_E,NPN2为NPN2的发射极电压，V_BE,NPN4为NPN4的BE结电压。

又由于NPN2的发射极和NPN4的发射极到地的电阻R3和R4相等，且NPN管的发射极和集电极电流近似相等，综上，流过NPN4集电极的经过高阶温度补偿的电流可表示为：

当T＜T₀时，

$I_{C,\mathrm{NPN}4}=I_{\mathrm{PTAT}}\text{+}\frac{V_{\mathrm{BE},\mathrm{NPN}2}}{R_B}---\left(5\right)$

当T＞T₀时，

$I_{C,\mathrm{NPN}4}=I_{\mathrm{PTAT}}+\frac{1}{R_2}(I_{\mathrm{PTAT}}\·R_1-V_{\mathrm{BE},\mathrm{NPN}1})+\frac{V_{\mathrm{BE},\mathrm{NPN}2}}{R_B}---\left(6\right)$

其中，I_C,NPN4为NPN4的集电极电压。

则由式(5)及(6)可知，合理的设定电路中电阻值和各晶体管的参数，电路产生的电流具有高阶温度补偿特性，从而削弱了基极-发射极电压温度系数非线性问题给输出电流精度带来的不利影响，具有很高的精度和稳定性。

本发明提出的高精度温度补偿电流源，在温度较低的范围内，即T＜T₀时，实现了一阶温度带隙补偿的电流源电路；而随着温度的升高，基极-发射极电压的高阶非线性温度的影响逐渐明显，为了削弱这种不利影响，在T＞T₀的温度范围内，产生了额外的高阶补偿项(I_PTAT·R₁-V_BE,NPN1)，从而在高温范围内进一步增大输出电流中的正温度分量，进一步抵消基极-发射极电压的高阶非线性温度的影响，实现更好的温度稳定性，最终完成高精度电流源输出的目的。

Claims (1)

1.一种具有高精度温度补偿的电流源电路，其特征在于，该电流源电路由PMOS管MP1、MP2、MP3、MP4、MP5，MP6，NPN管NPN1、NPN2、NPN3，NPN4，PTAT电流源IPTAT，电阻R1、R2、R3、R4、R5、RB构成；其中，MP1的源极接电源VDD，其栅极与漏极互连，其栅极接MP2的栅极，其漏极接PTAT电流源IPTAT的正极；PTAT电流源IPTAT的负极通过R1接地GND；PTAT电流源IPTAT与R1的连接点接NPN1的基极；MP2的源极接电源VDD，其漏极接MP4的漏极；MP3的源极接电源VDD，其栅极与漏极互连，其栅极接MP4的栅极，其漏极接NPN1的集电极；NPN1的发射极通过R2接地GND；MP4的源极接电源VDD，其漏极与MP2的漏极的连接点接NPN3的基极和NPN2的集电极；NPN2的发射极通过R3接地GND，其基极通过RB接发射极；NPN3的集电极接电源VDD，其发射极接NPN2的基极和NPN4的基极；MP5的源极接电源VDD，其栅极通过R5接NPN4的集电极，其漏极接MP6的源极；MP6的栅极接NPN4的集电极，其漏极通过R5接NPN4的集电极；NPN4的发射极通过R4接地GND。