背景技术
在集成电路设计领域,实现一个不受温度影响的基准电压源电路,常见的方法有:掩埋齐纳基准源电路、外加离子注入场效应管基准源电路和带隙基准源电路。带隙基准源电路是当前公认的基准源电路设计技术,其主要工作原理是:工作在不相等电流密度下的两个双极型晶体管的基极—发射极电压差ΔVBE是一个与绝对温度成正比的量,而双极型晶体管的VBE具有负温度系数特性,利用这两种具有相反温度系数的电压量进行温度补偿,就能够实现不受温度因素影响的基准电压源电路。
近十年来,随着CMOS技术与工艺的发展,人们逐渐开始研究基于MOS器件的基准源电路。基于MOS器件的基准源电路,其实现输出基准电压不受温度影响的温度补偿难度要比带隙基准源高得多。在CMOS工艺中,MOS器件漏极电流的温度特性会受到阈值电压、载流子迁移率等因素的显著影响。阈值电压在一定温度范围内随着温度的增加而线性地减少,载流子迁移率随温度的影响比较复杂(可以近似看做∝T-3/2)。2001年,IMFilanovsky等人利用MOS器件阈值电压和载流子迁移率的温度特性相互补偿,实现了一种基于MOS器件的电压基准源电路(IMFilanovsky,AAllam.MutualcompensationofmobilityandthresholdvoltagetemperatureeffectswithapplicationsinCMOScircuits[J].IEEETransactionsonCircuitsandSystemsI:FundamentalTheoryandApplications,2001,48(7):876-884)。2003年,LKaNang等人利用CMOS工艺库中标准PMOS和NMOS器件设计了一种基于MOS技术的电压基准源电路,该基准源电路主要利用了PMOS器件和NMOS器件的阈值电压的温度特性相互抵消(LKaNang,PKTMok.ACMOSvoltagereferencebasedonweightedΔVGSforCMOSlow-dropoutlinearregulators[J].IEEEJournalofSolid-StateCircuits,2003,38(1):146-150)。2007年,GDeVita等人,利用阈值电压和热电压的温度补偿效应,实现了一种基于MOS器件的电压基准源电路,在该基准源电路中,其偏置电流产生电路使用了CMOS工艺库所提供的高阈值电压MOS器件(VTH=0.7V)(GDeVita,GIannaccone.ASub-1-V10ppm/℃NanopowerVoltageReferenceGenerator[J].IEEEJournalofSolid-StateCircuits,2007,42(7):1536-1542)。2011年,LMagnelli等人也提出了一种基于阈值电压和热电压温度补偿的电压基准源电路,其偏置电流产生电路同样也使用了多种阈值电压的MOS器件(LMagnelli,FCrupi,PCorsonello,CPace,GIannaccone.A2.6nW,0.45VTemperature-CompensatedSubthresholdCMOSVoltageReference[J].IEEEJournalofSolid-StateCircuits,2011,46(2):465-474)。
综合分析与研究已有的基准源设计技术,得出以下的现有基准源技术的缺点及特点。掩埋齐纳基准源电路和外加离子注入场效应管基准源电路的主要缺点在于:与当前主流的CMOS工艺不兼容。带隙基准源电路虽然可以与当前主流的CMOS工艺兼容,在目前主流CMOS工艺库中通常能够提供寄生双极型晶体管(如,垂直寄生晶体管,ParasiticVerticalBJT),但是,寄生双极型晶体管存在诸多制约因素,如实现芯片的面积较大、功耗较高,而更不利的制约因素是:该类型器件的基极电阻阻值大、电流增益β不够高,VBE的线性化温度系数模型也并不是十分精确等等。而基于MOS器件的基准源电路,其输出的基准电压需要仔细考虑阈值电压、载流子迁移率等因素的影响,同时MOS器件的阈值电压、载流子迁移率受工艺的影响也很大。IMFilanovsky等人提出的利用阈值电压和载流子迁移率的温度补偿来设计电压基准源,其输出的基准电压受到工艺的影响较大。LKaNang等利用PMOS器件和NMOS器件的阈值电压的温度系数相互抵消所实现的电压基准源电路并没有完全抵消载流子迁移率对输出的基准电压的温度系数的影响,只是通过MOS器件的参数优化,在某一特定温度下实现了输出基准电压的温度系数与载流子迁移率的温度系数无关。GDeVita等人和LMagnelli等人提出的基于MOS器件的电压基准源采用了高阈值电压的MOS器件,不仅对工艺库中的MOS器件有一定的要求,还会增加基准源电路对工艺的依赖性,而且因为这种电压基准源电路采用了不同阈值电压的器件,容易致使电压基准源电路针对工艺、温度的鲁棒性能不佳。
发明内容
有鉴于此,本发明的目的是提供一种有效解决上述技术问题的基于MOS器件的电压基准源电路。
一种基于MOS器件的电压基准源电路,其包括偏置电流产生电路及启动所述偏置电流产生电路的启动电路。所述电压基准源电路还包括二极管连接形式的负载MOS管,所述负载MOS管和所述偏置电流产生电路相连接,所述偏置电流产生电路产生的偏置电流驱动所述负载MOS管。
本发明一较佳实施方式中,所述偏置电流产生电路包括基准NMOS管、第一NMOS管、第二NMOS管、第三NMOS管、基准PMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管及第七PMOS管;所述启动电路包括启动NMOS管;所述负载MOS管为二极管连接形式的第四NMOS管;
所述基准NMOS管的源极和所述第二NMOS管的源极均接地,所述基准NMOS管的栅极和漏极相接,且连接于所述第一NMOS管的源极;所述第一NMOS管的栅极和所述第三NMOS管的栅极相接,且连接于所述第三NMOS管的漏极,所述第一NMOS管的漏极和所述第三NMOS管的源极相接,且连接于所述第二NMOS管的栅极;所述第二NMOS管的漏极连接于所述第四PMOS管的漏极和栅极;所述基准PMOS管的栅极、所述第二PMOS管的栅极、所述第四PMOS管的栅极及所述第六PMOS管的栅极相连接,所述第一PMOS管的源极、所述第三PMOS管的源极、所述第五PMOS管的源极及所述第七PMOS管的源极均连接于电源电压,所述第一PMOS管的栅极、所述第三PMOS管的栅极、所述第五PMOS管的栅极及所述第七PMOS管的栅极相连接,且接于所述第四PMOS管的源极;所述基准PMOS管的漏极接所述基准NMOS管的漏极,源极接所述第一PMOS管的漏极;所述第二PMOS管的漏极连接于所述第三NMOS管的漏极,源极连接于所述第三PMOS管的漏极;所述第四PMOS管的源极连接于所述第五PMOS管的漏极;所述第六PMOS管的漏极接参考电压,源极连接于所述第七PMOS管的漏极;
所述启动NMOS管的源极连接于所述基准NMOS管的漏极,栅极和漏极相接,且连接于所述基准PMOS管的栅极;
所述第四NMOS管的源极接地,漏极和栅极相连接,且接所述参考电压。
本发明一较佳实施方式中,所述偏置电流产生电路由CMOS工艺库提供的标准NMOS器件和PMOS器件组成。
本发明一较佳实施方式中,所述NMOS器件和PMOS器件的阀值电压均为相同的标称值。
本发明一较佳实施方式中,所述偏置电流产生电路产生的偏置电流与MOS器件的电子迁移率、热电压的平方均成正比。
相较于现有技术,所述电压基准源电路基于MOS器件,全部使用了标准阈值电压的PMOS器件和NMOS器件,无需使用高阈值电压MOS器件或者耗尽型MOS器件,结构简单,规避使用了带隙基准源电路中必须采用的双极型晶体管,只需利用了CMOS工艺库所提供的标准NMOS和PMOS器件,能够输出一种低温度系数的基准电压,保证电路对工艺、温度的鲁棒性以及增强了电路的可实现性,可满足高精度应用的要求。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举实施例,并配合附图,详细说明如下。
具体实施方式
下面结合附图及具体实施例对本发明作进一步详细的说明。
请参阅图1,本发明一较佳实施例提供一种基于MOS器件的电压基准源电路100,其包括偏置电流产生电路10、启动电路20及负载MOS管30,所述偏置电流产生电路10用于产生偏置电流,所述启动电路20用于启动所述偏置电流产生电路,所述负载MOS管30为二极管连接形式的NMOS管,其和所述偏置电流产生电路10相连接,所述偏置电流产生电路10产生的偏置电流驱动所述负载MOS管30。
本实施例中,所述偏置电流产生电路由CMOS工艺库提供的标准NMOS器件和PMOS器件组成,且所述NMOS器件和PMOS器件的阀值电压均为相同的标称值;所述偏置电流产生电路产生的偏置电流与MOS器件的电子迁移率、热电压的平方均成正比。具体地,所述偏置电流产生电路10包括基准NMOS管MN0、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、基准PMOS管MP0、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6及第七PMOS管MP7;所述启动电路20包括启动NMOS管MNS;所述负载MOS管30为二极管连接形式的第四NMOS管MN4。
可以理解的是,所述启动电路20由一个NMOS管(即启动NMOS管MNS)完成。所述启动电路20在电路上电过程中工作,一旦电路进入稳定状态,启动NMOS管MNS就会处于关闭状态,符合低功耗应用的需求。
所述启动电路20的具体启动过程如下:所述电压基准源电路100接上电源电压Vdd时,二极管连接形式的PMOS管(第四PMOS管MP4和第五PMOS管MP5)的栅极均处于高电位,启动NMOS管MNS的栅极和漏极共接在一起,同时也与第四PMOS管MP4的栅极、漏极相连接,因此在启动过程中,启动NMOS管MNS的栅极和漏极处于高电位状态。同理,在上电过程中,二极管连接形式的基准NMOS管MN0的栅极和漏极处于低电位,启动NMOS管MNS的源极和基准NMOS管MN0的栅极和漏极连接,因此,在实际的上电过程中,启动MOS管MNS的栅极和漏极处于高电位、源极处于低电位状态,启动MOS管MNS处于导通状态,产生驱动电流,驱动二极管连接形式的基准NMOS管MN0进入饱和工作区(其栅极、漏极电位逐渐升高),驱动二极管连接形式的第四PMOS管MP4和第五PMOS管MP5也进入饱和工作区(其栅极、漏极电位逐渐下降),所述电压基准源电路100最终会进入稳定的工作状态。在稳定的工作状态下,只要启动MOS管MNS的栅极电压没有足够高的电位,以满足比它的源极电位高一个阈值电压,那么启动MOS管MNS就会处于截止状态,不再消耗电流,从而完成所述电压基准源电路100从启动电路状态变为稳定的工作状态。
所述偏置电流产生电路10中,PMOS器件(基准PMOS管MP0、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6及第七PMOS管MP7)的电路功能是形成共源共栅电流镜。NMOS器件(基准NMOS管MN0、第一NMOS管MN1、第二NMOS管MN2及第三NMOS管MN3)形成的连接电路,为所述偏置电流产生电路10的核心。
具体地,第一PMOS管MP1、第三PMOS管MP3、第五PMOS管MP5和第七PMOS管的栅极连接在一起,且第五PMOS管MP5为二极管连接形式(栅极与漏极共接),第一PMOS管MP1、第三PMOS管MP3、第五PMOS管MP5和第七PMOS管的源极直接连接直流电源Vdd(即电源电压Vdd)。基准PMOS器件MP0、第二PMOS管MP2、第四PMOS管MP4及第六PMOS管MP6的栅极连接在一起,且第四PMOS管MP4为二极管连接形式(栅极和漏极共接),基准PMOS器件MP0、第二PMOS管MP2、第四PMOS管MP4及第六PMOS管MP6的源极分别与第一PMOS管MP1、第三PMOS管MP3、第五PMOS管MP5及第七PMOS管MP7的漏极连接。
基准NMOS管MN0和第二NMOS管MN2的源极均接地,且基准NMOS管MN0为二极管连接形式(即栅极和漏极共接),基准NMOS管MN0和第二NMOS管MN2的漏极分别与基准PMOS管MP0和第四PMOS管MP4的漏极连接。第二NMOS管MN2的栅极与第三NMOS管MN3的源极相连接,且与第一NMOS管MN1的漏极相连接。第一NMOS管MN1和第三NMOS管MN3串联连接,即:第三NMOS管MN3的源极和第一NMOS管MN1的漏极连在一起,第三NMOS管MN3的栅极和第一NMOS管MN1的栅极连接一起,且与第三NMOS管MN3的漏极相连接,第三NMOS管MN3的漏极和第一NMOS管MN1的源极分别连接于第二PMOS管MP2的漏极和基准NMOS管MN0的栅极(和漏极)。
可以理解的是,本实施例中,所述偏置电流产生电路10可以产生一种特定温度特性的偏置电流,用于驱动所述负载MOS管30。所述偏置电流产生电路10的工作原理如下:
串联连接的第一NMOS管MN1和第三NMOS管MN3被偏置在亚阈值导通状态,基准NMOS管MN0和第二NMOS管MN2工作在饱和区。相对比工作在饱和区的基准NMOS管MN0和第二NMOS管MN2的漏极电流,工作在亚阈值状态的第一NMOS管MN1和第三NMOS管MN3的漏极电流可忽略不计(亚阈值工作状态下的MOS管漏极电流典型值为nA或者pA数量级,饱和区工作状态下的MOS管漏极电流典型值为μA数量级)。通过第一PMOS管MP1和基准PMOS管MP0、第五PMOS管MP5和第四PMOS管MP4构成的电流值比为1:1的共源共栅电流镜,此处可以将基准NMOS管MN0、第二NMOS管MN2的漏极电流视为相等。基准NMOS管MN0、第二NMOS管MN2的漏极电流分别为:ID0、ID2,基准NMOS管MN0、第二NMOS管MN2的栅极-源极电压分别为:VGS0、VGS3。根据MOS管饱和漏极电流公式可得基准NMOS管MN0的漏极电流ID0、第二NMOS管MN2的漏极电流ID2分别为:
其中,μ和Cox分别表示:MOS管的电子迁移率和单位面积的栅氧电容,S0和S2分别表示:基准NMOS管MN0、第二NMOS管MN2的宽长比,VTH0和VTH2分别表示基准NMOS管MN0、第二NMOS管MN2的阈值电压。由于基准NMOS管MN0、第二NMOS管MN2的源极和衬底电位相同(都是接地),衬底偏置效应对器件的阈值电压影响可以忽略不计,此处可以认为基准NMOS管MN0、第二NMOS管MN2的阈值电压相等。考虑到第二NMOS管MN2的栅极-源极电压与基准NMOS管MN0的栅极-源极电压之差(VGS2-VGS0),等于第一NMOS器件MN1的漏极-源极电压(VDS1),即VGS2-VGS0=VDS1,于是,结合基准NMOS管MN0、第二NMOS管MN2的漏极电流表达式(1)和(2),可推导得到:
又因为第一NMOS管MN1和第三NMOS管MN3工作在亚阈值区,第三NMOS管MN3、基准NMOS管MN0的栅极-源极电压之差(VGS3-VGS0),也等于第一NMOS管MN1的漏极-源极电压(VDS1),即VGS3-VGS0=VDS1。根据MOS器件亚阈值电流方程,可以推导得到:
其中,S1和S3分别表示第一NMOS管MN1、第三NMOS管MN3的宽长比,VT=kT/q,表示热电压,具有正温度系数特性。于是,结合表达式(3)和(4),所述偏置电流产生电路10的电流表达式可以表示为:
所述电压基准源电路100中,负载MOS管30包括一个二极管连接形式的第四NMOS管MN4。驱动所述第四NMOS管MN4的漏极电流ID4,是利用所述偏置电流产生电路10的PMOS共源共栅电流镜MP7-MP6和MP1-MP0,从MP1-MP0所在支路电流1:1复制得到。在所述偏置电流产生电路10中,MP1-MP0所在支路的电流,就是基准NMOS管MN0的漏极电流ID0。于是,从第四NMOS管MN4的饱和区工作的漏极电路表达式出发,可以推导得到输出基准电压为:
考察该输出电压基准的温度特性,由于阈值电压VTH的温度系数近似为负数值,即阈值电压VTH的值可以近似为:随温度的升高而线性地减少。相反地,热电压VT,具有正的温度系数,其值随着温度的升高而增大。因此,通过电路参数S0、S1、S2、S3和S4进行合理的权重优化,利用阈值电压和热电压的温度系数的相互抵消,可以实现一种输出电压不受温度影响的电压基准源电路。
请参阅图2,为所述电压基准源电路100的输出基准电压的温度特性曲线,可知,经过电路模拟仿真证明:在温度从0℃到140℃的范围内,所述电压基准源电路100实现了一种输出基准电压Vref为636.5mV、温度系数仅为6ppm/℃的温度特性。
请参阅图3,为所述电压基准源电路100的输出基准电压的电源抑制比曲线,可知,所述电压基准源电路100的输出基准电压的电源电压抑制比(PSRR)可以达到34dB10kHz频率以下。
请参阅图4,为所述电压基准源电路100的工艺角仿真曲线,可知,所述电压基准源电路100在MOS器件的五种工艺角(SS、SnFp、TT、FnSp及FF)的仿真下,均实现了很好的温度补偿,在最坏的工艺角情况下,输出基准电压偏离标准工艺角TT所对应的输出电压基准值在60mV以内。
相较于现有技术,所述电压基准源电路100基于MOS器件,全部使用了标准阈值电压的PMOS器件和NMOS器件,无需使用高阈值电压MOS器件或者耗尽型MOS器件,结构简单、易于实现,规避使用了带隙基准源电路中必须采用的双极型晶体管,只需利用了CMOS工艺库所提供的标准NMOS和PMOS器件,能够输出一种低温度系数的基准电压,保证电路对工艺、温度的鲁棒性以及增强了电路的可实现性,可满足高精度应用的要求。
以上所述,仅是本发明的实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。