CN115357085B - 一种自偏置cmos电压基准源及确定线性灵敏度及电源抑制比的方法 - Google Patents

一种自偏置cmos电压基准源及确定线性灵敏度及电源抑制比的方法 Download PDF

Info

Publication number
CN115357085B
CN115357085B CN202211048947.0A CN202211048947A CN115357085B CN 115357085 B CN115357085 B CN 115357085B CN 202211048947 A CN202211048947 A CN 202211048947A CN 115357085 B CN115357085 B CN 115357085B
Authority
CN
China
Prior art keywords
low
threshold
self
voltage
pmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211048947.0A
Other languages
English (en)
Other versions
CN115357085A (zh
Inventor
陈继扬
余凯
李思臻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong University of Technology
Original Assignee
Guangdong University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong University of Technology filed Critical Guangdong University of Technology
Priority to CN202211048947.0A priority Critical patent/CN115357085B/zh
Publication of CN115357085A publication Critical patent/CN115357085A/zh
Application granted granted Critical
Publication of CN115357085B publication Critical patent/CN115357085B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种自偏置CMOS电压基准源及确定线性灵敏度及电源抑制比的方法，具体包括有源负载、自共源共栅电流镜、自偏置电流产生电路、启动电路，其中有源负载用于输出自偏置反馈电压VF和基准电压VREF，自偏置反馈电压VF经过自共源共栅电流镜和自偏置电流产生电路产生偏置电流，形成自偏置结构，启动电路用于在基准电压VREF低于正常输出时，使偏置电流增加，令输出电压快速达到正常输出值。本发明与传统电压基准源技术相比，结构简单，采用全MOS管构建；采用自共源共栅电流镜结构，通过抑制自偏置电压对偏置电流的影响，提高线性灵敏度与电源抑制比。

Description

一种自偏置CMOS电压基准源及确定线性灵敏度及电源抑制比 的方法
技术领域
本发明涉及电压基准源技术领域，更具体地，涉及一种自偏置CMOS电压基准源及确定线性灵敏度及电源抑制比的方法。
背景技术
近年来，随着各种技术的发展，万物互联的概念开始渐渐变为现实，社会迫切需要大量低功耗、小面积、高性能的电压基准源模块，用于数量日益增长的移动小/微型设备。同时，学术上对于电压基准源电路的研究，也沿着低功耗和不受温度、电源、工艺影响的高稳定性等方向发展。相比目前被广泛使用的带隙基准源，CMOS电压基准源有更低的功耗与面积，自偏置技术的使用令功耗与面积进一步降低。然而，应用CMOS电压基准源的智能传感器、植入式芯片等产品大多数使用能量采集技术供电，其电源电压变化幅度和噪声较大，因此CMOS电压基准源必须拥有优异的线性灵敏度LS和电源抑制比PSRR，以确保在电源电压波动下仍可以输出稳定的基准电压。
现有技术中，改进LS和PSRR的手段，都会在功耗、面积、成本或电压裕度等方面做出牺牲，如使用预稳压结构或共源共栅电流镜可以改善电压基准源 LS和PSRR，但会消耗一定的电压裕度；使用跨导放大器钳位偏置电压，但会因为跨导放大器而增加功耗和面积；使用本征晶体管可提供较稳定的偏置电流，但会增加制造成本。
现有技术中公开了一种带共源共栅电流镜的自偏置CMOS电压基准源，该 CMOS电压基准源通过为有源负载提供偏置电流，以产生基准电压，采用自偏置技术实现面积缩减和功耗优化；该方案的缺陷是，将输出基准电压的变化和噪声引入偏置电流，造成输出基准电压的进一步波动，恶化了电压基准源的线性灵敏度LS和电源抑制比PSRR。
为此，结合以上需求和现有技术将输出基准电压的变化和噪声引入偏置电流导致恶化线性灵敏度和电源抑制比、电路结构复杂、会导致功耗增加的缺陷，本申请提出了一种自偏置CMOS电压基准源及确定线性灵敏度及电源抑制比的方法。
发明内容
本发明提供了一种自偏置CMOS电压基准源及确定线性灵敏度及电源抑制比的方法，结构简单，占用芯片面积小，采用自共源共栅电流镜结构能够抑制自偏置电压对偏置电流的影响，提高线性灵敏度与电源抑制比。
本发明的首要目的是为解决上述技术问题，本发明的技术方案如下：
本发明第一方面提供了一种自偏置CMOS电压基准源，包括有源负载、自共源共栅电流镜、自偏置电流产生电路、启动电路，其中有源负载用于输出自偏置反馈电压VF和基准电压VREF，自偏置反馈电压VF经过自共源共栅电流镜和自偏置电流产生电路产生偏置电流并为有源负载偏置，形成自偏置结构，用于优化线性灵敏度和电源抑制比，启动电路用于在基准电压VREF低于正常输出时，使偏置电流增加，令基准电压VREF快速达到正常输出值。
进一步的，电源电压VDD分别输入至启动电路的第一连接端、自共源共栅电流镜的第一连接端、第二连接端、第三连接端；所述自共源共栅电流镜的第四连接端连接至启动电路的第二连接端，自共源共栅电流镜的第五连接端连接至自偏置电流产生电路的第一连接端，自共源共栅电流镜的第六连接端连接至有源负载的第五连接端，自共源共栅电流镜的第七连接端连接至有源负载的第六连接端。
进一步的，所述有源负载的第一连接端用于输出基准电压VREF，连接至启动电路的第四连接端，有源负载的第二连接端用于输出自偏置反馈电压VF，连接至自偏置电流产生电路的第三连接端，有源负载的第四连接端连接至自偏置电流产生电路的第二连接端。
进一步的，启动电路的第三连接端、自偏置电流产生电路的第四连接端、有源负载的第三连接端均接地。
进一步的，所述有源负载包括有：第一低阈值NMOS管M1、第二低阈值 NMOS管M2、第一高阈值NMOS管M3、第三低阈值NMOS管M4；所述自共源共栅电流镜包括有：第一低阈值PMOS管M5、第二低阈值PMOS管M6、第三低阈值PMOS管M7、第四低阈值PMOS管M8、第五低阈值PMOS管M9、第一高阈值PMOS管M10；所述自偏置电流产生电路包括有：第四低阈值NMOS管M11、第五低阈值NMOS管M12；所述启动电路包括有第六低阈值 PMOS管S1、第七低阈值PMOS管S2、第八低阈值PMOS管S3、第六低阈值 NMOS管S4、第七低阈值NMOS管S5。
进一步的，电源电压VDD分别输入至第二低阈值PMOS管M6的源极、第四低阈值PMOS管M8的源极、第一高阈值PMOS管M10的源极、第六低阈值 PMOS管S1的源极。
进一步的，第二低阈值PMOS管M6的栅极通过第四低阈值PMOS管M8 的栅极分别连接至第一高阈值PMOS管M10的漏极、第五低阈值PMOS管M9 的源极，第二低阈值PMOS管M6的漏极连接至第一低阈值PMOS管M5的源极，第四低阈值PMOS管M8的漏极连接至第三低阈值PMOS管M7的源极；第一低阈值PMOS管M5的栅极通过第三低阈值PMOS管M7的栅极分别连接至第五低阈值PMOS管M9的漏极和栅极、第一高阈值PMOS管M10的栅极、第五低阈值NMOS管M12的漏极、第七低阈值NMOS管S5的漏极。
进一步的，第一低阈值PMOS管M5的漏极分别连接至第二低阈值NMOS 管M2的漏极和栅极、第一低阈值NMOS管M1的栅极，第一低阈值NMOS管 M1的源极分别连接至第一高阈值NMOS管M3的漏极、第三低阈值NMOS管 M4的源极、第四低阈值NMOS管M11的栅极；其中第二低阈值NMOS管M2 的源极和第一低阈值NMOS管M1的漏极连接至基准电压端，用于产生基准电压VREF，第一低阈值NMOS管M1的源极用于输出自偏置反馈电压VF。
进一步的，第三低阈值PMOS管M7的漏极分别连接至第三低阈值NMOS 管M4的漏极和栅极、第一高阈值NMOS管M3的栅极、第五低阈值NMOS管 M12的栅极，第一高阈值NMOS管M3的源极接地。
进一步的，第五低阈值NMOS管M12的源极连接至第四低阈值NMOS管 M11的漏极，第四低阈值NMOS管M11的源极接地。
进一步的，第六低阈值PMOS管S1的栅极和漏极均连接至第七低阈值 PMOS管S2的源极，第七低阈值PMOS管S2的栅极和漏极均连接至第八低阈值PMOS管S3的源极，第八低阈值PMOS管S3的栅极和第六低阈值NMOS 管S4的栅极均连接至基准电压端，第八低阈值PMOS管S3的漏极和第六低阈值NMOS管S4的漏极均连接至第七低阈值NMOS管S5的栅极，第六低阈值 NMOS管S4的源极和第七低阈值NMOS管S5的源极均接地。
进一步的，所述第一高阈值NMOS管M3为高阈值的5V晶体管，第一高阈值PMOS管M10为高阈值的5V晶体管，其余所有MOS管均为低阈值的 1.8V晶体管，所有晶体管均在亚阈值区工作。
进一步的，有源负载为两级SCM有缘负载，其中第一级SCM包括第一低阈值NMOS管M1和第二低阈值NMOS管M2，第二级SCM包括第一高阈值NMOS管M3和第三低阈值NMOS管M4；第一级SCM输出的自偏置反馈电压 VF通过自偏置路径输入至第四低阈值NMOS管M11的栅极，产生自偏置电流I3；第五低阈值PMOS管M9和第一高阈值PMOS管M10将自偏置电流I3转化为偏置电压VB，使第三低阈值PMOS管M7和第四低阈值PMOS管M8分别产生偏置电流I2和I1并为有源负载提供偏置电流，形成自偏置结构。
进一步的，当所述有源负载的所有晶体管处于亚阈值区工作状态时，亚阈值电流及对应栅源电压的数学表达形式为：
其中，μ为载流子迁移率，COX为单位面积的栅极氧化物电容，m为亚阈值斜率，为热电压，/>为每个晶体管的宽长比，VTH为阈值电压。
进一步的，当偏置电流I2和I1偏置有源负载时，基准电压VREF是第一低阈值 NMOS管M1和第二低阈值NMOS管M2的栅源电压差与第一高阈值NMOS管 M3和第三低阈值NMOS管M4的栅源电压差之和，其数学表达形式为：
其中，VTH为负温度系数的阈值电压，VT为正温度系数的热电压，通过改变第一低阈值NMOS管M1、第二低阈值NMOS管M2、第一高阈值NMOS管 M3、第三低阈值NMOS管M4的尺寸，能够改变正温度电压项系数，能够得到近似零温度系数的基准电压VREF。
其中，使用自偏置反馈电压VF的目的在于，一方面由于自偏置反馈电压VF比基准电压VREF小，能够降低自偏置电流I3的大小；另一方面是由于自偏置反馈电压VF可被调整为负温度系数电压，能够减少自偏置电流I3随电路温度上升的增加量。
进一步的，当自偏置电路处于零电流简并点，即I1＝I2＝I3＝0时，启动电路将电路从零电流简并点转移至正常工作状态的过程，具体为：将第六低阈值PMOS管S1、第七低阈值PMOS管S2、第八低阈值PMOS管S3、第六低阈值NMOS管S4作为反相器，在基准电流VREF处于较低水平时，反相器输出高电平，使第七低阈值NMOS管S5导通，降低第三低阈值PMOS管M7、第五低阈值PMOS管M9、第一高阈值PMOS管M10的栅极电压VC，增大偏置电流并摆脱零电流简并点；当基准电流VREF处于正常输出值时，反相器输出低电平，使第七低阈值NMOS管S5断开，此时启动电路对有源负载、自共源共栅电流镜、自偏置电流产生电路无影响。
本发明第二方面提供了一种确定自偏置CMOS电压基准源线性灵敏度的方法，所述方法用于一种自偏置CMOS电压基准源，当自偏置电流I3发生变化时，由自偏置电流I3的变化值ΔI3导致偏置电压VB的变化为：
其中，所述偏置电压VB由第五低阈值PMOS管M9的栅源电压和第一高阈值PMOS管M10的栅源电压提供，其中VB10为第一高阈值PMOS管M10输出的栅源电压，VB9为第五低阈值PMOS管M9输出的栅源电压，m10为第一高阈值PMOS管M10的亚阈值斜率，m9为第五低阈值PMOS管M9的亚阈值斜率。
进一步的，自共源共栅电流镜通过减小自偏置电流I3对偏置电压VB的影响，进而减小偏置电流I1和I2的变化，进而降低输出基准电压VREF的变化，达到优化线性灵敏度的目的。
其中，线性灵敏度LS的表达式为：
在相同的电源电压变化ΔVDD下，输出基准电压变化ΔVREF越小，则线性灵敏度越好。
本发明第三方面提供了一种确定自偏置CMOS电压基准源电源抑制比的方法，所述方法用于一种自偏置CMOS电压基准源，所述电源抑制比的低频增益 k、零点z、极点p，其数学表达方式具体为：
A≈ro6ro8ro12C(R2R3gm8+R2R3gm6+R1R3gm6)
B≈ro12(R1ro8+R2ro6+R2ro8)
D≈ro6ro8ro12[1-R2R3gm12(gm6+gm8)]
E≈R2R3Cro6ro8ro12(gm6+gm8+gm12)
其中，为从电源电压到输出的传递函数，R1表示第一低阈值NMOS 管M1和第二低阈值NMOS管M2组成的SCM结构的等效阻抗，R2表示第一高阈值NMOS管M3和第三低阈值NMOS管M4组成的SCM结构的等效阻抗， R3表示第五低阈值PMOS管M9和第一高阈值PMOS管M10组成的SCM结构的等效阻抗；C表示第五低阈值PMOS管M9、第一高阈值PMOS管M10的栅极到第三低阈值NMOS管M4的源极之间所有的寄生电容。
与现有技术相比，本发明技术方案的有益效果是：
本发明提供了一种自偏置CMOS电压基准源及确定线性灵敏度及电源抑制比的方法，采用全MOS管构建，电路结构简单，占用的芯片面积小，成本低；采用自共源共栅电流镜结构，通过抑制自偏置电压对偏置电流的影响，提高线性灵敏度与电源抑制比。
附图说明
图1为本发明一种基于自共源共栅电流镜的自偏置CMOS电压基准源的电路结构示意图。
图2为本发明一种自偏置CMOS电压基准源的电路示意图及确定线性灵敏度及电源抑制比的方法
图3为传统电流镜的结构及改善线性灵敏度的示意图。
图4为共源共栅电流镜的结构及改善线性灵敏度的示意图。
图5为自共源共栅电流镜的结构及改善线性灵敏度的示意图。
图6为本发明一个实施例中M6M8栅源电压VSG随电源电压变化的示意图。
图7为本发明一个实施例中基准电流VREF随电源电压变化的示意图。
图8为本发明一个实施例中输出电流I1和I2随电源电压变化的示意图。
图9为本发明一种确定自偏置CMOS电压基准源电源抑制比的方法的等效电路。
图10为本发明一种确定自偏置CMOS电压基准源电源抑制比的方法的曲线图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用其他不同于在此描述的其他方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
实施例1
如图1和图2所示，本发明提供了一种自偏置CMOS电压基准源，包括有源负载1、自共源共栅电流镜2、自偏置电流产生电路3、启动电路4，其中有源负载1用于输出自偏置反馈电压VF和基准电压VREF，自偏置反馈电压VF经过自共源共栅电流镜2和自偏置电流产生电路3产生偏置电流并为有源负载1偏置，形成自偏置结构，用于优化线性灵敏度和电源抑制比，启动电路4用于在基准电压VREF低于正常输出时，使偏置电流增加，令基准电压VRED快速达到正常输出值。
进一步的，电源电压VDD分别输入至启动电路4的第一连接端、自共源共栅电流镜2的第一连接端、第二连接端、第三连接端；所述自共源共栅电流镜2 的第四连接端连接至启动电路4的第二连接端，自共源共栅电流镜2的第五连接端连接至自偏置电流产生电路3的第一连接端，自共源共栅电流镜2的第六连接端连接至有源负载1的第五连接端，自共源共栅电流镜2的第七连接端连接至有源负载1的第六连接端。
进一步的，所述有源负载1的第一连接端用于输出基准电压VRED，连接至启动电路4的第四连接端，有源负载1的第二连接端用于输出自偏置反馈电压 VF，连接至自偏置电流产生电路3的第三连接端，有源负载1的第四连接端连接至自偏置电流产生电路3的第二连接端。
进一步的，启动电路4的第三连接端、自偏置电流产生电路3的第四连接端、有源负载1的第三连接端均接地。
进一步的，所述有源负载1包括有：第一低阈值NMOS管M1、第二低阈值NMOS管M2、第一高阈值NMOS管M3、第三低阈值NMOS管M4；所述自共源共栅电流镜2包括有：第一低阈值PMOS管M5、第二低阈值PMOS管 M6、第三低阈值PMOS管M7、第四低阈值PMOS管M8、第五低阈值PMOS 管M9、第一高阈值PMOS管M10；所述自偏置电流产生电路3包括有：第四低阈值NMOS管M11、第五低阈值NMOS管M12；所述启动电路4包括有第六低阈值PMOS管S1、第七低阈值PMOS管S2、第八低阈值PMOS管S3、第六低阈值NMOS管S4、第七低阈值NMOS管S5。
进一步的，电源电压VDD分别输入至第二低阈值PMOS管M6的源极、第四低阈值PMOS管M8的源极、第一高阈值PMOS管M10的源极、第六低阈值 PMOS管S1的源极。
进一步的，第二低阈值PMOS管M6的栅极通过第四低阈值PMOS管M8 的栅极分别连接至第一高阈值PMOS管M10的漏极、第五低阈值PMOS管M9 的源极，第二低阈值PMOS管M6的漏极连接至第一低阈值PMOS管M5的源极，第四低阈值PMOS管M8的漏极连接至第三低阈值PMOS管M7的源极；第一低阈值PMOS管M5的栅极通过第三低阈值PMOS管M7的栅极分别连接至第五低阈值PMOS管M9的漏极和栅极、第一高阈值PMOS管M10的栅极、第五低阈值NMOS管M12的漏极、第七低阈值NMOS管S5的漏极。
进一步的，第一低阈值PMOS管M5的漏极分别连接至第二低阈值NMOS 管M2的漏极和栅极、第一低阈值NMOS管M1的栅极，第一低阈值NMOS管 M1的源极分别连接至第一高阈值NMOS管M3的漏极、第三低阈值NMOS管 M4的源极、第四低阈值NMOS管M11的栅极；其中第二低阈值NMOS管M2 的源极和第一低阈值NMOS管M1的漏极连接至基准电压端，用于产生基准电压VREF，第一低阈值NMOS管M1的源极用于输出自偏置反馈电压VF。
进一步的，第三低阈值PMOS管M7的漏极分别连接至第三低阈值NMOS 管M4的漏极和栅极、第一高阈值NMOS管M3的栅极、第五低阈值NMOS管 M12的栅极，第一高阈值NMOS管M3的源极接地。
进一步的，第五低阈值NMOS管M12的源极连接至第四低阈值NMOS管 M11的漏极，第四低阈值NMOS管M11的源极接地。
进一步的，第六低阈值PMOS管S1的栅极和漏极均连接至第七低阈值 PMOS管S2的源极，第七低阈值PMOS管S2的栅极和漏极均连接至第八低阈值PMOS管S3的源极，第八低阈值PMOS管S3的栅极和第六低阈值NMOS 管S4的栅极均连接至基准电压端，第八低阈值PMOS管S3的漏极和第六低阈值NMOS管S4的漏极均连接至第七低阈值NMOS管S5的栅极，第六低阈值 NMOS管S4的源极和第七低阈值NMOS管S5的源极均接地。
进一步的，所述第一高阈值NMOS管M3为高阈值的5V晶体管，第一高阈值PMOS管M10为高阈值的5V晶体管，其余所有MOS管均为低阈值的 1.8V晶体管，所有晶体管均在亚阈值区工作。
进一步的，有源负载1为两级SCM有缘负载，其中第一级SCM包括第一低阈值NMOS管M1和第二低阈值NMOS管M2，第二级SCM包括第一高阈值NMOS管M3和第三低阈值NMOS管M4；第一级SCM输出的自偏置反馈电压VF通过自偏置路径输入至第四低阈值NMOS管M11的栅极，产生自偏置电流I3；第五低阈值PMOS管M9和第一高阈值PMOS管M10将自偏置电流I3转化为偏置电压VB，使第三低阈值PMOS管M7和第四低阈值PMOS管M8分别产生偏置电流I2和I1并为有源负载提供偏置电流，形成自偏置结构。
进一步的，当所述有源负载1的所有晶体管处于亚阈值区工作状态时，亚阈值电流及对应栅源电压的数学表达形式为：
其中，μ为载流子迁移率，COX为单位面积的栅极氧化物电容，m为亚阈值斜率，为热电压，/>为每个晶体管的宽长比，VTH为阈值电压。
进一步的，当偏置电流I2和I1偏置有源负载时，基准电压VREF是第一低阈值 NMOS管M1和第二低阈值NMOS管M2的栅源电压差与第一高阈值NMOS管 M3和第三低阈值NMOS管M4的栅源电压差之和，其数学表达形式为：
其中，VTH为负温度系数的阈值电压，VT为正温度系数的热电压，通过改变第一低阈值NMOS管M1、第二低阈值NMOS管M2、第一高阈值NMOS管M3、第三低阈值NMOS管M4的尺寸，能够改变正温度电压项系数，能够得到近似零温度系数的基准电压VREF。
其中，使用自偏置反馈电压VF的目的在于，一方面由于自偏置反馈电压VF比基准电压VREF小，能够降低自偏置电流I3的大小；另一方面是由于自偏置反馈电压VF可被调整为负温度系数电压，能够减少自偏置电流I3随电路温度上升的增加量。
在一个具体的实施例中，本电路能在800pW的功耗下输出336mV的基准电压，同时拥有6.7ppm/℃的温度系数，整体面积仅为0.004mm2。
进一步的，当自偏置电路处于零电流简并点，即I1＝Ｉ2＝I3＝0时，启动电路将电路从零电流简并点转移至正常工作状态的过程，具体为：将第六低阈值PMOS管S1、第七低阈值PMOS管S2、第八低阈值PMOS管S3、第六低阈值NMOS管S4作为反相器，在基准电流VREF处于较低水平时，反相器输出高电平，使第七低阈值NMOS管S5导通，降低第三低阈值PMOS管M7、第五低阈值PMOS管M9、第一高阈值PMOS管M10的栅极电压VC，增大偏置电流并摆脱零电流简并点；当基准电流VREF处于正常输出值时，反相器输出低电平，使第七低阈值NMOS管S5断开，此时启动电路对有源负载、自共源共栅电流镜、自偏置电流产生电路无影响。
实施例2
基于上述实施例1，结合图3-图5，本实施例详细阐述本发明的第二方面一种确定自偏置CMOS电压基准源线性灵敏度的方法，并在一个具体的实施例中对比传统电流镜、共源共栅电流镜和自共源共栅电流镜，分析线性灵敏度的原理。
当自偏置电流I3发生变化时，由自偏置电流I3的变化值ΔI3导致偏置电压VB的变化为：
其中，所述偏置电压VB由第五低阈值PMOS管M9的栅源电压和第一高阈值PMOS管M10的栅源电压提供，其中VB10为第一高阈值PMOS管M10输出的栅源电压，VB9为第五低阈值PMOS管M9输出的栅源电压，m10为第一高阈值PMOS管M10的亚阈值斜率，m9为第五低阈值PMOS管M9的亚阈值斜率。
进一步的，自共源共栅电流镜2通过减小自偏置电流I3对偏置电压VB的影响，进而减小偏置电流I2和I1的变化，进而降低输出基准电压VREF的变化，达到优化线性灵敏度的目的。
其中，线性灵敏度LS的表达式为：
在相同的电源电压变化ΔVDD下，输出基准电压变化ΔVREF越小，则线性灵敏度越好。
在一个具体的实施例中，图3、图4、图5分别是传统电流镜、共源共栅电流镜和自共源共栅电流镜的结构图，三类电流镜均可以将输入偏置电流IIN转化为MC2的源栅偏置电压VSG，使MC2产生输出电流IOUT。
对电流镜源栅电压VSG分析。假设IIN有一个ΔIIN的变化，对于工作在亚阈值区的传统电流镜或共源共栅电流镜，其产生的源栅偏置电压VSG变化ΔVSG1为：
其中mC1为MC1的亚阈值斜率。而自共源共栅电流镜的VSG由MC1MC3的源栅电压差提供，因此ΔIIN引起的ΔVSG2为：
显然，由于mC1大于(mC1-mC3)，因此ΔVSG2小于ΔVSG1。
对电流镜栅漏电压VSD分析。电流镜输出连接至有源负载，所以电流镜输出处电压几乎恒定不变，因此传统电流镜MC2的VSD会随电源电压VDD增加。而共源共栅电流镜和自共源共栅电流镜均存在共栅管MC4，其MC2的VSD近似等于 MC1的栅源电压VSG，在电源电压变化时ΔVSD近似为0。但自共源共栅电流镜消耗更小的电压裕度，共源共栅电流镜左支路电压为MC1和MC3的源栅电压之和(ΔVSG1+ΔVSG3)，自共源共栅电流镜仅为ΔVSG1。
下表总结了三类电流镜在IIN和VDD变化时MC2的偏置电压VSG和VSD变化情况：
从表格看出，自共源共栅电流镜MC2的ΔVSG和ΔVSD是最小的。由于漏致势垒降低(DIBL)效应，ΔVSD会导致阈值电压变化，进而使漏电流发生改变。电流镜的输出电流IOUT由MC2的漏电流提供，因为自共源共栅电流镜的ΔVSG和ΔVSD在IIN和VDD变化时比其它电流镜小，所以ΔIOUT也更小，输出电流更加稳定。
在一个具体的实施例中，当电源电压从0.8V增加到1.8V时，电流镜 M6M8栅源电压VSG、基准电流VREF、偏置电流I1和I2随电源电压VDD的变化情况如图6-图8所示。下表给出对应变化幅度ΔVSG、ΔI1、ΔI2、ΔVREF和线性灵敏度LS的数值。
可以明显看出，当电源电压变化时，使用自共源共栅电流镜的栅源偏置电压变化ΔVSG和偏置电流变化ΔI1、ΔI2相比其他电流镜变化更小，因此自偏置 CMOS电压基准源的输出基准电压更稳定。相比传统电流镜或共源共栅电流镜，自共源共栅电流镜可以分别提升7、30倍线性灵敏度，从129.5m％/V、 31.5m％/V降至4.5m％/V。
实施例3
基于上述实施例1和实施例2，结合图9-图10，本实施例详细阐述本发明的第二方面一种确定自偏置CMOS电压基准源线性灵敏度的方法，并在一个具体的实施例中对比三种电流镜中M6M8栅源电压VSG、基准电流VREF、偏置电流I1和I2随电源电压VDD变化的情况。
所述电源抑制比的低频增益k、零点z、极点p，其数学表达方式具体为：
A≈ro6ro8ro12C(R2R3gm8+R2R3gm6+R1R3gm6)
B≈ro12(R1ro8+R2ro6+R2ro8)
D≈ro6ro8ro12[1-R2R3gm12(gm6+gm8)]
E≈R2R3Cro6ro8ro12(gm6+gm8+gm12)
其中，为从电源电压到输出的传递函数，如图9所示，R1表示第一低阈值NMOS管M1和第二低阈值NMOS管M2组成的SCM结构的等效阻抗， R2表示第一高阈值NMOS管M3和第三低阈值NMOS管M4组成的SCM结构的等效阻抗，R3表示第五低阈值PMOS管M9和第一高阈值PMOS管M10组成的SCM结构的等效阻抗；C表示第五低阈值PMOS管M9、第一高阈值PMOS管M10的栅极到第三低阈值NMOS管M4的源极之间所有的寄生电容。
在一个具体的实施例中，本发明的小信号等效电路如图9所示，暂不考虑不考虑共栅管M5、M7、M11与其他寄生电容的影响，由于自共源共栅电流镜使用PMOS-SCM结构(M9、M10)产生电流镜偏置电压，相比其他电流镜使用二极管连接型MOS结构，R3的等效阻抗从1/gm10降低至(1/gm10-1/gm9)。
在一个具体的实施例中，如图10所示，PSRR低频增益k因为更小的R3而变得更小，实现更好的噪声抑制效果，曲线图为本发明提出的自偏置CMOS电压基准源PSRR仿真结果，其中低频增益为-105dB。
附图中描述结构位置关系的图标仅用于示例性说明，不能理解为对本专利的限制。
显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。

Claims (9)

1.一种自偏置CMOS电压基准源，其特征在于，包括有源负载、自共源共栅电流镜、自偏置电流产生电路、启动电路，其中有源负载用于输出自偏置反馈电压VF和基准电压VREF，自偏置反馈电压VF经过自共源共栅电流镜和自偏置电流产生电路产生偏置电流并为有源负载偏置，形成自偏置结构，用于优化线性灵敏度和电源抑制比，启动电路用于在基准电压VREF低于正常输出时，使偏置电流增加，令基准电压VREF快速达到正常输出值；
电源电压VDD分别输入至启动电路的第一连接端、自共源共栅电流镜的第一连接端、第二连接端、第三连接端；所述自共源共栅电流镜的第四连接端连接至启动电路的第二连接端，自共源共栅电流镜的第五连接端连接至自偏置电流产生电路的第一连接端，自共源共栅电流镜的第六连接端连接至有源负载的第五连接端，自共源共栅电流镜的第七连接端连接至有源负载的第六连接端；
所述有源负载的第一连接端用于输出基准电压VREF，连接至启动电路的第四连接端，有源负载的第二连接端用于输出自偏置反馈电压VF，连接至自偏置电流产生电路的第三连接端，有源负载的第四连接端连接至自偏置电流产生电路的第二连接端；
所述有源负载包括有：第一低阈值NMOS管M1、第二低阈值NMOS管M2、第一高阈值NMOS管M3、第三低阈值NMOS管M4；所述自共源共栅电流镜包括有：第一低阈值PMOS管M5、第二低阈值PMOS管M6、第三低阈值PMOS管M7、第四低阈值PMOS管M8、第五低阈值PMOS管M9、第一高阈值PMOS管M10；所述自偏置电流产生电路包括有：第四低阈值NMOS管M11、第五低阈值NMOS管M12；所述启动电路包括有第六低阈值PMOS管S1、第七低阈值PMOS管S2、第八低阈值PMOS管S3、第六低阈值NMOS管S4、第七低阈值NMOS管S5；
电源电压VDD分别输入至第二低阈值PMOS管M6的源极、第四低阈值PMOS管M8的源极、第一高阈值PMOS管M10的源极、第六低阈值PMOS管S1的源极；
第二低阈值PMOS管M6的栅极通过第四低阈值PMOS管M8的栅极分别连接至第一高阈值PMOS管M10的漏极、第五低阈值PMOS管M9的源极，第二低阈值PMOS管M6的漏极连接至第一低阈值PMOS管M5的源极，第四低阈值PMOS管M8的漏极连接至第三低阈值PMOS管M7的源极；第一低阈值PMOS管M5的栅极通过第三低阈值PMOS管M7的栅极分别连接至第五低阈值PMOS管M9的漏极和栅极、第一高阈值PMOS管M10的栅极、第五低阈值NMOS管M12的漏极、第七低阈值NMOS管S5的漏极；
第一低阈值PMOS管M5的漏极分别连接至第二低阈值NMOS管M2的漏极和栅极、第一低阈值NMOS管M1的栅极，第一低阈值NMOS管M1的源极分别连接至第一高阈值NMOS管M3的漏极、第三低阈值NMOS管M4的源极、第四低阈值NMOS管M11的栅极；其中第二低阈值NMOS管M2的源极和第一低阈值NMOS管M1的漏极连接至基准电压端，用于产生基准电压VREF，第一低阈值NMOS管M1的源极用于输出自偏置反馈电压VF；
第三低阈值PMOS管M7的漏极分别连接至第三低阈值NMOS管M4的漏极和栅极、第一高阈值NMOS管M3的栅极、第五低阈值NMOS管M12的栅极，第一高阈值NMOS管M3的源极接地；
第五低阈值NMOS管M12的源极连接至第四低阈值NMOS管M11的漏极，第四低阈值NMOS管M11的源极接地；
第六低阈值PMOS管S1的栅极和漏极均连接至第七低阈值PMOS管S2的源极，第七低阈值PMOS管S2的栅极和漏极均连接至第八低阈值PMOS管S3的源极，第八低阈值PMOS管S3的栅极和第六低阈值NMOS管S4的栅极均连接至基准电压端，第八低阈值PMOS管S3的漏极和第六低阈值NMOS管S4的漏极均连接至第七低阈值NMOS管S5的栅极，第六低阈值NMOS管S4的源极和第七低阈值NMOS管S5的源极均接地；
启动电路的第三连接端、自偏置电流产生电路的第四连接端、有源负载的第三连接端均接地。
2.根据权利要求1所述的一种自偏置CMOS电压基准源，其特征在于，所述第一高阈值NMOS管M3为高阈值的5V晶体管，第一高阈值PMOS管M10为高阈值的5V晶体管，其余所有MOS管均为低阈值的1.8V晶体管，所有晶体管均在亚阈值区工作。
3.根据权利要求2所述的一种自偏置CMOS电压基准源，其特征在于，所述有源负载为两级SCM有源负载，其中第一级SCM包括第一低阈值NMOS管M1和第二低阈值NMOS管M2，第二级SCM包括第一高阈值NMOS管M3和第三低阈值NMOS管M4；第一级SCM输出的自偏置反馈电压VF通过自偏置路径输入至第四低阈值NMOS管M11的栅极，产生自偏置电流I3；第五低阈值PMOS管M9和第一高阈值PMOS管M10将自偏置电流I3转化为偏置电压VB，使第三低阈值PMOS管M7和第四低阈值PMOS管M8分别产生偏置电流I2和I1并为有源负载提供偏置电流，形成自偏置结构。
4.根据权利要求3所述的一种自偏置CMOS电压基准源，其特征在于，当所述有源负载的所有晶体管处于亚阈值区工作状态时，亚阈值电流及对应栅源电压的数学表达形式为：
其中，μ为载流子迁移率，COX为单位面积的栅极氧化物电容，m为亚阈值斜率，为热电压，/>为每个晶体管的宽长比，VTH为阈值电压。
5.根据权利要求4所述的一种自偏置CMOS电压基准源，其特征在于，当偏置电流I2和I1偏置有源负载时，基准电压VREF是第一低阈值NMOS管M1和第二低阈值NMOS管M2的栅源电压差与第一高阈值NMOS管M3和第三低阈值NMOS管M4的栅源电压差之和，其数学表达形式为：
其中，VTH为负温度系数的阈值电压，VT为正温度系数的热电压，通过改变第一低阈值NMOS管M1、第二低阈值NMOS管M2、第一高阈值NMOS管M3、第三低阈值NMOS管M4的尺寸，能够改变正温度电压项系数，能够得到近似零温度系数的基准电压VREF。
6.根据权利要求3所述的一种自偏置CMOS电压基准源，其特征在于，当自偏置电路处于零电流简并点，即I1＝I2＝I3＝0时，启动电路将电路从零电流简并点转移至正常工作状态的过程，具体为：将第六低阈值PMOS管S1、第七低阈值PMOS管S2、第八低阈值PMOS管S3、第六低阈值NMOS管S4作为反相器，在基准电流VREF处于较低水平时，反相器输出高电平，使第七低阈值NMOS管S5导通，降低第三低阈值PMOS管M7、第五低阈值PMOS管M9、第一高阈值PMOS管M10的栅极电压VC，增大偏置电流并摆脱零电流简并点；当基准电流VREF处于正常输出值时，反相器输出低电平，使第七低阈值NMOS管S5断开，此时启动电路对有源负载、自共源共栅电流镜、自偏置电流产生电路无影响。
7.一种确定自偏置CMOS电压基准源线性灵敏度的方法，所述方法用于权利要求1-6任一项所述的一种自偏置CMOS电压基准源，其特征在于，当自偏置电流I3发生变化时，由自偏置电流I3的变化值ΔI3导致偏置电压VB的变化为：
所述偏置电压VB由第五低阈值PMOS管M9的栅源电压和第一高阈值PMOS管M10的栅源电压提供，其中VB10为第一高阈值PMOS管M10输出的栅源电压，V89为第五低阈值PMOS管M9输出的栅源电压，m10为第一高阈值PMOS管M10的亚阈值斜率，m9为第五低阈值PMOS管M9的亚阈值斜率。
8.根据权利要求7所述的一种确定自偏置CMOS电压基准源线性灵敏度的方法，其特征在于，自共源共栅电流镜通过减小自偏置电流I3对偏置电压VB的影响，进而减小偏置电流I1和I2的变化，进而降低输出基准电压VREF的变化，达到优化线性灵敏度的目的。
9.一种确定自偏置CMOS电压基准源电源抑制比的方法，所述方法用于权利要求1-6任一项所述的一种自偏置CMOS电压基准源，其特征在于，所述电源抑制比的低频增益k、零点z、极点p，其数学表达方式具体为：
A≈ro6rosroi2C(R2R3gm8+R2R3gm6+R1R3gm6)
B≈ro12(R1ro8+R2ro6+R2ro8)
D≈ro6ro8ro12[1-R2R3gm12(gm6+gm8)]
E≈R2R3Cro6ro8ro12(gm6+gm8+gm12)
其中，为从电源电压到输出的传递函数，R1表示第一低阈值NMOS管M1和第二低阈值NMOS管M2组成的SCM结构的等效阻抗，R2表示第一高阈值NMOS管M3和第三低阈值NMOS管M4组成的SCM结构的等效阻抗，R3表示第五低阈值PMOS管M9和第一高阈值PMOS管M10组成的SCM结构的等效阻抗；C表示第五低阈值PMOS管M9、第一高阈值PMOS管M10的栅极到第三低阈值NMOS管M4的源极之间所有的寄生电容。
CN202211048947.0A 2022-08-30 2022-08-30 一种自偏置cmos电压基准源及确定线性灵敏度及电源抑制比的方法 Active CN115357085B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211048947.0A CN115357085B (zh) 2022-08-30 2022-08-30 一种自偏置cmos电压基准源及确定线性灵敏度及电源抑制比的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211048947.0A CN115357085B (zh) 2022-08-30 2022-08-30 一种自偏置cmos电压基准源及确定线性灵敏度及电源抑制比的方法

Publications (2)

Publication Number Publication Date
CN115357085A CN115357085A (zh) 2022-11-18
CN115357085B true CN115357085B (zh) 2023-08-08

Family

ID=84004752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211048947.0A Active CN115357085B (zh) 2022-08-30 2022-08-30 一种自偏置cmos电压基准源及确定线性灵敏度及电源抑制比的方法

Country Status (1)

Country Link
CN (1) CN115357085B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117170454B (zh) * 2023-10-23 2024-01-16 天津智芯半导体科技有限公司 基准电压电路、电源管理芯片和电器设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103713684A (zh) * 2013-12-18 2014-04-09 深圳先进技术研究院 电压基准源电路
CN203838588U (zh) * 2014-03-18 2014-09-17 苏州市职业大学 自偏置带隙基准源
CN105278606A (zh) * 2015-11-12 2016-01-27 桂林电子科技大学 一种亚阈值全cmos基准电压源
CN105425891A (zh) * 2015-11-19 2016-03-23 苏州市职业大学 零温度系数可调电压基准源
CN106843358A (zh) * 2017-03-21 2017-06-13 桂林电子科技大学 一种高电源抑制比全cmos基准电压源
CN107066015A (zh) * 2017-04-19 2017-08-18 桂林电子科技大学 一种全共栅共源基准电压源
CN208255752U (zh) * 2018-06-21 2018-12-18 湘潭大学 低温漂高电源抑制比的分段线性补偿cmos带隙基准源
CN111813177A (zh) * 2020-07-17 2020-10-23 广州大学 一种带有负反馈的高性能cmos电压基准源
CN212276289U (zh) * 2020-07-17 2021-01-01 广州大学 一种带有负反馈的高性能cmos电压基准源

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2498162B1 (en) * 2011-03-07 2014-04-30 Dialog Semiconductor GmbH Startup circuit for low voltage cascode beta multiplier current generator
CN106527572B (zh) * 2016-12-08 2018-01-09 电子科技大学 一种低功耗低温漂cmos亚阈值基准电路
US11171619B2 (en) * 2019-04-24 2021-11-09 Stmicroelectronics International N.V. Transconductance boosted cascode compensation for amplifier

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103713684A (zh) * 2013-12-18 2014-04-09 深圳先进技术研究院 电压基准源电路
CN203838588U (zh) * 2014-03-18 2014-09-17 苏州市职业大学 自偏置带隙基准源
CN105278606A (zh) * 2015-11-12 2016-01-27 桂林电子科技大学 一种亚阈值全cmos基准电压源
CN105425891A (zh) * 2015-11-19 2016-03-23 苏州市职业大学 零温度系数可调电压基准源
CN106843358A (zh) * 2017-03-21 2017-06-13 桂林电子科技大学 一种高电源抑制比全cmos基准电压源
CN107066015A (zh) * 2017-04-19 2017-08-18 桂林电子科技大学 一种全共栅共源基准电压源
CN208255752U (zh) * 2018-06-21 2018-12-18 湘潭大学 低温漂高电源抑制比的分段线性补偿cmos带隙基准源
CN111813177A (zh) * 2020-07-17 2020-10-23 广州大学 一种带有负反馈的高性能cmos电压基准源
CN212276289U (zh) * 2020-07-17 2021-01-01 广州大学 一种带有负反馈的高性能cmos电压基准源

Also Published As

Publication number Publication date
CN115357085A (zh) 2022-11-18

Similar Documents

Publication Publication Date Title
CN110377088B (zh) 一种集成电路、低压差线性稳压电路及其控制方法
CN113703510B (zh) 一种低功耗的带隙基准电路
CN113093855B (zh) 一种低功耗宽电压范围的超低压基准源电路
KR101163457B1 (ko) 저전압 레귤레이티드 캐스코드 회로 및 이를 이용한 시모스아날로그 회로
CN109375688B (zh) 一种超低功耗低电压低温漂的亚阈值基准电压产生电路
US20070229167A1 (en) Bias circuitry for cascode transistor circuit
WO2023005806A1 (zh) 一种具有电源抑制功能的ldo电路、芯片及通信终端
CN115357085B (zh) 一种自偏置cmos电压基准源及确定线性灵敏度及电源抑制比的方法
CN101561689A (zh) 一种低压cmos电流源
CN110320955B (zh) 一种低压差线性稳压电路和集成电路
Xu et al. A 28 ppm/° C, 2.54 ppm/V,− 77 dB@ 100 Hz pico-ampere voltage reference for high-end IoT systems
KR20190027315A (ko) 완전 차동 증폭기의 공통 모드 피드백의 폴 스플릿 및 피드포워드 커패시터
CN111796624B (zh) 一种超高电源纹波抑制比cmos电压基准电路
Xin et al. A 0.6-V, 1.56-nW, 5.87-ppm/° C, 0.23%/V CMOS-only subthreshold voltage reference with the threshold voltage difference
CN111796625B (zh) 一种超低功耗cmos电压基准电路
US20210286394A1 (en) Current reference circuit with current mirror devices having dynamic body biasing
CN110879625B (zh) 一种超低线性灵敏度的cmos电压基准电路
Huang et al. A 79 pW, 106 ppm/° C NMOS-only current reference with leakage current isolation based on body bias technique
CN108983858B (zh) 一种高电源抑制比耗尽基准电压源
Bhattacharjee et al. A 0.45 mV/V line regulation, 0.6 V output voltage, reference-integrated, error amplifier-less LDO with a 5-transistor regulation core
Weihs et al. A-102 dB PSRR 1.2 V bandgap voltage reference for use in a standalone MPPT boost converter for solar submodules
CN212484194U (zh) 一种cmos电压基准源
CN111026219B (zh) 一种共源共栅结构的基准源
CN107992159B (zh) 一种三输出低温漂低功耗基准电压源
CN115328250B (zh) 一种基于dibl效应补偿的低功耗cmos电压基准源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant