CN113093855B - 一种低功耗宽电压范围的超低压基准源电路 - Google Patents

一种低功耗宽电压范围的超低压基准源电路 Download PDF

Info

Publication number
CN113093855B
CN113093855B CN202110325778.XA CN202110325778A CN113093855B CN 113093855 B CN113093855 B CN 113093855B CN 202110325778 A CN202110325778 A CN 202110325778A CN 113093855 B CN113093855 B CN 113093855B
Authority
CN
China
Prior art keywords
circuit
voltage
source
drain
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110325778.XA
Other languages
English (en)
Other versions
CN113093855A (zh
Inventor
王超
余国义
洪光有
詹翊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202110325778.XA priority Critical patent/CN113093855B/zh
Publication of CN113093855A publication Critical patent/CN113093855A/zh
Application granted granted Critical
Publication of CN113093855B publication Critical patent/CN113093855B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了低功耗宽电压范围的超低压基准源电路，属于集成电路技术领域。包括基准产生电路、自偏置电路、启动电路和DIBL效应补偿电路。其中基准产生电路利用厚栅、薄栅MOS管的阈值电压差产生具有零温度系数的基准输出电压；自偏置电路用于为基准产生电路提供偏置电流；启动电路为基准源电路提供启动信号；DIBL效应补偿电路提供具有正电压系数的补偿电流，与自偏置电路产生的具有正电压系数的电流相减，获得零电压系数的偏置电流，以此获得低线性敏感度的基准输出电压。基准产生电路、自偏置电路和DIBL效应补偿电路均工作在亚阈值区，因此所发明的低压基准源电路具有超低功耗特性。本发明能够实现电源电压在较宽范围内变化时，基准输出电压仍保持稳定。

Description

一种低功耗宽电压范围的超低压基准源电路
技术领域
本发明属于集成电路技术领域，更具体地，涉及一种低功耗宽电压范围的超低压基准源电路。
背景技术
在包括能量采集、自主供能、可穿戴/植入、智能传感器、边缘计算、智能物联网等电子设备中的电源系统中，为提高电子设备系统的续航能力，可采用环境能量采集系统(例如太阳能、风能、热能、电磁能和生物动能)进行供电。这类应用通常具有能量受限的特点，因此对此类电子设备系统中的集成电路芯片提出了低功耗的要求。对低功耗集成电路芯片而言，电源管理电路的低功耗设计至关重要。电压基准源是电源管理电路中非常重要的组成部分之一，其功能是输出一个稳定的电压基准信号，这一基准信号要求与电源电压、温度及工艺的变化无关，即具有良好的工艺、电压、温度(PVT)稳定性。针对以上所述的电子设备系统能量受限的特点，对所采用的电压基准源有以下要求：
(1)极低功耗；
(2)可在低电源电压下工作；
(3)具有较宽的电源电压工作范围；
(4)基准输出电压低并对PVT变化具有良好的稳定性。
带隙基准(BGR)是一种传统的电压基准源，可以输出具有良好PVT特性的基准电压，但其难以满足低电源电压工作以及低功耗的要求。亚阈值CMOS电压基准源利用工作在亚阈值区的MOS管，工作电流极小，因此消耗的功耗极低，可以在低电源电压下工作，具有较宽的电源电压工作范围。这些优势使得亚阈值CMOS电压基准源相比BGR而言更适用于能量受限的电子设备系统。亚阈值CMOS电压基准源的基本电路结构如图1所示，此基本电路利用两个具有阈值电压差的MOS管产生基准电压。N1为低阈值电压的薄栅MOS管、N2为高阈值电压的厚栅MOS管，N1栅极和漏极相连，N2的栅极与N1的栅极相连，N1、N2的偏置电流由电流源提供，以保证N1、N2工作在亚阈值区。其基准输出电压与电源电压无关，只需调节两管的尺寸，使得阈值电压差的负温度系数与VT的正温度系数互补即可得到零温度系数的电压基准。基于上述电路结构的亚阈值电压基准源采用自偏置电流为N1和N2提供偏置。但是在这一电路中并没有分析和解决MOS器件漏端引入的势垒降低(Drain Induced BarrierLowering，DIBL)效应所导致的偏置电流随电源电压变化而变化的问题，这也间接影响了基准输出电压的线性敏感度(Line Sensitivity，LS)性能。
发明内容
针对现有技术的缺陷，本发明的目的在于提供一种低功耗宽电压范围的超低压基准源电路，旨在解决现有的电压基准源由于MOS器件的DIBL效应会引起偏置电流随电源电压变化而变化，最终导致基准输出电压线性敏感度差的问题。
为实现上述目的，本发明提供了一种低功耗宽电压范围的超低压基准源电路，包括基准产生电路、自偏置电路、DIBL效应补偿电路和启动电路，自偏置电路和启动电路分别为基准产生电路提供偏置电流和启动信号，DIBL效应补偿电路提供具有正电压系数的补偿电流，补偿电流和偏置电流相减后得到零电压系数的偏置电流流入基准产生电路，在启动信号的作用下获得具有低线性敏感度的基准输出电压。
优选地，基准产生电路包括第一NMOS管N1和第二NMOS管N2，N1的栅极和漏极与N2的栅极相连，N1的源极与N2的漏极相连，N2的源极和衬底、N1的衬底都接地，N2的漏极电压为基准输出电压。
优选地，DIBL效应补偿电路包括第五NMOS管N6、第六NMOS管N7、第八NMOS管N12和第三PMOS管P8，N6的漏极与N1的栅极相连，N6的源极接地，N7的漏极接电源，N7的源极、P8的源极、N12的漏极和N6的栅极相连，P8的漏极和栅极接地，N12的源极和栅极接地。
优选地，自偏置电路包括第一PMOS管P0、第二PMOS管P3、第三NMOS管N4和第四NMOS管N5，P0和P3的漏极接电源，P0和P3的栅极与P3的漏极相连，N4的漏极与P3的源极相连，N4的栅极与N1的栅极相连，N4的源极与N5的漏极相连，N5的栅极与N2的漏极相连，N5的源极接地。
优选地，启动电路包括第四PMOS管P9、第五PMOS管P10和第七NOMS管N11，P9的源极接电源，P9的栅极、P10的源极与P0的栅极相连，P9的漏极、P10的栅极和N11的栅极相连，P10的漏极接地，N11用MOS电容接法，其漏源极相连接地。
优选地，N1为常规阈值电压的薄栅管，N2为高阈值电压的厚栅管，N2的阈值电压高于N1。
优选地，基准产生电路、自偏置电路、DIBL效应补偿电路和启动电路都工作在亚阈值区。通过设定晶体管尺寸参数和自身电路结构使得所有MOS管的栅源电压均小于其阈值电压，使得其工作在亚阈值区，实现低功耗。
通过本发明所构思的以上技术方案，与现有技术相比，本发明通过对低电压基准源MOS器件的DIBL效应进行优化，增加具有正电压系数的补偿电流，与同样具有正电压系数的偏置电流相减得到零电压系数的偏置电流，流入基准产生电路，获得相对于电源电压更加稳定的偏置电流，从而显著提升输出基准电压的LS性能，实现电源电压在较宽范围内变化时，基准输出电压仍保持稳定。
附图说明
图1为现有亚阈值CMOS电压基准源的电路结构示意图；
图2为基于图1电路结构的亚阈值电压基准源电路示意图；
图3为本发明实施例提供的包含各个电路模块的亚阈值CMOS电压基准源电路；
图4为本发明实施例提供的补偿电路原理图；
图5为本发明实施例提供的具有相同电压系数极性的电流相减以获得零电压系数偏置电流的示意图，(a)为具有某一种电压系数极性的电流IBIAS_PVC，(b)为具有与IBIAS_PVC同一电压系数极性的电流ICOMP_PVC，(c)为两者相减后抵消各自电压系数得到的零电压系数偏置电流IBIAS_ZVC。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间不构成冲突就可以相互组合。
本发明提供了一种低功耗宽电压范围的超低压基准源电路，包括基准产生电路101、自偏置电路102、DIBL效应补偿电路103和启动电路104，自偏置电路102和启动电路104分别为基准产生电路101提供偏置电流和启动信号，DIBL效应补偿电路103提供具有正电压系数的补偿电流，补偿电流和偏置电流相减得到零电压系数的偏置电流后流入基准产生电路101，在启动信号的作用下获得具有低线性敏感度的基准输出电压。
具体地，基准产生电路101包括第一NMOS管N1和第二NMOS管N2，N1的栅极和漏极与N2的栅极相连，N1的源极与N2的漏极相连，N2的源极和衬底、N1的衬底都接地，N2的漏极电压为基准输出电压。其中，N1为常规阈值电压的薄栅管，N2为高阈值电压的厚栅管
具体地，DIBL效应补偿电路103包括第五NMOS管N6、第六NMOS管N7、第八NMOS管N12和第三PMOS管P8，N6的漏极与N1的栅极相连，N6的源极接地，N7的漏极接电源，N7的源极、P8的源极、N12的漏极和N6的栅极相连，P8的漏极和栅极接地，N12的源极和栅极接地。
具体地，自偏置电路102包括第一PMOS管P0、第二PMOS管P3、第三NMOS管N4和第四NMOS管N5，P0和P3的漏极接电源，P0和P3的栅极与P3的漏极相连，N4的漏极与P3的源极相连，N4的栅极与N1的栅极相连，N4的源极与N5的漏极相连，N5的栅极与N2的漏极相连，N5的源极接地。
具体地，启动电路104包括第四PMOS管P9、第五PMOS管P10和第七NOMS管N11，P9的源极接电源，P9的栅极、P10的源极与P0的栅极相连，P9的漏极、P10的栅极和N11的栅极相连，P10的漏极接地，N11的漏源极相连并接地。
首先来阐述一下基准产生电路基准输出电压的原理。如图1所示，N1为常规阈值电压的薄栅管，N2为高阈值电压的厚栅管，两管由自偏置电流源提供的电流偏置，保证两管工作在亚阈值区，又因为工作在亚阈值区的MOS管其源漏电流的表达式为：
Figure BDA0002994614050000051
其中下标i＝1，2…表示MOS管的编号，μ为载流子迁移率，COX为氧化层方块电容，n为亚阈值摆幅因子，VT为热电势，W和L分别为MOS管的长和宽，VGS为MOS管的栅源电压，VDS为MOS管的漏源电压，VTH为MOS管的阈值电压，其中阈值电压VTH具有负温度系数，热电势VT具有正温度系数。当MOS管源漏电压大于4VT时，可以将尾项忽略，即：
Figure BDA0002994614050000061
IOi＝μiCOXini(VT)2 (3)
其中下标i＝1，2…表示MOS管的编号，IO为MOS管饱和电流，K为MOS管的尺寸比W/L，流经N1管的电流为：
Figure BDA0002994614050000062
流经N2管的电流为：
Figure BDA0002994614050000063
求得N1和N2的栅源电压分别为：
Figure BDA0002994614050000064
Figure BDA0002994614050000065
由电路结构可知基准输出电压为两个MOS管的栅源电压之差，基准输出电压表达式为：
Figure BDA0002994614050000066
由式(8)可知，基准输出电压与电源电压无关，假如电流源是一个理想电流源，不随电源电压变化而发生变化，即可获得一个与电源电压完全无关的基准电压输出。在基准输出电压表达式中，两管阈值电压之差具有负温度系数，相反热电势VT具有正温度系数，因此只需调节两管的尺寸，使得阈值电压差的温度系数与VT的温度系数互补即可得到零温度系数的电压基准。其中图1所示的偏置电流源由自偏置电路提供，因此上述电路结构的亚阈值电压基准源电路如图2所示。
如图3所示，在自偏置电流源电路中，N5的栅极由基准输出电压控制，由于基准输出电压小于N5的阈值电压，因此N5同样工作在亚阈值区，因此所产生的电流表达式为：
Figure BDA0002994614050000071
这一亚阈值电流再通过P0和P3组成的电流镜被复制到自偏置电流源的输出电流，因此根据电流镜的尺寸比可得输出自偏置电流源的表达式为：
Figure BDA0002994614050000072
但值得注意的是，在电源电压改变时，N5和P0的漏源电压会随之发生改变，因此N5和P0受到DIBL效应影响，表现为MOS管的阈值电压变小，则I0在电源电压增大时会随之增大，具有正的电压系数。
如图3所示，在DIBL效应补偿电路中，由栅源相连的N7和N12产生的亚阈值电流，为PMOS管P8提供偏置，三者的电流分别为：
Figure BDA0002994614050000073
Figure BDA0002994614050000074
I8＝I7-I12 (13)
又因P8工作在亚阈值区，其电流可表示为：
Figure BDA0002994614050000075
所以可计算N6的栅极电位为：
Figure BDA0002994614050000076
但值得注意的是，N7的源漏电压VDS在电源电压增加时会随之增加，因此N7明显受到DIBL效应的影响，使得其阈值电压变小，随之I7增大，VG6增大，即可获得随电源电压增大而增大，具有正电压系数的电流I6。DIBL效应补偿电路与自偏置电流源电路的交点是N6的漏极，因此满足电流关系：
I1＝I0-I6 (16)
前面提到I0和I6都是具有正的电压系数，在此实施例中分别对应的是图4中的IBIAS_PVC和ICOMP_PVC，只需将两者的电压系数调节到可以相互抵消，如图5所示，即可获得与电源电压无关的电流I1，即N1和N2的偏置电流，对应的是图4中的IBIAS_ZVC，由此获得与电源电压无关的基准输出电压，整体提升基准输出电压的LS性能。
另外通过设置NMOS管N12，以补偿不同工艺角度下的阈值电压偏差所引起VB的显著变化，从而提升电路的抗工艺角偏差的能力；通过将P8的衬底接到输出节点VREF，利用P8的体效应，使得I0和I6随着VDD变化的趋势更加匹配，从而进一步提升电路的LS性能。
如图3所示，由于采用了自偏置电流源提供偏置，因此需要启动电路在电源上电后为整个电路提供启动信号，使整个基准源电路脱离简并点。为了拉开偏置电路的简并点(比如：P3的VGS可能固定于某一定值如0V)，需要给P3的栅极注入一定的电流，使其可以正常启动。上电前，整个电路是个等势体，每个非地节点可能处于弱0状态；上电后，由于N11的两端电压不能突变，那么P10的栅极为弱0，保证P10处于打开状态，从而使得P3的栅极通过P10的源极到漏极的通路连接到地，从而P3的栅极为强0状态，保证电流镜可以正常工作。同时P9的导通电流对N11充电，对N11充电的过程要慢于电流镜过渡到正常工作状态的过程，在此之后关断P10。
本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种低功耗宽电压范围的超低压基准源电路，其特征在于，包括：
自偏置电路(102)，用于产生偏置电流；
DIBL效应补偿电路(103)，用于产生具有正电压系数的补偿电流；所述DIBL效应补偿电路(103)包括第五NMOS管N6、第六NMOS管N7、第八NMOS管N12和第三PMOS管P8，N6的漏极与N1的栅极相连，N6的源极接地，N7的漏极接电源，N7的栅极、N7的源极、P8的源极、N12的漏极和N6的栅极相连，P8的漏极和栅极接地，N12的源极和栅极接地；
启动电路(104)，用于产生启动信号；
基准产生电路(101)，所述DIBL效应补偿电路(103)的输出端与基准产生电路(101)的第一输入端相连，所述自偏置电路(102)的输出端与基准产生电路(101)的第二输入端相连，所述启动电路(104)的输出端与基准产生电路(101)的第三输入端相连，所述基准产生电路(101)用于根据补偿电流和偏置电流相减后得到零电压系数的偏置电流，在启动信号的作用下获得具有低线性敏感度的基准输出电压。
2.如权利要求1所述的超低压基准源电路，其特征在于，所述基准产生电路(101)包括第一NMOS管N1和第二NMOS管N2，N1的栅极和漏极与N2的栅极相连，N1的源极与N2的漏极相连，N2的源极和衬底、N1的衬底都接地，N2的漏极电压为基准输出电压。
3.如权利要求2所述的超低压基准源电路，其特征在于，所述自偏置电路(102)包括第一PMOS管P0、第二PMOS管P3、第三NMOS管N4和第四NMOS管N5，P0和P3的源极接电源，P0和P3的栅极与P3的漏极相连，N4的漏极与P3的漏极相连，P0的漏极与N1的源极相连，N4的栅极与N1的栅极相连，N4的源极与N5的漏极相连，N5的栅极与N2的漏极相连，N5的源极接地。
4.如权利要求3所述的超低压基准源电路，其特征在于，所述启动电路(104)包括第四PMOS管P9、第五PMOS管P10和第七NOMS管N11，P9的源极接电源，P9的栅极、P10的源极与P0的栅极相连，P9的漏极、P10的栅极和N11的栅极相连，P10的漏极接地，N11的漏源极相连并接地。
5.如权利要求2所述的超低压基准源电路，其特征在于，N1为薄栅管，N2为厚栅管，N2的阈值电压高于N1。
6.如权利要求1所述的超低压基准源电路，其特征在于，基准产生电路(101)、自偏置电路(102)、DIBL效应补偿电路(103)和启动电路(104)所采用的所有MOS管的栅源电压均小于其阈值电压。
CN202110325778.XA 2021-03-26 2021-03-26 一种低功耗宽电压范围的超低压基准源电路 Active CN113093855B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110325778.XA CN113093855B (zh) 2021-03-26 2021-03-26 一种低功耗宽电压范围的超低压基准源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110325778.XA CN113093855B (zh) 2021-03-26 2021-03-26 一种低功耗宽电压范围的超低压基准源电路

Publications (2)

Publication Number Publication Date
CN113093855A CN113093855A (zh) 2021-07-09
CN113093855B true CN113093855B (zh) 2022-04-22

Family

ID=76670073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110325778.XA Active CN113093855B (zh) 2021-03-26 2021-03-26 一种低功耗宽电压范围的超低压基准源电路

Country Status (1)

Country Link
CN (1) CN113093855B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114942664B (zh) * 2022-06-02 2023-09-12 广州大学 一种皮瓦级宽温度范围的cmos电压基准源
CN115185331B (zh) * 2022-07-15 2023-06-20 广州大学 一种基于衬底二极管电流的宽温度范围的cmos电压基准源
CN115328250B (zh) * 2022-08-25 2024-01-05 广东工业大学 一种基于dibl效应补偿的低功耗cmos电压基准源
CN115328262A (zh) * 2022-09-01 2022-11-11 中国科学技术大学 具有工艺补偿的低压低功耗cmos基准电压源及调试方法
CN116414170B (zh) * 2023-03-03 2023-10-10 西安航天民芯科技有限公司 一种零温度系数电流产生电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100483290C (zh) * 2006-12-28 2009-04-29 东南大学 Cmos基准源电路
CN102866723A (zh) * 2011-07-07 2013-01-09 中国人民解放军国防科学技术大学 一种低供电电压电流模基准电压源
US9294039B2 (en) * 2013-08-23 2016-03-22 Samsung Display Co., Ltd. Constant GM bias circuit insensitive to supply variations
US9639107B2 (en) * 2014-03-19 2017-05-02 The Regents Of The University Of Michigan Ultra low power temperature insensitive current source with line and load regulation
CN204719581U (zh) * 2015-06-15 2015-10-21 杭州宽福科技有限公司 零电源电压系数电流源
CN107797601A (zh) * 2016-09-06 2018-03-13 电子科技大学 一种低功耗亚阈值全mos管的基准电压源的设计
CN108919876B (zh) * 2018-09-29 2021-04-13 北京兆易创新科技股份有限公司 一种基准源
CN109388172A (zh) * 2018-11-23 2019-02-26 西安电子科技大学 一种低压低功耗cmos电压基准电路
CN111796624B (zh) * 2020-07-27 2022-02-18 东南大学 一种超高电源纹波抑制比cmos电压基准电路

Also Published As

Publication number Publication date
CN113093855A (zh) 2021-07-09

Similar Documents

Publication Publication Date Title
CN113093855B (zh) 一种低功耗宽电压范围的超低压基准源电路
US7479821B2 (en) Cascode circuit and semiconductor device
US8212545B2 (en) Reference voltage circuit and electronic device
US20080303588A1 (en) Reference voltage generating circuit and constant voltage circuit
US7859243B2 (en) Enhanced cascode performance by reduced impact ionization
CN112764450B (zh) 基准电压源电路和低压差线性稳压器
JPH10116129A (ja) 基準電圧発生回路
US10627847B2 (en) Bias current circuit operating at high and low voltages
CN105094207A (zh) 消除体效应的带隙基准源
WO2015176295A1 (en) Feed-forward bias circuit
JPH0629826A (ja) レベル変換回路
Xu et al. A 28 ppm/° C, 2.54 ppm/V,− 77 dB@ 100 Hz pico-ampere voltage reference for high-end IoT systems
CN214674306U (zh) 一种低功耗芯片的欠压保护电路
US8310306B2 (en) Operational amplifier
CN110879625B (zh) 一种超低线性灵敏度的cmos电压基准电路
WO2012112594A2 (en) Systems and methods for dynamic mosfet body biasing for low power, fast response vlsi applications
CN101763137B (zh) 电流生成电路
CN107831816B (zh) 基准电流产生电路中的内部电源产生电路
CN107783586B (zh) 一种无双极晶体管的电压基准源电路
US6801053B2 (en) Level-shifting circuit
CN111026219B (zh) 一种共源共栅结构的基准源
de Carvalho Ferreira et al. An ultra low-voltage ultra low power rail-to-rail CMOS OTA Miller
JP4823829B2 (ja) 基準電圧発生回路
CN210534616U (zh) 一种基准电路和集成电路
CN109283965B (zh) 一种低压降镜像电流源电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant