CN101763137B - 电流生成电路 - Google Patents

Abstract

一种电流生成电路，包括：第一电流生成单元，包括工作在亚阈值区的MOS晶体管，生成与温度成正比的电流；第二电流生成单元，包括工作在饱和区的MOS晶体管，生成与温度无关的电流；所述第二电流生成单元生成的电流和第一电流生成单元生成的电流之差为所述电流生成电路生成的第三电流。所述电流生成电路可以满足半导体工艺小型化和系统简单化的要求。

Description

电流生成电路

技术领域

本发明涉及半导体集成电路，特别是涉及电流生成电路。

背景技术

随着半导体技术从微米(μm)发展至纳米(nm)工艺，工艺条件的变化对器件的影响越来越大。例如，在90nm工艺中，在一定的偏置条件下，金属氧化物半导体(MOS)晶体管的阈值电压(threshold voltage)在从-40℃低温到125℃高温会锐减约70％，在这种情况下，随着阈值电压的显著减小，在高温下的电流会显著增加。因此，需要提供一种负温度系数或者说是与温度成反比的电流偏置来减小或消除高温下产生的大电流。

根据图1所示的克西荷夫电流定律(Kirchoff’s current law)，流进任何一个节点的电流总和等于流出该节点的电流总和，即I3＝I1+I2，因此可以用下述方法得到负温度系数的电流：请参考图2，一种如左图所示，电流I2是正温度系数或者说是与温度成正比的(PTAT，proportional to absolutetemperature)电流，电流I3是与温度无关或者是负温度系数的电流，电流I3大于电流I2，因此，可以得到电流I1＝I3-I2是负温度系数的电流。另一种如右图所示，电流I2、I3都是正温度系数的电流，电流I3大于电流I2，电流I₂随温度的变化大于电流I3随温度的变化，因此，可以得到电流I1＝I3-I2是负温度系数的电流。

在传统的模拟电路中，PTAT电路被设计用于产生正温度系数的电流，其可以结合产生与温度无关的电流的电路，获得产生负温度系数的电流的电路，以补偿因高温引起的电路运行速度减慢。图3是现有的一种PTAT电路，包括2个双极型晶体管(bipolar transistor)Q1、Q2，晶体管Q1、Q2的基极连接在一起，因此它们的基极具有相同的电位。晶体管Q1的发射极通过电阻R连接至地；晶体管Q2的基极和集电极连接，发射极连接至地；晶体管Q1、Q2的集电极连接电压源。

晶体管Q1的基极发射极电压 $V_{\mathrm{be}1}=\left(\frac{\mathrm{kT}}{q}\right)*\ln \left(\frac{I_{q1}}{I_{s1}}\right),$ 其中，k为波尔兹曼常数，T为绝对温度，q为电荷量，I_q1为Q1的集电极电流，I_s1为Q1的反相饱和电流。

晶体管Q2的基极发射极电压 $V_{\mathrm{be}2}=\left(\frac{\mathrm{kT}}{q}\right)*\ln \left(\frac{I_{q2}}{I_{s2}}\right),$ 其中，k为波尔兹曼常数，T为绝对温度，q为电荷量，I_q2为Q2的集电极电流，I_s2为Q2的反相饱和电流。

因此，流过电阻R的电流为：

$I_R=\frac{V_R}{R}=\frac{V_{\mathrm{be}2}-V_{\mathrm{be}1}}{R}=\left[\left(\frac{\mathrm{kT}}{q}\right)\ln \left(\frac{I_{q2}*I_{s1}}{(I_{q1}*I_{s2}}\right)\right]/R$

即，电流I_R与绝对温度T成如图4所示的线性关系，电流I_R随着温度T的升高而增加。

在互补金属氧化物半导体(CMOS)工艺中，双极型晶体管会占用较大的面积，因而难以满足工艺微型化的要求。另外，半导体工艺的微型化不仅要求减小尺寸，还要采用低电压，以降低功耗，如在小于0.13μm工艺中，电压源通常为1或1.2V，而双极型晶体管的基极发射极电压一般在0.7V，因此低电压源会限制采用双极型晶体管的PTAT电路的设计。

发明内容

本发明解决的是现有技术的电流生成电路采用双极型晶体管会占用较大布局面积的问题。

为解决上述问题，本发明实施方式提供一种电流生成电路，包括：

第一电流生成单元，包括工作在亚阈值区的MOS晶体管，生成与温度成正比的电流；

第二电流生成单元，包括工作在饱和区的MOS晶体管，生成与温度无关的电流；

所述第二电流生成单元生成的电流和第一电流生成单元生成的电流之差为所述电流生成电路生成的第三电流。

可选的，所述第一电流生成单元和第二电流生成单元由第一电压源提供电压。

可选的，所述第一电流生成单元的MOS晶体管为高阈值电压器件，所述第二电流生成单元的MOS晶体管为低阈值电压器件。

与现有技术相比，上述电流生成电路采用的都是MOS晶体管，其面积小于双极型晶体管，因而在布局时节省了面积；并且，由于MOS晶体管的阈值电压低于双极型晶体管，因而更适用于低电压电路的设计；进一步，将同一电压源设计同时用于高阈值电压MOS管构成的电路和低阈值电压MOS管构成的电路可以简化电源管理。因此，上述电流生成电路可以满足半导体工艺小型化和电路系统简单化的要求。

附图说明

图1是克西荷夫电流定律的示意图；

图2是电流与温度的关系图；

图3是现有技术中与温度成正比的电流生成电路的一个实例电路图；

图4是图3所示的电流生成电路的输出电流与温度的关系图；

图5是本发明正温度系数的电流生成电路的一个实施例电路图；

图6是与温度无关的电流生成电路的一个实施例电路图；

图7是本发明负温度系数的电流生成电路的一个实施例电路图。

具体实施方式

本发明实施方式采用金属氧化物半导体(MOS)晶体管实现电流生成电路。下面结合附图和实施例对本发明实施方式进行详细说明。

图5是本发明生成正温度系数电流的电流生成电路的一个实施例电路图，如图5所示，所示电流生成电路又可以称为PTAT电路，生成正温度系数的电流，所示电路包括MOS晶体管。通常，提供给半导体电路的电压源包括高电压源和低电压源，高电压源一般例如为1.8V、2.5V或3.3V，低电压源一般例如为1V或1.2V。在本实施例中，提供给图5所示电路的第一电压源VDD_low可以为低电压源，通常为1V或1.2V；并且，MOS晶体管为高阈值电压(HighVth)器件，如MOS晶体管的阈值电压通常为大于0.5V。将高阈值电压的MOS晶体管设计在低电压源电路中，使得所述MOS晶体管都是工作在亚阈值区(sub-threshold region)或者说截止区。另外，也可以将低阈值电压(LowVth，如MOS晶体管的阈值电压通常为小于0.4V)的MOS晶体管设计在低电压源电路中，使得所述MOS晶体管都是工作在亚阈值区，但电路结构相对于图5会较复杂。

图5所示的电流生成电路包括：第一输入电流生成单元51，生成与温度成正比的第一输入电流I_1in。

本实施例中，第一输入电流生成单元51包括：栅极连接在一起的第一NMOS晶体管NH1和第二NMOS晶体管NH2，以及第一电阻R₁。第一NMOS晶体管NH1的源极通过第一电阻R₁接地(第二电压源)，第二NMOS晶体管NH2的源极接地。第二NMOS晶体管NH2的漏极与栅极连接。工作在亚阈值区的MOS晶体管的漏源极电流与温度有关。

第一NMOS晶体管NH1的漏源极电流I_ds1可以用公式(1)表示：

$I_{\mathrm{ds}1}=K_1{(W/L)}_n*I_{\mathrm{do}}*\exp \left(\frac{V_{\mathrm{gs}1}q}{\mathrm{nkT}}\right)---\left(1\right)$

其中，K₁(W/L)_n为第一NMOS晶体管NH1的沟道宽长比，I_do为NMOS晶体管在亚阈值区的饱和电流，V_gs1为第一NMOS晶体管NH1的栅源极电压，q为电荷量，n是与工艺有关的参数，k为波尔兹曼常数，T为绝对温度。第一NMOS晶体管NH1的栅源极电压V_gs1可以用公式(2)表示：

$V_{\mathrm{gs}1}=\left(\frac{\mathrm{nkT}}{q}\right)*\ln \left(\frac{I_{\mathrm{ds}1}}{K_1{(W/L)}_n{I}_{\mathrm{do}}}\right)---\left(2\right)$

同样地，第二NMOS晶体管NH2的栅源极电压V_gs2可以用公式(3)表示：

$V_{\mathrm{gs}2}=\left(\frac{\mathrm{nkT}}{q}\right)*\ln \left(\frac{I_{\mathrm{ds}2}}{{(W/L)}_n{I}_{\mathrm{do}}}\right)---\left(3\right)$

其中，(W/L)_n为第二NMOS晶体管NH2的沟道宽长比，I_do为NMOS晶体管在亚阈值区的饱和电流，I_ds2为第二NMOS晶体管NH2的漏源极电流，q为电荷量，n是与工艺有关的参数，k为波尔兹曼常数，T为绝对温度。

第一输入电流I_1in等于流过第一电阻R₁的电流I_R1，可以用公式(4)表示：

$I_{\mathrm{lin}}=I_{\mathrm{ds}1}=I_{R1}=\frac{V_{\mathrm{gs}2}-V_{\mathrm{gs}1}}{R_1}=\frac{\mathrm{nkT}*\ln [(I_{\mathrm{ds}2}*K_1)/I_{\mathrm{ds}1}]}{q{R}_1}---\left(4\right)$

因此，第一输入电流I_1in与绝对温度T成正比。

图5所示的电流生成电路还包括：第一电流镜单元52，输出与所述第一输入电流I_1in成正比的第一输出电流I₁。

本实施例中，第一电流镜单元52包括：栅极连接在一起的第一PMOS晶体管PH1、第二PMOS晶体管PH2和第三PMOS晶体管PH3。第一PMOS晶体管PH1、第二PMOS晶体管PH2和第三PMOS晶体管PH3的源极接第一电压源VDD_low；第一PMOS晶体管PH1的漏极与栅极连接。

第一PMOS晶体管PH1的漏极和栅极连接第一NMOS管NH1的漏极；第二PMOS晶体管PH2的漏极连接第二NMOS管NH2的漏极和栅极，如果第一PMOS晶体管PH1和第二PMOS晶体管PH2的沟道宽长比相同，则有I_ds1＝I_ds2，因此，第一输入电流I_1in的公式(4)可以简化为公式(5)：

$I_{\mathrm{lin}}=\frac{\mathrm{nkT}*\ln K_1}{q{R}_1}---\left(5\right)$

第一输出电流I₁(第三PMOS晶体管PH3的源漏极电流)正比于第一输入电流I_1in，其比值为第三PMOS晶体管PH3的沟道宽长比与第一PMOS晶体管PH1的沟道宽长比的比值。

本领域技术人员应当熟知，在其它实施例中，第一输入电流生成单元51也可以由PMOS晶体管构成，对应地，第一电流镜单元52也可以由NMOS晶体管构成，并且不限于3个晶体管，只需相应地改变它们的连接方式即可。

图6提供了一种电流生成电路，生成与温度无关的电流，所示电路包括MOS晶体管，其中，提供给所示电路的第一电压源VDD_low为低电压源，通常为1V或1.2V；并且，MOS晶体管为低阈值电压(Low Vth)器件，如MOS晶体管的阈值电压通常为小于0.4V。将低阈值电压MOS晶体管设计在低电压源电路中，使得所述MOS晶体管都是工作在饱和区(saturation region)。

图6所示的电流生成电路包括：第二输出电流生成单元61，输入第二输入电流I_2in，生成与温度无关的第二输出电流I₂。

本实施例中，第二输出电流生成单元61包括：栅极连接在一起的第三NMOS晶体管NL1、第四NMOS晶体管NL2和第五NMOS晶体管NL3，以及第二电阻R₂。第三NMOS晶体管NL1的源极通过第二电阻R₂连接至地(第二电压源)；第四NMOS晶体管NL2和第五NMOS晶体管NL3的源极接地；第四NMOS晶体管NL2的漏极和栅极连接。第五NMOS晶体管NL3的漏源极电流为第二输出电流I₂。工作在饱和区的MOS晶体管的漏源极电流与温度基本无关。

第二输入电流I_2in为第三NMOS晶体管NL1的漏源极电流I_ds3，可以用公式(6)表示：

$I_{\mathrm{ds}3}=\frac{1}{2}{K}_2{(W/L)}_n\mathrm{\μ}{C}_{\mathrm{ox}}{(V_{\mathrm{gs}3}-V_t)}^2---\left(6\right)$

其中，K₂(W/L)_n为第三NMOS晶体管NL1的沟道宽长比，μ为电荷迁移率，C_ox为第三NMOS晶体管NL1的电容，V_gs3为第三NMOS晶体管NL1的栅源极电压，V_t为NMOS晶体管的阈值电压。第三NMOS晶体管NL1的栅源极电压V_gs3可以用公式(7)表示：

$V_{\mathrm{gs}3}=\sqrt{\frac{{2I}_{\mathrm{ds}3}}{K_2{(W/L)}_n\mathrm{\μ}{C}_{\mathrm{ox}}}}+V_t---\left(7\right)$

同样地，第四NMOS晶体管NL2的栅源极电压V_gs4可以用公式(8)表示：

$V_{\mathrm{gs}4}=\sqrt{\frac{{2I}_{\mathrm{ds}4}}{{(W/L)}_n\mathrm{\μ}{C}_{\mathrm{ox}}}}+V_t---\left(8\right)$

其中，(W/L)_n为第四NMOS晶体管NL2的沟道宽长比，I_ds4为第四NMOS晶体管NL2的漏源极电流。

流过第二电阻R₂的电流I_R2与温度无关，可以用公式(9)表示：

$I_{R2}=I_{2\mathrm{in}}=I_{\mathrm{ds}3}=\frac{V_{\mathrm{gs}4}-V_{\mathrm{gs}3}}{R_2}=\frac{1}{R_2}\sqrt{\frac{2}{{(W/L)}_n\mathrm{\μ}{C}_{\mathrm{ox}}}}(\sqrt{I_{\mathrm{ds}4}}-\sqrt{\frac{I_{\mathrm{ds}3}}{K_2}})---\left(9\right)$

图6所示的电流生成电路还包括：第二电流镜单元62，输出第二输入电流I_2in。

本实施例中，第二电流镜单元62包括：栅极连接在一起的第四PMOS晶体管PL1和第五PMOS晶体管PL2。第四PMOS晶体管PL1和第五PMOS晶体管PL2的源极接第一电压源VDD_Low；第四PMOS晶体管PL1的漏极和栅极连接。

第二电流镜单元62生成的第二输入电流I_2in即为第四PMOS晶体管PL1的源漏极电流，如果第四PMOS晶体管PL1的沟道宽长比与第五PMOS晶体管PL2的沟道宽长比相同，则第四PMOS晶体管PL1和第五PMOS晶体管PL2的源漏极电流相同。

第四PMOS晶体管PL1的漏极和栅极连接，并连接第三NMOS晶体管NL1的漏极，即，第三NMOS晶体管NL1的漏源极电流I_ds3等于第四PMOS晶体管PL1的漏源极电流；第五PMOS晶体管PL2的漏极连接第四NMOS晶体管NL2的栅极和漏极，即，第四NMOS晶体管NL2的漏源极电流I_ds4等于第五PMOS晶体管PL2的漏源极电流。因此有I_ds3＝I_ds4，第二输入电流I_2in和流过第二电阻R₂的电流I_R2的公式(9)可以简化为公式(10)表示：

$I_{2\mathrm{in}}=I_{R2}=\frac{2}{{(W/L)}_n\mathrm{\μ}{C}_{\mathrm{ox}}{R_2}^2}{(1-\sqrt{\frac{1}{K_2}})}^2---\left(10\right)$

第二输出电流I₂(第五NMOS晶体管的漏源极电流)正比于第二输入电流I_2in，其比值为第三NMOS晶体管NL1的沟道宽长比与第五NMOS晶体管NL3的沟道宽长比的比值。第二输入电流I_2in与温度无关，因此第二输出电流I₂与温度无关。

本领域技术人员应当熟知，在其它实施例中，第二输出电流生成单元61也可以由PMOS晶体管构成，对应地，第二电流镜单元62也可以由NMOS晶体管构成，并且不限于2个晶体管，只需相应地改变它们的连接方式即可。

图7是本发明生成负温度系数电流的电流生成电路的一个实施例电路图，如图7所示，所示电流生成电路包括：第一电流生成单元10和第二电流生成单元20。

第一电流生成单元10，包括工作在亚阈值区的MOS晶体管，生成与温度成正比的电流。本实施例中，第一电流生成单元10生成的电流为与温度成正比的第一输出电流I₁，其电路图可以如图5所示。在其它实施例中，第一电流生成单元10电路也可以是如图5的第一输入电流生成单元51所示的电路，第一输入电流生成单元51生成的第一输入电流I_1in为第一电流生成单元10生成的电流。

第二电流生成单元20，由工作在饱和区的MOS晶体管构成，生成与温度无关的电流。本实施例中，第二电流生成单元20生成的电流为与温度无关的第二输出电流I₂，其电路图可以如图6所示。在其它实施例中，第二电流生成单元20也可以是如图6的第二输出电流生成单元61所示的电路，其中，第二输入电流I_2in与温度基本无关。

第二电流生成单元20生成的电流和第一电流生成单元10生成的电流之差为负温度系数的电流，即电流生成电路生成的电流。具体来说，第一电流生成单元10与第二电流生成单元20连接至同一节点，电流方向相反的第一电流生成单元10生成的电流和第二电流生成单元20生成的电流流过所述节点，生成电流方向与第一电流生成单元10生成的电流相同的电流(即电流生成电路生成的电流)，也就是说：第一电流生成单元10生成的电流流入所述节点，第二电流生成单元20生成的电流流出所述节点，电流生成电路生成的电流流入所述节点；或者，第一电流生成单元10生成的电流流出所述节点，第二电流生成单元20生成的电流流入所述节点，电流生成电路生成的电流流出所述节点。

本实施例中，第一电流生成单元10的第三PMOS晶体管PH3的漏极与第二电流生成单元20的第五NMOS晶体管NL3的漏极连接，流入节点A的第三电流I₃为流出节点A的第二输出电流I₂与流入节点A的第一输出电流I₁之差，即I₃＝I₂-I₁，其中，第二输出电流I₂是与温度无关的电流，第一输出电流I₁是正温度系数的电流，因此，图7所示电流生成电路可以生成负温度系数的第三电流I₃。

另外，图7所示的电流生成电路还包括：第三电流镜单元30，输入第三电流I₃，生成与第三电流I₃成正比的输出电流I_{_out}。

如图7所示，第三电流镜单元30包括：第六PMOS晶体管PL3和第七PMOS晶体管PL4。第六PMOS晶体管PL3和第七PMOS晶体管PL4的源极接第一电压源VDD_low；第六PMOS晶体管PL3的栅极和漏极、第七PMOS晶体管PL4的栅极连接在一起，并连接第一电流生成单元10的第三PMOS晶体管PH3的漏极和第二电流生成单元20的第五NMOS晶体管NL3的漏极。第六PMOS晶体管PL3和第七PMOS晶体管PL4是低阈值电压器件，因此，第六PMOS晶体管PL3和第七PMOS晶体管PL4工作在饱和区。

第六PMOS晶体管PL3的沟道宽长比为(W/L)_p，第七PMOS晶体管PL4的沟道宽长比为K₃(W/L)_p，因此，输出电流I_{_out}(第七PMOS晶体管PL4的源漏极电流)为第三电流I₃(第六PMOS晶体管PL3的源漏极电流)的K₃倍。

需要说明的是，本实施例中，第一电流生成单元10和第二电流生成单元20由同一电压源(例如，第一电压源VDD_Low)提供电压，在其它实施例中，也可以由不同的电压源分别给第一电流生成单元10和第二电流生成单元20提供电压，例如，提供给第一电流生成单元10的电压源为1V，提供给第二电流生成单元20的电压源为1.2V。

综上所述，上述实施例的电流生成电路使MOS晶体管工作在不同区域，以生成与温度有不同关系的电流。具体来说，将高阈值电压的MOS晶体管设计在低电压源电路中，使得所述MOS晶体管都是工作在亚阈值区，因此可以生成与温度成正比的电流；将低阈值电压的MOS晶体管设计在低电压源电路中，使得所述MOS晶体管都是工作在饱和区，因此可以生成与温度基本无关的电流；通过合成与温度基本无关的电流和与温度成正比的电流，可以生成与温度成反比的电流。

在现有技术中，通常将图3所示电路产生的电流和图6所示电路产生的电流合成来生成与温度成反比的电流，而在上述本发明实施例中，将图5所示电路产生的电流和图6所示电路产生的电流合成来生成与温度成反比的电流。与现有技术相比，由于本发明实施例的电流生成电路采用的都是MOS晶体管，其面积小于双极型晶体管，因而在布局时节省了面积，并且，由于MOS晶体管的阈值电压低于双极型晶体管，因而更适用于低电压电路的设计；进一步，将同一电压源设计同时用于高阈值电压MOS管构成的电路和低阈值电压MOS管构成的电路可以简化电源管理。因此，上述电流生成电路可以满足半导体工艺小型化和电路系统简单化的要求。另外，上述电流生成电路的结构简单，易于实现。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种电流生成电路，其特征在于，包括：

第一电流生成单元，包括工作在亚阈值区的MOS晶体管，生成与温度成正比的电流；

第二电流生成单元，包括工作在饱和区的MOS晶体管，生成与温度无关的电流；

所述第二电流生成单元生成的电流和第一电流生成单元生成的电流之差为所述电流生成电路生成的第三电流。

2.如权利要求1所述的电流生成电路，其特征在于，所述第一电流生成单元和第二电流生成单元由第一电压源提供电压。

3.如权利要求2所述的电流生成电路，其特征在于，所述第一电流生成单元的MOS晶体管为高阈值电压器件，所述第二电流生成单元的MOS晶体管为低阈值电压器件。

4.如权利要求3所述的电流生成电路，其特征在于，所述第一电流生成单元包括：栅极连接在一起的第一NMOS晶体管和第二NMOS晶体管、以及第一电阻，所述第一NMOS晶体管的源极通过第一电阻接第二电压源，所述第二NMOS晶体管的源极接第二电压源，所述第二NMOS晶体管的漏极与栅极连接，所述第一NMOS晶体管的漏源极电流为所述第一电流生成单元生成的电流。

5.如权利要求3所述的电流生成电路，其特征在于，所述第一电流生成单元包括：

第一输入电流生成单元，生成与温度成正比的第一输入电流；

第一电流镜单元，输出与所述第一输入电流成正比的第一输出电流，所述第一输出电流为所述第一电流生成单元生成的电流。

6.如权利要求5所述的电流生成电路，其特征在于，所述第一输入电流生成单元包括：栅极连接在一起的第一NMOS晶体管和第二NMOS晶体管、以及第一电阻，所述第一NMOS晶体管的源极通过第一电阻接第二电压源，所述第二NMOS晶体管的源极接第二电压源，所述第二NMOS晶体管的漏极与栅极连接，所述第一NMOS晶体管的漏源极电流为所述第一输入电流。

7.如权利要求6所述的电流生成电路，其特征在于，所述第一电流镜单元包括栅极连接在一起的第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管，所述第一PMOS晶体管、第二PMOS晶体管和第三PMOS晶体管的源极接第一电压源，所述第一PMOS晶体管的漏极与栅极连接、并连接第一NMOS管的漏极，所述第二PMOS晶体管的漏极连接第二NMOS管的漏极和栅极，所述第三PMOS晶体管的源漏极电流为第一输出电流。

8.如权利要求3所述的电流生成电路，其特征在于，所述第二电流生成单元包括第二输出电流生成单元，输入第二输入电流，生成与温度无关的第二输出电流，所述第二输出电流为所述第二电流生成单元生成的电流。

9.如权利要求8所述的电流生成电路，其特征在于，所述第二输出电流生成单元包括：栅极连接在一起的第三NMOS晶体管、第四NMOS晶体管和第五NMOS晶体管、以及第二电阻，所述第三NMOS晶体管的源极通过第二电阻连接至第二电压源，所述第四NMOS晶体管和第五NMOS晶体管的源极接第二电压源，所述第四NMOS晶体管的漏极和栅极连接，所述第三NMOS晶体管的漏极输入第二输入电流，所述第五NMOS晶体管的漏源极电流为第二输出电流。

10.如权利要求9所述的电流生成电路，其特征在于，所述第二电流生成单元还包括第二电流镜单元，生成所述第二输入电流。

11.如权利要求10所述的电流生成电路，其特征在于，所述第二电流镜单元包括：栅极连接在一起的第四PMOS晶体管和第五PMOS晶体管，所述第四PMOS晶体管和第五PMOS晶体管的源极接第一电压源，所述第四PMOS晶体管的漏极和栅极连接、并连接第三NMOS晶体管的漏极，所述第五PMOS晶体管的漏极连接第四NMOS晶体管的栅极和漏极。

12.如权利要求2所述的电流生成电路，其特征在于，还包括第三电流镜单元，由工作在饱和区的MOS晶体管构成，生成与所述第三电流成正比的输出电流。

13.如权利要求12所述的电流生成电路，其特征在于，所述第三电流镜单元包括：第六PMOS晶体管和第七PMOS晶体管，所述第六PMOS晶体管和第七PMOS晶体管的源极接第一电压源，所述第六PMOS晶体管的栅极和漏极、第七PMOS晶体管的栅极连接在一起，所述第六PMOS晶体管的源漏极电流为第三电流，所述第七PMOS晶体管的源漏极电流为输出电流。

Images