CN108181968B - 一种基准电压产生电路 - Google Patents
一种基准电压产生电路 Download PDFInfo
- Publication number
- CN108181968B CN108181968B CN201810259557.5A CN201810259557A CN108181968B CN 108181968 B CN108181968 B CN 108181968B CN 201810259557 A CN201810259557 A CN 201810259557A CN 108181968 B CN108181968 B CN 108181968B
- Authority
- CN
- China
- Prior art keywords
- mos tube
- mos
- tube
- drain
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims description 9
- 101100102849 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) VTH1 gene Proteins 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- DDPKBJZLAXLQGZ-KBIXCLLPSA-N Ala-Val-Asp-Ser Chemical compound C[C@H](N)C(=O)N[C@@H](C(C)C)C(=O)N[C@@H](CC(O)=O)C(=O)N[C@@H](CO)C(O)=O DDPKBJZLAXLQGZ-KBIXCLLPSA-N 0.000 description 1
- 101150088150 VTH2 gene Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Abstract
本发明公开了一种基准电压产生电路,包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8和第九MOS管M9。本发明基于具有负温度系数的MOS管阈值电压和正温度系数的热电压来设计电路，提供一种基准电压产生电路，电路结构全部由MOS晶体管构成，没有使用三极管和电阻，符合标准CMOS工艺，相比与带隙基准设计，降低了体积和功耗，同时，本发明在节省了一路电流镜支路的前提下进行温度系数补偿和基准电压输出，仅需要三路电流镜支路即可构建基准电压产生电路，进一步降低了基准电压产生电路的功耗。
Description
技术领域
本发明涉及基准电压源，特别是涉及一种基准电压产生电路。
背景技术
基准电压源是集成电路中的一种常见电路，用于产生一个不随电源电压变化的基准电压，此电压可以用于为集成电路系统中的其他模块提供精准的参考电压，基准电压源在集成电路系统中具有重要的地位，其精度、速度都极大的影响系统电路的性能；传统的基准电压产生电路采用带隙基准设计，在这些设计中，利用双极型晶体管的基极—发射极电压具有负温度特性，而工作在不同电流密度下的基极—发射极电压之差则具有正温度特性，两者相互补偿可得到与温度无关的输出电压，但是带隙基准却存在着功耗较高的问题。
为了降低基准电压源的功耗，申请号为CN201611221434.X的专利公开了“一种超低功耗基准电压源电路系统”，该专利基于具有负温度系数的阈值电压和具有正温度系数的热电压来设计电路，电路结构全部由MOS晶体管构成，没有使用三极管和电阻，也大大减小了芯片面积，相比与带隙基准设计，也降低了功耗；但是该专利总共需要四路电流镜支路，其中三路电流镜支路用于构建PTAT电流产生电路，第四路电流镜支路用于构建负载电路，产生基准电压并补偿温度系数，但是该方案电流镜支路过多，依然存在着功耗较大的问题。
发明内容
本发明的目的在于克服现有技术的不足，提供一种基准电压产生电路，在节省了一路电流镜支路的前提下进行温度系数补偿和基准电压输出，显著降低了基准电压产生电路的功耗。
本发明的目的是通过以下技术方案来实现的：一种基准电压产生电路，包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8和第九MOS管M9；
所述第七MOS管M7的源级连接电源电压，第七MOS管M7的漏级与第一MOS管M1的漏级连接，所述第七MOS管M7的栅极与第八MOS管M8的栅极连接；所述第八MOS管M8的源级连接电源电压，第八MOS管M8的漏级与第二MOS管M2的漏级连接，所述第八MOS管M8的栅极还与第八MOS管M8的漏级连接；所述第九MOS管M9的源级连接电源电压，第九MOS管M9的漏级与第三MOS管M3的漏级连接，所述第九MOS管M9的栅极与第八MOS管M8的漏级连接；
所述第一MOS管M1的栅极与第二MOS管M2的栅极连接，所述第一MOS管M1的栅极还与第一MOS管M1的漏级连接，第一MOS管M1的源级与第六MOS管M6的漏级连接，所述第一MOS管M1的漏级还连接基准电压产生电路的输出端；所述第二MOS管M2的源级与第四MOS管M4的漏级连接；所述第三MOS管M3的源级接地，第三MOS管M3的栅极与第四MOS管M4的栅极连接，所述第三MOS管M3的栅极还与第三MOS管M3的漏级连接；所述第四MOS管的源级与第五MOS管的漏级连接；所述第五MOS管M5的源级接地，第五MOS管M5的栅极与第三MOS管M3的栅极连接，所述第六MOS管M6的源级接地，第六MOS管的栅极与第三MOS管M3的栅极连接。
所述第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5和第六MOS管M6均为NMOS管。
所述的第七MOS管M7、第八MOS管M8和第九MOS管M9均为PMOS管。
所述的第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5第六MOS管M6、第七MOS管M7、第八MOS管M8和第九MOS管M9均包括衬底；其中，第七MOS管M7、第八MOS管M8、第九MOS管M9的衬底连接电源电压；第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5和第六MOS管M6的衬底接地。
本发明的有益效果是：本发明在节省了一路电流镜支路的前提下进行温度系数补偿和基准电压输出，仅需要三路电流镜支路即可构建基准电压产生电路，显著降低了基准电压产生电路的功耗。
附图说明
图1为本发明的电路原理图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所述。
如图1所示，一种基准电压产生电路，包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8和第九MOS管M9；
所述第七MOS管M7的源级连接电源电压，第七MOS管M7的漏级与第一MOS管M1的漏级连接，所述第七MOS管M7的栅极与第八MOS管M8的栅极连接；所述第八MOS管M8的源级连接电源电压，第八MOS管M8的漏级与第二MOS管M2的漏级连接，所述第八MOS管M8的栅极还与第八MOS管M8的漏级连接；所述第九MOS管M9的源级连接电源电压，第九MOS管M9的漏级与第三MOS管M3的漏级连接，所述第九MOS管M9的栅极与第八MOS管M8的漏级连接；
所述第一MOS管M1的栅极与第二MOS管M2的栅极连接，所述第一MOS管M1的栅极还与第一MOS管M1的漏级连接，第一MOS管M1的源级与第六MOS管M6的漏级连接，所述第一MOS管M1的漏级还连接基准电压产生电路的输出端；所述第二MOS管M2的源级与第四MOS管M4的漏级连接；所述第三MOS管M3的源级接地，第三MOS管M3的栅极与第四MOS管M4的栅极连接，所述第三MOS管M3的栅极还与第三MOS管M3的漏级连接；所述第四MOS管的源级与第五MOS管的漏级连接；所述第五MOS管M5的源级接地，第五MOS管M5的栅极与第三MOS管M3的栅极连接，所述第六MOS管M6的源级接地，第六MOS管的栅极与第三MOS管M3的栅极连接。
所述第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5和第六MOS管M6均为NMOS管。
所述的第七MOS管M7、第八MOS管M8和第九MOS管M9均为PMOS管。
所述的第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5第六MOS管M6、第七MOS管M7、第八MOS管M8和第九MOS管M9均包括衬底；其中，第七MOS管M7、第八MOS管M8、第九MOS管M9的衬底连接电源电压；第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5和第六MOS管M6的衬底接地。
在本申请的实施例中，第七MOS管M7、第八MOS管M8、第九MOS管M9和第三MOS管M3工作在饱和区，第一MOS管和第二MOS管工作在亚阈值区，第五MOS管和第六MOS管工作在线性区
在本发明中，第八MOS管M8与分别与第七MOS管M7和第九MOS管构成电流镜，形成了三路电流镜支路；
第一MOS管M1和第二MOS管M2的电流分别为：
其中，表示热电压，K1为第一MOS管M1的宽长比，K2表示第二MOS管M2的宽长比，I表示特征电流，/>μn为迁移率，Cox为单位面积的栅氧化层电容；VGS1为第一MOS管M1的栅源电压，VTH1为第一MOS管M1的阈值电压；VGS2为第二MOS管M2的栅源电压，VTH2为第二MOS管M2的阈值电压，m为大于1的常数，表示非理想因子。
对I1、I2的计算公式进行变形得到：
因为第七MOS管M7和第八MOS管M8构成电流镜，第一MOS管M1在第七MOS管M7的电流镜支路上，第二MOS管M2在第八MOS管M8的电流镜支路上，故：
其中，K7,K8分别表示M7和M8的宽长比；
第四MOS管M4等效于电阻，用于产生偏置电流，第四MOS管的漏源电压VDSM4为：
VDSM4＝VGS1-VGS2
式中，δVTH即第一NMOS管MN1和第二NMOS管MN2的阈值电压之差，式中，
与热力学温度T成正比，故VDSM4为正温度系数。
第三MOS管M3主要用于调节第四MOS管M4的栅压；第五MOS管M5和第六MOS管M6均等效于电阻，用于补偿VTH1的负温度系数；
第三MOS管M3、第四MOS管M4和第五MOS管M5的电流分别为：
I3为流过第三MOS管M3的电流，I4为流过第四MOS管M4的电流，I5为流过第五MOS管M5的电流；
M8和M9组成电流镜，所以有
将I3和I5的表达式带入上式可得：
令
令
由电路可知，I4＝I5,
将I4和I5的表达式上式代入公式可得
令(Vx-Vth)＝Va则：
又因为上面已求得Va＝AVDSM5
第五MOS管和第六MOS管的宽长比成一定比例，使得第五MOS管和第六MOS管的漏源电压一致，即VDSM5＝VDSM6，再根据上面求得
VDSM5＝VDSM6＝A′*VDSM4；
VDSM5表示第五MOS管的漏源电压；VDSM6为第六MOS管M6的漏源电压；
本发明中，基准电压产生电路输出的电压VREF为：
通过上式可以发现，通过设置合适参数，即可得到对应的A，B值，进而产生足够大的正温度电压，与VTH1的负温度系数抵消，得到零温系数的基准电压。
综上，本发明在节省了一路电流镜支路的前提下进行温度系数补偿和基准电压输出，仅需要三路电流镜支路即可构建基准电压产生电路，显著降低了基准电压产生电路的功耗。
Claims (1)
1.一种基准电压产生电路，其特征在于：包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7、第八MOS管M8和第九MOS管M9；
所述第七MOS管M7的源级连接电源电压，第七MOS管M7的漏级与第一MOS管M1的漏级连接，所述第七MOS管M7的栅极与第八MOS管M8的栅极连接；所述第八MOS管M8的源级连接电源电压，第八MOS管M8的漏级与第二MOS管M2的漏级连接，所述第八MOS管M8的栅极还与第八MOS管M8的漏级连接；所述第九MOS管M9的源级连接电源电压，第九MOS管M9的漏级与第三MOS管M3的漏级连接，所述第九MOS管M9的栅极与第八MOS管M8的漏级连接；
所述第一MOS管M1的栅极与第二MOS管M2的栅极连接，所述第一MOS管M1的栅极还与第一MOS管M1的漏级连接，第一MOS管M1的源级与第六MOS管M6的漏级连接，所述第一MOS管M1的漏级还连接基准电压产生电路的输出端；所述第二MOS管M2的源级与第四MOS管M4的漏级连接；所述第三MOS管M3的源级接地，第三MOS管M3的栅极与第四MOS管M4的栅极连接，所述第三MOS管M3的栅极还与第三MOS管M3的漏级连接；所述第四MOS管的源级与第五MOS管的漏级连接；所述第五MOS管M5的源级接地，第五MOS管M5的栅极与第三MOS管M3的栅极连接，所述第六MOS管M6的源级接地，第六MOS管的栅极与第三MOS管M3的栅极连接；
所述第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5和第六MOS管M6均为NMOS管；
所述的第七MOS管M7、第八MOS管M8和第九MOS管M9均为PMOS管；
所述的第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5第六MOS管M6、第七MOS管M7、第八MOS管M8和第九MOS管M9均包括衬底；其中，第七MOS管M7、第八MOS管M8、第九MOS管M9的衬底连接电源电压；第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5和第六MOS管M6的衬底接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810259557.5A CN108181968B (zh) | 2018-03-27 | 2018-03-27 | 一种基准电压产生电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810259557.5A CN108181968B (zh) | 2018-03-27 | 2018-03-27 | 一种基准电压产生电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108181968A CN108181968A (zh) | 2018-06-19 |
| CN108181968B true CN108181968B (zh) | 2024-03-19 |
Family
ID=62553837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810259557.5A Active CN108181968B (zh) | 2018-03-27 | 2018-03-27 | 一种基准电压产生电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108181968B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110221648A (zh) * | 2019-07-12 | 2019-09-10 | 贵州导芯集成电路科技有限公司 | 一种高电源纹波抑制比的耗尽型参考电压源 |
| CN111158418B (zh) * | 2020-01-09 | 2021-08-06 | 电子科技大学 | 一种全mosfet亚阈值带隙基准电压源 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101470458A (zh) * | 2007-12-26 | 2009-07-01 | 中国科学院微电子研究所 | 带隙基准电压参考电路 |
| CN101470459A (zh) * | 2007-12-26 | 2009-07-01 | 中国科学院微电子研究所 | 低压低功耗的cmos电压基准参考电路 |
| CN102183991A (zh) * | 2011-03-18 | 2011-09-14 | 清华大学 | 一种极低功耗带隙基准源 |
| CN107272819A (zh) * | 2017-08-09 | 2017-10-20 | 电子科技大学 | 一种低功耗低温漂cmos亚阈值基准电路 |
| CN107340796A (zh) * | 2017-08-22 | 2017-11-10 | 成都信息工程大学 | 一种无电阻式高精度低功耗基准源 |
| CN107390757A (zh) * | 2017-08-03 | 2017-11-24 | 电子科技大学 | 一种低功耗低温漂cmos亚阈值基准电路 |
| CN208061059U (zh) * | 2018-03-27 | 2018-11-06 | 芯蓉光科（成都）信息技术有限公司 | 一种超低功耗的基准电压产生电路 |
-
2018
- 2018-03-27 CN CN201810259557.5A patent/CN108181968B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101470458A (zh) * | 2007-12-26 | 2009-07-01 | 中国科学院微电子研究所 | 带隙基准电压参考电路 |
| CN101470459A (zh) * | 2007-12-26 | 2009-07-01 | 中国科学院微电子研究所 | 低压低功耗的cmos电压基准参考电路 |
| CN102183991A (zh) * | 2011-03-18 | 2011-09-14 | 清华大学 | 一种极低功耗带隙基准源 |
| CN107390757A (zh) * | 2017-08-03 | 2017-11-24 | 电子科技大学 | 一种低功耗低温漂cmos亚阈值基准电路 |
| CN107272819A (zh) * | 2017-08-09 | 2017-10-20 | 电子科技大学 | 一种低功耗低温漂cmos亚阈值基准电路 |
| CN107340796A (zh) * | 2017-08-22 | 2017-11-10 | 成都信息工程大学 | 一种无电阻式高精度低功耗基准源 |
| CN208061059U (zh) * | 2018-03-27 | 2018-11-06 | 芯蓉光科（成都）信息技术有限公司 | 一种超低功耗的基准电压产生电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108181968A (zh) | 2018-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10599176B1 (en) | Bandgap reference circuit and high-order temperature compensation method | |
| CN106774592B (zh) | 一种无双极晶体管的高阶温度补偿带隙基准参考电路 | |
| CN101630176B (zh) | 低电压cmos带隙基准电压源 | |
| CN105807838A (zh) | 高阶温度补偿带隙基准电路 | |
| CN109164867B (zh) | 全mos基准电流产生电路 | |
| CN107992156A (zh) | 一种亚阈值低功耗无电阻式基准电路 | |
| CN110673685A (zh) | 一种超低功耗电压基准电路 | |
| CN104615184B (zh) | 一种cmos基准电流和基准电压产生电路 | |
| CN101149628B (zh) | 一种基准电压源电路 | |
| Xu et al. | A 28 ppm/° C, 2.54 ppm/V,− 77 dB@ 100 Hz pico-ampere voltage reference for high-end IoT systems | |
| CN108181968B (zh) | 一种基准电压产生电路 | |
| CN109828630B (zh) | 一种与温度无关的低功耗基准电流源 | |
| CN111026221A (zh) | 一种工作在低电源电压下的电压基准电路 | |
| CN114489221B (zh) | 一种带隙基准电压源电路及带隙基准电压源 | |
| CN110989758A (zh) | 一种带高阶补偿电路的基准源电路结构 | |
| CN101625575A (zh) | 互补型cmos基准电压源 | |
| CN111879999B (zh) | 一种低温度系数快速电压检测电路 | |
| CN110879625B (zh) | 一种超低线性灵敏度的cmos电压基准电路 | |
| CN116880641A (zh) | 一种高阶曲率校正带隙基准电路 | |
| CN115857608B (zh) | 耗尽管实现宽范围内高阶温度补偿的带隙基准源 | |
| CN112327990B (zh) | 一种输出电压可调的低功耗亚阈值基准电压产生电路 | |
| Peng et al. | Implementation of a low TC high PSRR CMOS bandgap voltage reference circuit | |
| CN213276404U (zh) | 一种低压低功耗的带隙基准电路 | |
| CN111061329A (zh) | 一种高环路增益双环负反馈的带隙基准电路 | |
| CN111026219A (zh) | 一种共源共栅结构的基准源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |