CN106774592B - 一种无双极晶体管的高阶温度补偿带隙基准参考电路 - Google Patents
一种无双极晶体管的高阶温度补偿带隙基准参考电路 Download PDFInfo
- Publication number
- CN106774592B CN106774592B CN201611151739.8A CN201611151739A CN106774592B CN 106774592 B CN106774592 B CN 106774592B CN 201611151739 A CN201611151739 A CN 201611151739A CN 106774592 B CN106774592 B CN 106774592B
- Authority
- CN
- China
- Prior art keywords
- temperature
- transistor
- nmos transistor
- nmos
- pmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明请求保护一种无双极晶体管的高阶温度补偿带隙基准参考电路，包含前调整器电路、一阶带隙基准电路、低温区域温度分段补偿电路、高温区域温度分段补偿电路及启动电路，采用亚阈值NMOS管栅‑源电压产生的负温度系数电压VCTAT及两个亚阈值NMOS管栅‑源电压之差产生的正温度系数电压VPTAT获得一阶带隙基准电压，将低温区域温度分段补偿电压(VNL1与VNL2)及高温区域温度分段补偿电压(VNL3与VNL4)引入到一阶带隙基准电路所产生的一阶带隙基准电压中，实现了低温度系数的带隙基准电压，并采用前调整器技术提高带隙基准的电源抑制比，从而实现了一种无双极晶体管的高阶温度补偿带隙基准参考电路。
Description
技术领域
本发明涉及微电子技术领域，具体涉及一种无双极晶体管的高阶温度补偿带隙基准参考电路。
背景技术
带隙基准电路是数字电路系统和模拟电路系统中的重要模块，带隙基准电路的性能直接影响了数字或模拟电路系统的整体性能，而带隙基准电路的主要技术指标是温度系数(TC,Temperature Coefficient)和电源抑制比(PSRR,Power Supply RejectionRatio)，因此高性能带隙基准的输出电压具有低温度系数和高电源抑制比的特点。
带隙基准电路因其在较宽温度范围内的输出电压具有低温度系数和高精度的特点而被广泛应用在各类电路系统中，图1给出了一种传统的一阶带隙基准电路，其中电阻R1、电阻R2以及电阻R3采用相同材料，运算放大器Aa1与运算放大器Aa2完全相同，PMOS管M1与PMOS管M2具有相同的沟道宽长比，PMOS管M4与PMOS管M3具有相同的沟道宽长比，PMOS管M5与PMOS管M2具有相同的沟道宽长比，PNP三极管Q2发射极面积是PNP三极管Q1发射极面积的M倍。则图1所示的传统一阶带隙基准的输出电压式中q是电子电荷，k是玻尔兹曼常数，T是绝对温度，VEB1是PNP三极管Q1的发射-基极电压，R1是电阻R1的阻抗，R2是电阻R2的阻抗，R3是电阻R3的阻抗。其中具有负温度特性，具有正温度特性，通过优化电阻R1、电阻R2、电阻R3以及参数M可以使得输出电压在一定温度范围内具有零温度特性。但是传统的一阶带隙基准电路输出电压具有高温度系数和低电源抑制比的缺点，因此传统的一阶带隙基准电路在高精度系统中的应用受到了很大的限制。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种无双极晶体管的高阶温度补偿带隙基准参考电路。本发明的技术方案如下：
一种无双极晶体管的高阶温度补偿带隙基准参考电路，包括一阶带隙基准电路，其还包括前调整器电路、低温区域温度分段补偿电路、高温区域温度分段补偿电路以及启动电路，其中，所述前调整器电路的电压信号输出端分别接所述的一阶带隙基准电路、低温区域温度分段补偿电路、高温区域温度分段补偿电路的工作电源电压输入端，所述一阶带隙基准电路的信号输出端分别接所述前调整器电路、低温区域温度分段补偿电路以及高温区域温度分段补偿电路的信号输入端，所述启动电路的电压信号输入端还连接带隙基准的输出端，所述启动电路的信号输出端分别接所述前调整器电路、一阶带隙基准电路、低温区域温度分段补偿电路以及高温区域温度分段补偿电路的启动信号输入端；
所述启动电路为所述前调整器电路、一阶带隙基准电路、低温区域温度分段补偿电路以及高温区域温度分段补偿电路提供启动信号；所述前调整器电路用于提高带隙基准电路输出电压的电源抑制比，所述一阶带隙基准电路将亚阈值区NMOS管栅-源电压产生的负温度系数电压VCTAT以及两个工作在亚阈值区NMOS管栅-源电压之差产生的正温度系数电压VPTAT进行加权，且在参考温度T0处获得低温度系数的一阶带隙基准电压，所述低温区域温度分段补偿电路在低温区域产生两个具有温度分段特性的电压(即VNL1及VNL2)，其中，当温度T大于等于参考温度Tr1(其中Tr1<T0)时VNL1＝0，当温度T大于等于参考温度Tr2(其中Tr2<Tr1<T0)时VNL2＝0，所述高温区域温度分段补偿电路在高温区域产生两个具有温度分段特性的电压(即VNL3及VNL4)，其中，当温度T小于等于参考温度Tr3(其中Tr3>T0)时VNL3＝0，当温度T小于等于参考温度Tr4(其中Tr4>Tr3>T0)时VNL4＝0，且温度分段特性电压VNL1、VNL2、VNL3及VNL4对所述一阶带隙基准电路产生的一阶带隙基准电压进行高阶温度补偿，从而获得高阶温度补偿的带隙参考电压。
进一步的，所述前调整器电路包括：PMOS管M32、PMOS管M33、NMOS管M34、NMOS管M35、NMOS管M36、NMOS管M37、PMOS管M38以及PMOS管M39，其中PMOS管M32的源极分别与PMOS管M33的源极以及外部电源VDD相连，PMOS管M32的栅极分别与PMOS管M32的漏极、PMOS管M33的栅极、NMOS管M34的漏极以及NMOS管Ms6的漏极相连，NMOS管M34的源极分别与NMOS管M35的源极、NMOS管M36的源极、NMOS管M37的源极以及外部地线GND相连，NMOS管M34的栅极分别与NMOS管M35的栅极、NMOS管M36的栅极、NMOS管M36的漏极以及PMOS管M39的漏极相连，NMOS管M37的栅极分别与PMOS管M38的漏极以及NMOS管M35的漏极相连，NMOS管M37的漏极分别与PMOS管M33的漏极、PMOS管M38的源极、PMOS管M39的源极、PMOS管M3的源极、PMOS管M4的源极、PMOS管M5的源极、PMOS管M6的源极、PMOS管M7的源极、PMOS管M16的源极、PMOS管M17的源极、PMOS管M22的源极、PMOS管M23的源极、PMOS管M28的源极、PMOS管M29的源极、PMOS管M30的源极以及PMOS管M31的源极相连。
进一步的，所述低温区域温度分段补偿电路包括：PMOS管M6、PMOS管M7、PMOS管M16、PMOS管M17、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14以及NMOS管M15，其中PMOS管M6的漏极分别与NMOS管M8的栅极、NMOS管M9的栅极、NMOS管M9的漏极以及NMOS管M10的漏极相连，PMOS管M7的漏极分别与NMOS管M10的栅极、NMOS管M11的栅极以及NMOS管M11的漏极相连，NMOS管M8的源极分别与NMOS管M9的源极、NMOS管M10的源极、NMOS管M11的源极、NMOS管M12的源极、NMOS管M13的源极、NMOS管M14的源极、NMOS管M15的源极以及外部地线GND相连，PMOS管M16的漏极分别与NMOS管M12的栅极、NMOS管M13的栅极、NMOS管M13的漏极以及NMOS管M14的漏极相连，PMOS管M17的漏极分别与NMOS管M14的栅极、NMOS管M15的栅极以及NMOS管M15的漏极相连。
进一步的，所述高温区域温度分段补偿电路包括：PMOS管M22、PMOS管M23、PMOS管M28、PMOS管M29、NMOS管M18、NMOS管M19、NMOS管M20、NMOS管M21，NMOS管M24、NMOS管M25、NMOS管M26以及NMOS管M27，其中PMOS管M22的漏极分别与NMOS管M18的漏极、NMOS管M18的栅极以及NMOS管M19的栅极相连，PMOS管M23的漏极分别与NMOS管M19的漏极、NMOS管M20的漏极、NMOS管M20的栅极以及NMOS管M21的栅极相连，NMOS管M18的源极分别与NMOS管M19的源极、NMOS管M20的源极、NMOS管M21的源极、NMOS管M24的源极、NMOS管M25的源极、NMOS管M26的源极、NMOS管M27的源极以及外部地线GND相连，PMOS管M28的漏极分别与NMOS管M24的漏极、NMOS管M24的栅极以及NMOS管M25的栅极相连，PMOS管M29的漏极分别与NMOS管M25的漏极、NMOS管M26的漏极、NMOS管M26的栅极以及NMOS管M27的栅极相连。
进一步的，所述启动电路包括：PMOS管Ms1、PMOS管Ms2、NMOS管Ms3、NMOS管Ms4、NMOS管Ms5以及NMOS管Ms6，其中PMOS管Ms1的源极与外部电源VDD相连，PMOS管Ms1的栅极与PMOS管Ms1的漏极以及PMOS管Ms2的源极相连，PMOS管Ms2的栅极分别与PMOS管Ms2的漏极、NMOS管Ms3的漏极、NMOS管Ms4的栅极、NMOS管Ms5的栅极以及NMOS管Ms6的栅极相连，NMOS管Ms3的源极分别与NMOS管Ms4的源极、NMOS管Ms5的源极、NMOS管Ms6的源极以及外部地线GND相连。
进一步的，所述低温区域温度分段补偿电路中PMOS管M6沟道宽长比是PMOS管M5沟道宽长的K1倍，PMOS管M7沟道宽长比是PMOS管M4沟道宽长比的K2倍，NMOS管M10与NMOS管M11具有相同的沟道宽长比，NMOS管M8沟道宽长比是NMOS管M9沟道宽长比的K3倍，NMOS管M8的漏极电流I8为式中，Tr1为参考温度，且Tr1＜T0，PMOS管M16沟道宽长比是PMOS管M5沟道宽长比的K4倍，PMOS管M17沟道宽长比是PMOS管M4沟道宽长比的K5倍，NMOS管M14与NMOS管M15具有相同的沟道宽长比，NMOS管M12沟道宽长比是NMOS管M13沟道宽长比的K6倍，NMOS管M12的漏极电流I12为
式中，Tr2为参考温度，且Tr2＜Tr1。
进一步的，所述高温区域温度分段补偿电路中PMOS管M22沟道宽长比是PMOS管M5沟道宽长比的K7倍，NMOS管M18与NMOS管M19具有相同的沟道宽长比，PMOS管M23沟道宽长比是PMOS管M4沟道宽长比的K8倍，NMOS管M21沟道宽长比是NMOS管M20沟道宽长比的K9倍，NMOS管M21的漏极电流I21为
式中，Tr3是参考温度，且Tr3＞T0，PMOS管M28沟道宽长比是PMOS管M5沟道宽长比的K10倍，NMOS管M24与NMOS管M25具有相同的沟道宽长比，PMOS管M29沟道宽长比是PMOS管M4沟道宽长比的K11倍，NMOS管M27沟道宽长比是NMOS管M26沟道宽长比的K12倍，NMOS管M27的漏极电流I27为
式中，Tr4为参考温度，且Tr4＞Tr3。
进一步的，所述输出电压VREF为
VREF＝VCTAT+VPTAT-VNL1-VNL2-VNL3-VNL4
其中，VCTAT为具有负温度系数电压，
VPTAT为具有正温度系数电压，
VNL1为低温区具有温度分段特性电压，
VNL2为低温区具有温度分段特性电压，
VNL3为高温区具有温度分段特性的电压，
VNL4为高温区具有温度分段特性的电压，
进一步的，所述启动电路只在带隙基准参考电路上电时发挥作用，当带隙基准参考电路启动完成后，启动电路停止工作。
本发明的优点及有益效果如下：
本发明通过提供一种无双极晶体管的高阶温度补偿带隙基准参考电路，采用工作在亚阈值区的NMOS管M1栅-源电压VGS1产生负温度系数电压VCTAT，两个工作在亚阈值区NMOS管(即NMOS管M1、NMOS管M2)栅-源电压之差值ΔVGS产生正温度系数电压VPTAT，负温度系数电压VCTAT与正温度系数电压VPTAT通过加权产生一阶带隙基准参考电压，并在低温区域采用温度分段补偿电压VNL1及VNL2来补偿带隙基准参考电压低温区的温度高阶非线性，在高温区域采用温度分段补偿电压VNL3及VNL3来补偿带隙基准参考电压高温区的温度高阶非线性，从而获得低温漂的带隙基准参考电压VREF，同时采用调整器技术，前调整器电路的输出电压为一阶带隙基准电路、低温区温度分段补偿电路及高温区温度分段补偿电路的工作电源电压，从而能够在提升电源抑制比的同时大大降低温度系数，使得输出参考电压具有高精度和高稳定性的特点。
附图说明
图1是传统的一阶带隙基准电路原理图；
图2为本发明提供优选实施例的无双极晶体管的高阶温度补偿带隙基准参考电路的结构图；
图3为本发明的无双极晶体管的高阶温度补偿带隙基准参考电路的电路图；
图4为一阶带隙基准电路产生的负温度系数电压VCTAT和正温度系数电压VPTAT加权获得的一阶带隙基准电压的曲线示意图；
图5为引入低温区域温度分段补偿电压以及高温区域温度分段电压补偿后带隙基准电路输出电压的曲线示意图；
图6为本发明的无双极晶体管的高阶温度补偿带隙基准参考电路的输出电压温度特性仿真图；
图7为本发明的无双极晶体管的高阶温度补偿带隙基准参考电路输出电压的电源抑制比仿真图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是，
本申请实施例中一阶带隙基准利用工作在亚阈值区的NMOS管实现，并在低温区域采用温度分段补偿电压VNL1及温度分段补偿电压VNL2来补偿带隙基准电压低温区的高阶非线性，在高温区域采用温度分段补偿电压VNL3及温度分段补偿电压VNL4来补偿带隙基准电压高温区的高阶非线性，以此有效地降低基准电压的温度系数，并采用前调整器技术，提高输出电压的电源抑制比，从而得到高精度、高稳定性的基准电压。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式，对上述技术方案进行详细说明。
实施例
一种无双极晶体管的高阶温度补偿带隙基准参考电路，如图2所示，包括前调整器电路1、一阶带隙基准电路2、低温区域温度分段补偿电路3、高温区域温度分段补偿电路4和启动电路5；
其中所述前调整器电路1的电压信号输出端分别接所述的一阶带隙基准电路2、低温区域温度分段补偿电路3、高温区域温度分段补偿电路4的工作电源电压输入端，所述一阶带隙基准电路2的信号输出端分别接所述前调整器电路1、低温区域温度分段补偿电路2以及高温区域温度分段补偿电路3的信号输入端，所述一阶带隙基准电路2的输出电压(电压VCTAT、电压VPTAT)与所述低温度区域温度分段补偿电路3的输出电压(电压VNL1、电压VNL2)以及所述高温度区域温度分段补偿电路4的输出电压(电压VNL3、电压VNL4)加权获得带隙基准输出电压VREF，所述带隙基准输出电压VREF接所述启动电路5的电压信号输入端，所述启动电路5的信号输出端分别接所述前调整器电路1、一阶带隙基准电路2、低温区域温度分段补偿电路3以及高温区域温度分段补偿电路4的启动信号输入端；
所述前调整器电路1对外部电源电压噪声进行抑制，使得带隙基准电路具有较高的电源抑制比，所述前调整器电路1的输出电压VREG作为所述一阶带隙基准电路2、所述低温区域温度分段补偿电路3以及所述高温区域温度分段补偿电路4的工作电源电压，所述启动电路5使得带隙基准参考电路正常工作并产生带隙基准电压输出，所述一阶带隙基准电路2产生正温度系数电压VPTAT和负温度系数电压VCTAT，同时将电压VPTAT和电压VCTAT加权产生低温度系数的带隙基准电压VREF，所述低温区域温度分段补偿电路2产生低温区具有温度分段特性的电压VNL1及电压VNL2，所述高温区域温度分段补偿电路4产生高温区具有温度分段特性的电压VNL3及VNL4，所述低温区域温度分段补偿电路3以及高温区域温度分段补偿电路4用于对所述一阶带隙基准电路2进行高阶温度补偿，即：在低温区域从一阶带隙基准电路2产生的一阶带隙基准电压中抽取除具有温度分段特性的电压VNL1及电压VNL2，在高温区域从一阶带隙基准电路2产生的一阶带隙基准电压中抽取除具有温度分段特性的电压VNL3及电压VNL4。
启动电路1只在带隙基准参考电路上电时发挥作用，当带隙基准参考电路启动完成后，启动电路1停止工作，避免了启动电路1对后面电路的影响。
作为一种优选的技术方案，如图3所示，所述的前调整器电路1包括：PMOS管M32、PMOS管M33、NMOS管M34、NMOS管M35、NMOS管M36、NMOS管M37、PMOS管M38以及PMOS管M39，其中PMOS管M32的源极分别与PMOS管M33的源极以及外部电源VDD相连，PMOS管M32的栅极分别与PMOS管M32的漏极、PMOS管M33的栅极、NMOS管M34的漏极以及NMOS管Ms6的漏极相连，NMOS管M34的源极分别与NMOS管M35的源极、NMOS管M36的源极、NMOS管M37的源极以及外部地线GND相连，NMOS管M34的栅极分别与NMOS管M35的栅极、NMOS管M36的栅极、NMOS管M36的漏极以及PMOS管M39的漏极相连，NMOS管M37的栅极分别与PMOS管M38的漏极以及NMOS管M35的漏极相连，NMOS管M37的漏极分别与PMOS管M33的漏极、PMOS管M38的源极、PMOS管M39的源极、PMOS管M3的源极、PMOS管M4的源极、PMOS管M5的源极、PMOS管M6的源极、PMOS管M7的源极、PMOS管M16的源极、PMOS管M17的源极、PMOS管M22的源极、PMOS管M23的源极、PMOS管M28的源极、PMOS管M29的源极、PMOS管M30的源极以及PMOS管M31的源极相连；
所述一阶带隙基准电路2包括：NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M30、PMOS管M31、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、误差放大器A1以及误差放大器A2，其中PMOS管M3的漏极分别与误差放大器A1的反向输入端、NMOS管M1的栅极以及电阻R1的一端相连，电阻R1的另一端与NMOS管M1的漏极相连，PMOS管M3的栅极分别与PMOS管M4的栅极、PMOS管M39的栅极、PMOS管M7的栅极、PMOS管M17的栅极、PMOS管M23的栅极、PMOS管M29的栅极、PMOS管M31的栅极、NMOS管Ms4的漏极以及误差放大器A1的输出端相连，PMOS管M4的漏极分别与PMOS管M38的栅极、误差放大器A1的正向输入端、误差放大器A2的反向输入端以及电阻R2的一端相连，电阻R2的另一端分别与NMOS管M2的栅极以及NMOS管M2的漏极相连，PMOS管M5的栅极分别与误差放大器A2的输出端、PMOS管M6的栅极、PMOS管M16的栅极、PMOS管M22的栅极、PMOS管M28的栅极、PMOS管M30的栅极以及NMOS管Ms5的漏极相连，PMOS管M5的漏极分别与误差放大器A2的正向输入端以及电阻R3的一端相连，电阻R3的另一端分别与NMOS管M1的源极、NMOS管M2的源极以及外部地线GND相连，PMOS管M30的漏极分别PMOS管M31的漏极、NMOS管M27的漏极、NMOS管Ms3的栅极、输出端VREF以及电阻R5的一端相连，电阻R5的另一端分别与NMOS管M8的漏极、NMOS管M12的漏极、NMOS管M21的漏极以及电阻R4的一端相连，电阻R4的另一端与外部地线GND相连；
所述低温区域温度分段补偿电路3包括：PMOS管M6、PMOS管M7、PMOS管M16、PMOS管M17、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14以及NMOS管M15，其中PMOS管M6的漏极分别与NMOS管M8的栅极、NMOS管M9的栅极、NMOS管M9的漏极以及NMOS管M10的漏极相连，PMOS管M7的漏极分别与NMOS管M10的栅极、NMOS管M11的栅极以及NMOS管M11的漏极相连，NMOS管M8的源极分别与NMOS管M9的源极、NMOS管M10的源极、NMOS管M11的源极、NMOS管M12的源极、NMOS管M13的源极、NMOS管M14的源极、NMOS管M15的源极以及外部地线GND相连，PMOS管M16的漏极分别与NMOS管M12的栅极、NMOS管M13的栅极、NMOS管M13的漏极以及NMOS管M14的漏极相连，PMOS管M17的漏极分别与NMOS管M14的栅极、NMOS管M15的栅极以及NMOS管M15的漏极相连；
所述高温区域温度分段补偿电路4包括：PMOS管M22、PMOS管M23、PMOS管M28、PMOS管M29、NMOS管M18、NMOS管M19、NMOS管M20、NMOS管M21，NMOS管M24、NMOS管M25、NMOS管M26以及NMOS管M27，其中PMOS管M22的漏极分别与NMOS管M18的漏极、NMOS管M18的栅极以及NMOS管M19的栅极相连，PMOS管M23的漏极分别与NMOS管M19的漏极、NMOS管M20的漏极、NMOS管M20的栅极以及NMOS管M21的栅极相连，NMOS管M18的源极分别与NMOS管M19的源极、NMOS管M20的源极、NMOS管M21的源极、NMOS管M24的源极、NMOS管M25的源极、NMOS管M26的源极、NMOS管M27的源极以及外部地线GND相连，PMOS管M28的漏极分别与NMOS管M24的漏极、NMOS管M24的栅极以及NMOS管M25的栅极相连，PMOS管M29的漏极分别与NMOS管M25的漏极、NMOS管M26的漏极、NMOS管M26的栅极以及NMOS管M27的栅极相连；
所述启动电路5包括：PMOS管Ms1、PMOS管Ms2、NMOS管Ms3、NMOS管Ms4、NMOS管Ms5以及NMOS管Ms6，其中PMOS管Ms1的源极与外部电源VDD相连，PMOS管Ms1的栅极与PMOS管Ms1的漏极以及PMOS管Ms2的源极相连，PMOS管Ms2的栅极分别与PMOS管Ms2的漏极、NMOS管Ms3的漏极、NMOS管Ms4的栅极、NMOS管Ms5的栅极以及NMOS管Ms6的栅极相连，NMOS管Ms3的源极分别与NMOS管Ms4的源极、NMOS管Ms5的源极、NMOS管Ms6的源极以及外部地线GND相连。
所述一阶带隙基准电路中误差放大器A1和误差放大器A2是现有技术。
所述一阶带隙基准电路中，NMOS管M1和NMOS管M2工作在亚阈值区。事实上，当NMOS管的漏-源电压VDS大于200mV时，工作在亚阈值区的NMOS管的漏极电流ID为：
式中Cox是单位面积栅氧化层电容，μn是电子迁移率，n是斜坡因子，q是电子电荷，k是玻尔兹曼常数，T是绝对温度，W是MOS管的沟道宽度，L是MOS管的沟道长度，VGS是MOS管的栅-源电压，VTH是MOS管的阈值电压，其中电子迁移率μn具有温度特性，具有温度特性电子迁移率μn(T)为:
式中T0是参考温度，μn(T0)是参考温度T0时的电子迁移率，m是工艺常数，且1<m<2。工作在亚阈值区NMOS管的栅-源电压VGS为：
亚阈值区NMOS管的栅-源电压VGS＜VTH，则
忽略NMOS管M1漏极电流I1的温度特性，则NMOS管M1的栅-源电压VGS1的温度特性为：
式中，I1为NMOS管M1管的漏极电流，(W/L)1为NMOS管M1管的沟道宽长比。事实上，NMOS管的阈值电压VTH具有负温度系数，即工艺常数m具有1<m<2，由式(4)以及式(5)可知VGS1具有负温度特性，即PMOS管M3与PMOS管M4具有相同的沟道宽长比，误差放大器A1使得节点A与节点B具有相同电压，则NMOS管M1与NMOS管M2具有相同的沟道电流。NMOS管M2沟道宽长比是NMOS管M1沟道宽长比的N倍，NMOS管M1的漏-源电压以及NMOS管M2的漏-源电压均大于200mV，则NMOS管M1的栅-源电压VGS1与NMOS管M2的栅-源电压VGS2之差ΔVGS为：
由式(6)可知，工作在亚阈值区的两个MOS管的栅-源电压之差ΔVGS具有正温度特性。运算放大器A1使得运算放大器输入节点A的电压VA等于输入节点B的电压VB，即VA＝VB＝VGS1，则PMOS管M4的漏极电流I4为：
式中R2是电阻R2的阻值，且所有电阻采用相同材料。PMOS管M31与PMOS管M4具有相同的沟道宽长比，则PMOS管M31的漏极电流I31有I31＝I4，且在电阻R4以及电阻R5上产生的电压降VPTAT为：
式中R4与R5分别是电阻R4和电阻R5的阻值。由式(7)可知电压VPTAT具有正温度特性。运算放大器A2使得运算放大器输入节点B的电压VB等于输入节点C的电压VC，即VC＝VB＝VGS1，则PMOS管M5的漏极电流I5为：
式中R3是电阻R3的阻值。PMOS管M30与PMOS管M5具有相同的沟道宽长比，因而PMOS管M30的漏极电流I30有I30＝I5，且在电阻R4及电阻R5上产生的电压降VCTAT为：
由式(5)及式(10)可知电压VCTAT具有负温度特性。
本发明为补偿低温区域输出电压VREF的温度非线性项，采用低温区域温度分段补偿电路3。PMOS管M6沟道宽长比是PMOS管M5沟道宽长比的K1倍，则PMOS管M6的漏极电流I6为：
PMOS管M7沟道宽长比是PMOS管M4沟道宽长比的K2倍，NMOS管M10与NMOS管M11具有相同的沟道宽长比，则NMOS管M10的漏极电流I10为：
NMOS管M8沟道宽长比是NMOS管M9沟道宽长比的K3倍，则NMOS管M8的漏极电流I8有I8＝K3(I6-I10)。由式(11)和式(12)可知，在温度T大于参考温度Tr1(其中Tr1＜T0)范围内，通过优化参数K1和K2有I8＝0，因而NMOS管M8的漏极电流I8为：
同理，PMOS管M16沟道宽长比是PMOS管M5沟道宽长比的K4倍，PMOS管M17沟道宽长比是PMOS管M4沟道宽长比的K5倍，NMOS管M14与NMOS管M15具有相同的沟道宽长比，NMOS管M12沟道宽长比是NMOS管M13沟道宽长比的K6倍，则在参考温度Tr2(其中Tr2＜Tr1)处，通过优化参数K4与K5，NMOS管M12的漏极电流I12为：
本发明为补偿高温区域输出电压VREF的温度非线性项，采用高温区域温度分段补偿电路4。PMOS管M22沟道宽长比是PMOS管M5沟道宽长比的K7倍，NMOS管M18与NMOS管M19具有相同的沟道宽长比，PMOS管M23沟道宽长比是PMOS管M4沟道宽长比的K8倍，NMOS管M21沟道宽长比是NMOS管M20沟道宽长比的K9倍，则在参考温度Tr3(其中Tr3＞T0)处，通过优化参数K7与K8，NMOS管M21的漏极电流I21为：
PMOS管M28沟道宽长比是PMOS管M5沟道宽长比的K10倍，NMOS管M24与NMOS管M25具有相同的沟道宽长比，PMOS管M29沟道宽长比是PMOS管M4沟道宽长比的K11倍，NMOS管M27沟道宽长比是NMOS管M26沟道宽长比的K12倍，则在参考温度Tr4(其中Tr4＞Tr3)处，通过优化参数K10与K11，NMOS管M27的漏极电流I27为：
由式(1)-式(16)可知，带隙基准参考电路的输出电压VREF为：
VREF＝VCTAT+VPTAT-VNL1-VNL2-VNL3-VNL4 (17)
其中，
由式(8)、式(10)、式(17)-式(21)可知，本发明的带隙基准电路的输出电压VREF的温度特性曲线可分为五个区域，其曲线图如图5所示：
区域1，温度T大于参考温度Tr1且小于参考温度Tr3，即Tr1＜T＜Tr3。在该区域中VNL1、VNL2、VNL3、VNL4均为可忽略的小，带隙基准参考电路的输出电压VREF主要由VPTAT和VCTAT贡献，带隙基准参考电路的输出电压VREF为：
VREF＝VCTAT+VPTAT (22)
区域2，温度T大于参考温度Tr2且小于参考温度Tr1，即Tr2＜T＜Tr1。在该区域中VNL2、VNL3、VNL4均为可忽略的小，带隙基准参考电路的输出电压VREF主要由VPTAT、VCTAT及VNL1贡献，带隙基准参考电路的输出电压VREF为：
VREF＝VCTAT+VPTAT-VNL1 (31)
区域3，温度T小于参考温度Tr2，即T＜Tr2。在该区域中VNL3、VNL4均为可忽略的小，带隙基准参考电路的输出电压VREF主要由VPTAT、VCTAT、VNL1及VNL2贡献，带隙基准参考电路的输出电压VREF为：
VREF＝VCTAT+VPTAT-VNL1-VNL2 (32)
区域4，温度T大于参考温度Tr3且小于参考温度Tr4，即Tr3＜T＜Tr4。在该区域中VNL1、VNL2、VNL4均为可忽略的小，带隙基准参考电路的输出电压VREF主要由VPTAT、VCTAT及VNL3贡献，带隙基准参考电路的输出电压VREF为：
VREF＝VCTAT+VPTAT-VNL3 (33)
区域5，温度T大于参考温度Tr4，即T＞Tr4。在该区域中VNL1、VNL2均为可忽略的小，带隙基准参考电路的输出电压VREF主要由VPTAT、VCTAT、VNL3及VNL4贡献，带隙基准参考电路的输出电压VREF为：
VREF＝VCTAT+VPTAT-VNL3-VNL4 (34)
图6为本发明的无双极晶体管的高阶温度补偿带隙基准参考电路的输出电压VREF的温度特性仿真曲线，其中横坐标为温度，纵坐标为带隙基准的输出电压。仿真结果显示，在-30℃～125℃的温度范围内，该无双极晶体管的高阶温度补偿带隙基准参考电路输出电压VREF的温度系数为1.48ppm/℃。
为提高带隙基准参考电路输出电压的电源抑制比，本发明采用了前调整器电路1，前调整器电路1的输出电压VREG为一阶带隙基准电路2、低温区域温度分段补偿电路3、高温区域温度分段补偿电路4提供工作电压。采用前调整器电路1提高带隙基准输出电压的电源抑制比的原理为：当电源电压VDD中存在纹波电压vdd时，会引起PMOS管M33的漏极同样出现纹波电压vreg，纹波电压vreg会引起PMOS管M4的栅极和漏极分别产生波动电压vd和vb，波动电压vd与波动电压vb分别输入由NMOS管M35、NMOS管M36、PMOS管M38以及PMOS管M39构成的差分放大器的输入端(即波动电压vd输入PMOS管M39的栅极，波动电压vb输入PMOS管M38的栅极)经放大后输出至NMOS管M37的栅极，并通过NMOS管M37抑制PMOS管M33漏极电压的变化，从而有效地抑制了外部电源电压VDD的变化，提高了带隙基准输出电压的电源抑制比。
图7为本发明的无双极晶体管的高阶温度补偿带隙基准参考电路的输出电压VREF的电源抑制比仿真曲线，其中横坐标为频率，纵坐标为带隙基准输出电压的电源抑制比。仿真结果显示，在1Hz～1GHz的频率范围内，本发明的无双极晶体管的高阶温度补偿带隙基准参考电路的输出电压在1Hz、100Hz、100kHz、1MHz频率处，其电源抑制比分别达到了-104.54dB、-104.54dB、-80.03dB、-32.2dB。
本申请的上述实施例中，通过提供一种无双极晶体管的高阶温度补偿带隙基准参考电路，包括前调整器电路、一阶带隙基准电路、低温区域温度分段补偿电路、高温区域温度分段补偿电路和启动电路。本申请实施例一阶带隙基准利用工作在亚阈值区的NMOS管实现，并采用温度分段补偿技术分别将低温区域的两个温度分段补偿电压(VNL11和VNL2)以及高温区域的两个温度分段补偿电压(VNL3和VNL4)从带隙基准电路的输出电压中抽去除，从而得到高阶温度补偿的基准电压VREF，采用该技术能够有效地降低基准电压的温度系数；本发明还采用前调整器技术，即在带隙基准电路中加入前调整器电路1，并将前调整器电路1的输出电压VREG作为一阶带隙基准电路2、低温区域温度分段补偿电路3以及高温区域温度分段补偿电路4的工作电源电压，采用该技术能够有效地提高基准电压的电源抑制比，从而得到高电源抑制比的带隙基准参考电路。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。
Claims (6)
1.一种无双极晶体管的高阶温度补偿带隙基准参考电路，包括一阶带隙基准电路(2)，其特征在于，还包括前调整器电路(1)、低温区域温度分段补偿电路(3)、高温区域温度分段补偿电路(4)以及启动电路(5)，其中，所述前调整器电路(1)的电压信号输出端分别接所述的一阶带隙基准电路(2)、低温区域温度分段补偿电路(3)、高温区域温度分段补偿电路(4)的工作电源电压输入端，所述一阶带隙基准电路(2)的信号输出端分别接所述前调整器电路(1)、低温区域温度分段补偿电路(3)以及高温区域温度分段补偿电路(4)的信号输入端，所述启动电路(5)的电压信号输入端还连接带隙基准的输出端，所述启动电路(5)的信号输出端分别接所述前调整器电路(1)、一阶带隙基准电路(2)、低温区域温度分段补偿电路(3)以及高温区域温度分段补偿电路(4)的启动信号输入端；
所述启动电路(5)为所述前调整器电路(1)、一阶带隙基准电路(2)、低温区域温度分段补偿电路(3)以及高温区域温度分段补偿电路(4)提供启动信号；所述一阶带隙基准电路(2)将亚阈值区NMOS管栅-源电压产生的负温度系数电压VCTAT以及两个工作在亚阈值区NMOS管栅-源电压之差产生的正温度系数电压VPTAT进行加权，且在参考温度T0处获得低温度系数的一阶带隙基准电压，所述低温区域温度分段补偿电路(3)在低温区域产生两个具有温度分段特性的电压即VNL1及VNL2，其中，当温度T大于等于参考温度Tr1时VNL1＝0，其中Tr1<T0，当温度T大于等于参考温度Tr2时VNL2＝0，其中Tr2<Tr1<T0，所述高温区域温度分段补偿电路(4)在高温区域产生两个具有温度分段特性的电压即VNL3及VNL4，其中，当温度T小于等于参考温度Tr3时VNL3＝0，其中Tr3>T0，当温度T小于等于参考温度Tr4时VNL4＝0，其中Tr4>Tr3>T0，且温度分段特性电压VNL1、VNL2、VNL3及VNL4对所述一阶带隙基准电路(2)产生的一阶带隙基准电压进行高阶温度补偿，所述前调整器电路(1)用于提高带隙基准电路输出电压的电源抑制比；
所述前调整器电路(1)包括：PMOS管M32、PMOS管M33、NMOS管M34、NMOS管M35、NMOS管M36、NMOS管M37、PMOS管M38以及PMOS管M39，其中PMOS管M32的源极分别与PMOS管M33的源极以及外部电源VDD相连，PMOS管M32的栅极分别与PMOS管M32的漏极、PMOS管M33的栅极、NMOS管M34的漏极以及NMOS管Ms6的漏极相连，NMOS管M34的源极分别与NMOS管M35的源极、NMOS管M36的源极、NMOS管M37的源极以及外部地线GND相连，NMOS管M34的栅极分别与NMOS管M35的栅极、NMOS管M36的栅极、NMOS管M36的漏极以及PMOS管M39的漏极相连，NMOS管M37的栅极分别与PMOS管M38的漏极以及NMOS管M35的漏极相连，NMOS管M37的漏极分别与PMOS管M33的漏极、PMOS管M38的源极、PMOS管M39的源极、PMOS管M3的源极、PMOS管M4的源极、PMOS管M5的源极、PMOS管M6的源极、PMOS管M7的源极、PMOS管M16的源极、PMOS管M17的源极、PMOS管M22的源极、PMOS管M23的源极、PMOS管M28的源极、PMOS管M29的源极、PMOS管M30的源极以及PMOS管M31的源极相连；
所述低温区域温度分段补偿电路(3)包括：PMOS管M6、PMOS管M7、PMOS管M16、PMOS管M17、NMOS管M8、NMOS管M9、NMOS管M10、NMOS管M11、NMOS管M12、NMOS管M13、NMOS管M14以及NMOS管M15，其中PMOS管M6的漏极分别与NMOS管M8的栅极、NMOS管M9的栅极、NMOS管M9的漏极以及NMOS管M10的漏极相连，PMOS管M7的漏极分别与NMOS管M10的栅极、NMOS管M11的栅极以及NMOS管M11的漏极相连，NMOS管M8的源极分别与NMOS管M9的源极、NMOS管M10的源极、NMOS管M11的源极、NMOS管M12的源极、NMOS管M13的源极、NMOS管M14的源极、NMOS管M15的源极以及外部地线GND相连，PMOS管M16的漏极分别与NMOS管M12的栅极、NMOS管M13的栅极、NMOS管M13的漏极以及NMOS管M14的漏极相连，PMOS管M17的漏极分别与NMOS管M14的栅极、NMOS管M15的栅极以及NMOS管M15的漏极相连；
所述高温区域温度分段补偿电路(4)包括：PMOS管M22、PMOS管M23、PMOS管M28、PMOS管M29、NMOS管M18、NMOS管M19、NMOS管M20、NMOS管M21，NMOS管M24、NMOS管M25、NMOS管M26以及NMOS管M27，其中PMOS管M22的漏极分别与NMOS管M18的漏极、NMOS管M18的栅极以及NMOS管M19的栅极相连，PMOS管M23的漏极分别与NMOS管M19的漏极、NMOS管M20的漏极、NMOS管M20的栅极以及NMOS管M21的栅极相连，NMOS管M18的源极分别与NMOS管M19的源极、NMOS管M20的源极、NMOS管M21的源极、NMOS管M24的源极、NMOS管M25的源极、NMOS管M26的源极、NMOS管M27的源极以及外部地线GND相连，PMOS管M28的漏极分别与NMOS管M24的漏极、NMOS管M24的栅极以及NMOS管M25的栅极相连，PMOS管M29的漏极分别与NMOS管M25的漏极、NMOS管M26的漏极、NMOS管M26的栅极以及NMOS管M27的栅极相连。
2.根据权利要求1所述的无双极晶体管的高阶温度补偿带隙基准参考电路，其特征在于，所述启动电路(5)包括：PMOS管Ms1、PMOS管Ms2、NMOS管Ms3、NMOS管Ms4、NMOS管Ms5以及NMOS管Ms6，其中PMOS管Ms1的源极与外部电源VDD相连，PMOS管Ms1的栅极与PMOS管Ms1的漏极以及PMOS管Ms2的源极相连，PMOS管Ms2的栅极分别与PMOS管Ms2的漏极、NMOS管Ms3的漏极、NMOS管Ms4的栅极、NMOS管Ms5的栅极以及NMOS管Ms6的栅极相连，NMOS管Ms3的源极分别与NMOS管Ms4的源极、NMOS管Ms5的源极、NMOS管Ms6的源极以及外部地线GND相连。
3.根据权利要求1所述的无双极晶体管的高阶温度补偿带隙基准参考电路，其特征在于，所述低温区域温度分段补偿电路(3)中PMOS管M6沟道宽长比是PMOS管M5沟道宽长的K1倍，PMOS管M7沟道宽长比是PMOS管M4沟道宽长比的K2倍，NMOS管M10与NMOS管M11具有相同的沟道宽长比，NMOS管M8沟道宽长比是NMOS管M9沟道宽长比的K3倍，NMOS管M8的漏极电流I8为式中；VGS1表示NMOS管M1的栅-源电压，VGS2表示NMOS管M2的栅-源电压，ΔVGS表示VGS1与VGS2之差，为：Tr1为参考温度，且Tr1＜T0，PMOS管M16沟道宽长比是PMOS管M5沟道宽长比的K4倍，PMOS管M17沟道宽长比是PMOS管M4沟道宽长比的K5倍，NMOS管M14与NMOS管M15具有相同的沟道宽长比，NMOS管M12沟道宽长比是NMOS管M13沟道宽长比的K6倍，NMOS管M12的漏极电流I12为式中，Tr2为参考温度，且Tr2＜Tr1。
4.根据权利要求1所述的无双极晶体管的高阶温度补偿带隙基准参考电路，其特征在于，所述高温区域温度分段补偿电路(3)中PMOS管M22沟道宽长比是PMOS管M5沟道宽长比的K7倍，NMOS管M18与NMOS管M19具有相同的沟道宽长比，PMOS管M23沟道宽长比是PMOS管M4沟道宽长比的K8倍，NMOS管M21沟道宽长比是NMOS管M20沟道宽长比的K9倍，NMOS管M21的漏极电流I21为
<mrow>
<msub>
<mi>I</mi>
<mn>21</mn>
</msub>
<mo>=</mo>
<mfenced open = "{" close = "">
<mtable>
<mtr>
<mtd>
<mn>0</mn>
</mtd>
<mtd>
<mrow>
<mi>T</mi>
<mo><</mo>
<msub>
<mi>T</mi>
<mrow>
<mi>r</mi>
<mn>3</mn>
</mrow>
</msub>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<msub>
<mi>K</mi>
<mn>9</mn>
</msub>
<mrow>
<mo>(</mo>
<msub>
<mi>K</mi>
<mn>8</mn>
</msub>
<mfrac>
<mrow>
<msub>
<mi>&Delta;V</mi>
<mrow>
<mi>G</mi>
<mi>S</mi>
</mrow>
</msub>
</mrow>
<msub>
<mi>R</mi>
<mn>2</mn>
</msub>
</mfrac>
<mo>-</mo>
<msub>
<mi>K</mi>
<mn>7</mn>
</msub>
<mfrac>
<msub>
<mi>V</mi>
<mrow>
<mi>G</mi>
<mi>S</mi>
<mn>1</mn>
</mrow>
</msub>
<msub>
<mi>R</mi>
<mn>3</mn>
</msub>
</mfrac>
<mo>)</mo>
</mrow>
</mrow>
</mtd>
<mtd>
<mrow>
<mi>T</mi>
<mo>&GreaterEqual;</mo>
<msub>
<mi>T</mi>
<mrow>
<mi>r</mi>
<mn>3</mn>
</mrow>
</msub>
</mrow>
</mtd>
</mtr>
</mtable>
</mfenced>
</mrow>
式中，Tr3是参考温度，且Tr3＞T0，VGS1表示NMOS管M1的栅-源电压，VGS2表示NMOS管M2的栅-源电压，ΔVGS表示VGS1与VGS2之差，为：PMOS管M28沟道宽长比是PMOS管M5沟道宽长比的K10倍，NMOS管M24与NMOS管M25具有相同的沟道宽长比，PMOS管M29沟道宽长比是PMOS管M4沟道宽长比的K11倍，NMOS管M27沟道宽长比是NMOS管M26沟道宽长比的K12倍，NMOS管M27的漏极电流I27为
<mrow>
<msub>
<mi>I</mi>
<mn>27</mn>
</msub>
<mo>=</mo>
<mfenced open = "{" close = "">
<mtable>
<mtr>
<mtd>
<mn>0</mn>
</mtd>
<mtd>
<mrow>
<mi>T</mi>
<mo><</mo>
<msub>
<mi>T</mi>
<mrow>
<mi>r</mi>
<mn>4</mn>
</mrow>
</msub>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<msub>
<mi>K</mi>
<mn>12</mn>
</msub>
<mrow>
<mo>(</mo>
<msub>
<mi>K</mi>
<mn>11</mn>
</msub>
<mfrac>
<mrow>
<msub>
<mi>&Delta;V</mi>
<mrow>
<mi>G</mi>
<mi>S</mi>
</mrow>
</msub>
</mrow>
<msub>
<mi>R</mi>
<mn>2</mn>
</msub>
</mfrac>
<mo>-</mo>
<msub>
<mi>K</mi>
<mn>10</mn>
</msub>
<mfrac>
<msub>
<mi>V</mi>
<mrow>
<mi>G</mi>
<mi>S</mi>
<mn>1</mn>
</mrow>
</msub>
<msub>
<mi>R</mi>
<mn>3</mn>
</msub>
</mfrac>
<mo>)</mo>
</mrow>
</mrow>
</mtd>
<mtd>
<mrow>
<mi>T</mi>
<mo>&GreaterEqual;</mo>
<msub>
<mi>T</mi>
<mrow>
<mi>r</mi>
<mn>4</mn>
</mrow>
</msub>
</mrow>
</mtd>
</mtr>
</mtable>
</mfenced>
</mrow>
式中，Tr4为参考温度，且Tr4＞Tr3。
5.根据权利要求1所述的无双极晶体管的高阶温度补偿带隙基准参考电路，其特征在于，所述输出电压VREF为
VREF＝VCTAT+VPTAT-VNL1-VNL2-VNL3-VNL4
其中，VCTAT为具有负温度系数电压，VGS1表示NMOS管M1的栅-源电压，VGS2表示NMOS管M2的栅-源电压，ΔVGS表示VGS1与VGS2之差，为：
VPTAT为具有正温度系数电压，VNL1为低温区具有温度分段特性电压，
VNL2为低温区具有温度分段特性电压，
VNL3为高温区具有温度分段特性的电压，
<mrow>
<msub>
<mi>V</mi>
<mrow>
<mi>N</mi>
<mi>L</mi>
<mn>3</mn>
</mrow>
</msub>
<mo>=</mo>
<mfenced open = "{" close = "">
<mtable>
<mtr>
<mtd>
<mn>0</mn>
</mtd>
<mtd>
<mrow>
<mi>T</mi>
<mo><</mo>
<msub>
<mi>T</mi>
<mrow>
<mi>r</mi>
<mn>3</mn>
</mrow>
</msub>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<msub>
<mi>R</mi>
<mn>4</mn>
</msub>
<msub>
<mi>K</mi>
<mn>9</mn>
</msub>
<mrow>
<mo>(</mo>
<msub>
<mi>K</mi>
<mn>8</mn>
</msub>
<mfrac>
<mrow>
<msub>
<mi>&Delta;V</mi>
<mrow>
<mi>G</mi>
<mi>S</mi>
</mrow>
</msub>
</mrow>
<msub>
<mi>R</mi>
<mn>2</mn>
</msub>
</mfrac>
<mo>-</mo>
<msub>
<mi>K</mi>
<mn>7</mn>
</msub>
<mfrac>
<msub>
<mi>V</mi>
<mrow>
<mi>G</mi>
<mi>S</mi>
<mn>1</mn>
</mrow>
</msub>
<msub>
<mi>R</mi>
<mn>3</mn>
</msub>
</mfrac>
<mo>)</mo>
</mrow>
</mrow>
</mtd>
<mtd>
<mrow>
<mi>T</mi>
<mo>&GreaterEqual;</mo>
<msub>
<mi>T</mi>
<mrow>
<mi>r</mi>
<mn>3</mn>
</mrow>
</msub>
</mrow>
</mtd>
</mtr>
</mtable>
</mfenced>
</mrow>
VNL4为高温区具有温度分段特性的电压，
<mrow>
<msub>
<mi>V</mi>
<mrow>
<mi>N</mi>
<mi>L</mi>
<mn>4</mn>
</mrow>
</msub>
<mo>=</mo>
<mfenced open = "{" close = "">
<mtable>
<mtr>
<mtd>
<mn>0</mn>
</mtd>
<mtd>
<mrow>
<mi>T</mi>
<mo><</mo>
<msub>
<mi>T</mi>
<mrow>
<mi>r</mi>
<mn>4</mn>
</mrow>
</msub>
</mrow>
</mtd>
</mtr>
<mtr>
<mtd>
<mrow>
<mo>(</mo>
<msub>
<mi>R</mi>
<mn>4</mn>
</msub>
<mo>+</mo>
<msub>
<mi>R</mi>
<mn>5</mn>
</msub>
<mo>)</mo>
<msub>
<mi>K</mi>
<mn>12</mn>
</msub>
<mo>(</mo>
<msub>
<mi>K</mi>
<mn>11</mn>
</msub>
<mfrac>
<mrow>
<msub>
<mi>&Delta;V</mi>
<mrow>
<mi>G</mi>
<mi>S</mi>
</mrow>
</msub>
</mrow>
<msub>
<mi>R</mi>
<mn>2</mn>
</msub>
</mfrac>
<mo>-</mo>
<msub>
<mi>K</mi>
<mn>10</mn>
</msub>
<mfrac>
<msub>
<mi>V</mi>
<mrow>
<mi>G</mi>
<mi>S</mi>
<mn>1</mn>
</mrow>
</msub>
<msub>
<mi>R</mi>
<mn>3</mn>
</msub>
</mfrac>
<mo>)</mo>
</mrow>
</mtd>
<mtd>
<mrow>
<mi>T</mi>
<mo>&GreaterEqual;</mo>
<msub>
<mi>T</mi>
<mrow>
<mi>r</mi>
<mn>4</mn>
</mrow>
</msub>
</mrow>
</mtd>
</mtr>
</mtable>
</mfenced>
<mo>.</mo>
</mrow>
6.根据权利要求1所述的无双极晶体管的高阶温度补偿带隙基准参考电路，其特征在于，所述启动电路(5)只在带隙基准参考电路上电时发挥作用，当带隙基准参考电路启动完成后，启动电路(5)停止工作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611151739.8A CN106774592B (zh) | 2016-12-14 | 2016-12-14 | 一种无双极晶体管的高阶温度补偿带隙基准参考电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201611151739.8A CN106774592B (zh) | 2016-12-14 | 2016-12-14 | 一种无双极晶体管的高阶温度补偿带隙基准参考电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106774592A CN106774592A (zh) | 2017-05-31 |
| CN106774592B true CN106774592B (zh) | 2018-02-27 |
Family
ID=58887897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201611151739.8A Active CN106774592B (zh) | 2016-12-14 | 2016-12-14 | 一种无双极晶体管的高阶温度补偿带隙基准参考电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106774592B (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107861557B (zh) * | 2017-11-01 | 2019-11-12 | 重庆邮电大学 | 一种mos管实现二极管的高阶温度补偿带隙基准电路 |
| CN107783586B (zh) * | 2017-11-10 | 2022-12-20 | 佛山科学技术学院 | 一种无双极晶体管的电压基准源电路 |
| CN107943192A (zh) * | 2018-01-05 | 2018-04-20 | 天津工业大学 | 一种超高精度的带隙基准源电路 |
| CN108762367B (zh) * | 2018-06-05 | 2020-04-07 | 西安邮电大学 | 一种混合调整型温度补偿带隙基准电路 |
| US11137788B2 (en) * | 2018-09-04 | 2021-10-05 | Stmicroelectronics International N.V. | Sub-bandgap compensated reference voltage generation circuit |
| CN109254612B (zh) * | 2018-09-13 | 2019-09-10 | 重庆邮电大学 | 一种高阶温度补偿的带隙基准电路 |
| CN109491439B (zh) * | 2018-12-17 | 2020-12-11 | 暨南大学 | 一种基准电压源及其工作方法 |
| CN110728110A (zh) * | 2019-10-25 | 2020-01-24 | 上海华虹宏力半导体制造有限公司 | 一种提高mos器件模型精度的方法 |
| CN111930169B (zh) * | 2020-07-27 | 2022-02-11 | 重庆邮电大学 | 一种负反馈分段曲率补偿带隙基准电路 |
| CN112379717B (zh) * | 2020-11-24 | 2022-03-22 | 重庆邮电大学 | 一种全mos管的基准参考电路 |
| CN113093856B (zh) * | 2021-03-31 | 2022-12-30 | 黄山学院 | 用于高压栅驱动芯片的高精度带隙基准电压产生电路 |
| CN113220063B (zh) * | 2021-05-13 | 2022-03-15 | 福建农林大学 | 一种低温漂、高精度的带隙基准电压源 |
| CN113804319A (zh) * | 2021-10-15 | 2021-12-17 | 南方电网数字电网研究院有限公司 | 温度传感器及集成电路 |
| US11927975B2 (en) * | 2021-11-30 | 2024-03-12 | Pixart Imaging Incorporation | Regulator circuit and reference circuit having high PSRR and switch circuit thereof |
| CN114371759A (zh) * | 2021-12-02 | 2022-04-19 | 青岛信芯微电子科技股份有限公司 | 一种带隙基准电压源、集成芯片及基准电压产生方法 |
| CN114237340B (zh) * | 2021-12-27 | 2024-05-10 | 江苏润石科技有限公司 | 分段温度补偿基准电压源 |
| CN114326910B (zh) * | 2021-12-30 | 2022-09-20 | 西安电子科技大学 | 一种带隙基准电压产生电路 |
| CN114489222A (zh) * | 2022-02-10 | 2022-05-13 | 重庆邮电大学 | 一种用于电源芯片的带隙基准电路 |
| CN114489223A (zh) * | 2022-02-21 | 2022-05-13 | 重庆邮电大学 | 一种用于dc-dc开关电源芯片的高psrr带隙电压源电路 |
| CN115390613B (zh) * | 2022-10-28 | 2023-01-03 | 成都市安比科技有限公司 | 一种带隙基准电压源 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301321B1 (en) * | 2006-09-06 | 2007-11-27 | Faraday Technology Corp. | Voltage reference circuit |
| CN104166423A (zh) * | 2014-08-27 | 2014-11-26 | 电子科技大学 | 一种具有全温度范围补偿特性的基准源 |
| CN104914915A (zh) * | 2015-05-08 | 2015-09-16 | 河北新华北集成电路有限公司 | 高精度的负压分段补偿带隙基准电压源电路 |
| CN105807838A (zh) * | 2016-05-18 | 2016-07-27 | 重庆邮电大学 | 高阶温度补偿带隙基准电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101241378B1 (ko) * | 2008-12-05 | 2013-03-07 | 한국전자통신연구원 | 기준 바이어스 발생 회로 |
-
2016
- 2016-12-14 CN CN201611151739.8A patent/CN106774592B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7301321B1 (en) * | 2006-09-06 | 2007-11-27 | Faraday Technology Corp. | Voltage reference circuit |
| CN104166423A (zh) * | 2014-08-27 | 2014-11-26 | 电子科技大学 | 一种具有全温度范围补偿特性的基准源 |
| CN104914915A (zh) * | 2015-05-08 | 2015-09-16 | 河北新华北集成电路有限公司 | 高精度的负压分段补偿带隙基准电压源电路 |
| CN105807838A (zh) * | 2016-05-18 | 2016-07-27 | 重庆邮电大学 | 高阶温度补偿带隙基准电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106774592A (zh) | 2017-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106774592B (zh) | 一种无双极晶体管的高阶温度补偿带隙基准参考电路 | |
| CN104977969B (zh) | 一种高电源抑制比高阶曲率补偿的带隙基准参考电路 | |
| CN105807838A (zh) | 高阶温度补偿带隙基准电路 | |
| CN111930169B (zh) | 一种负反馈分段曲率补偿带隙基准电路 | |
| CN114489221B (zh) | 一种带隙基准电压源电路及带隙基准电压源 | |
| CN114690831B (zh) | 一种电流自偏置的串联cmos带隙基准源 | |
| CN111781983A (zh) | 一种高电源抑制比亚阈值mosfet补偿带隙基准电压电路 | |
| TW201308038A (zh) | 帶隙電路 | |
| Amaravati et al. | 800-nA process-and-voltage-invariant 106-dB PSRR PTAT current reference | |
| CN112034921A (zh) | 一种基于跨导线性环路技术的高阶带隙基准电路 | |
| CN114200997A (zh) | 一种无运放型曲率补偿带隙基准电压源 | |
| CN109116904B (zh) | 一种偏置电路 | |
| CN111158421A (zh) | 一种分段补偿的带隙基准电压源电路 | |
| CN113253788B (zh) | 基准电压电路 | |
| Meng et al. | A-80dB PSRR 1.166 ppm/° C bandgap voltage reference with improved high-order temperature compensation | |
| Liu et al. | A high accuracy CMOS subthreshold voltage reference with offset cancellation and thermal compensation | |
| CN219016862U (zh) | 一种指数型温度补偿的无运放带隙基准电路 | |
| CN111813177A (zh) | 一种带有负反馈的高性能cmos电压基准源 | |
| CN108181968B (zh) | 一种基准电压产生电路 | |
| CN107783586B (zh) | 一种无双极晶体管的电压基准源电路 | |
| JP5382697B2 (ja) | 基準回路 | |
| Peng et al. | Implementation of a low TC high PSRR CMOS bandgap voltage reference circuit | |
| CN115469704A (zh) | 一种高psrr亚阈值cmos基准电压源 | |
| CN114489223A (zh) | 一种用于dc-dc开关电源芯片的高psrr带隙电压源电路 | |
| CN113804319A (zh) | 温度传感器及集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20181114 Address after: 402260 Shuangfu Industrial Park, Shuangfu Street, Jiangjin District, Chongqing Patentee after: Chongqing Medical Zhouzhou Information Technology Co., Ltd. Address before: 400065 Chongwen Road, Nanshan Street, Nanan District, Chongqing Patentee before: Chongqing University of Posts and Telecommunications |
|
| TR01 | Transfer of patent right |