CN111158421A - 一种分段补偿的带隙基准电压源电路 - Google Patents

一种分段补偿的带隙基准电压源电路 Download PDF

Info

Publication number
CN111158421A
CN111158421A CN202010023088.4A CN202010023088A CN111158421A CN 111158421 A CN111158421 A CN 111158421A CN 202010023088 A CN202010023088 A CN 202010023088A CN 111158421 A CN111158421 A CN 111158421A
Authority
CN
China
Prior art keywords
pmos
transistor
tube
temperature
reference voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010023088.4A
Other languages
English (en)
Other versions
CN111158421B (zh
Inventor
周前能
王梨力
李红娟
熊素雅
杜永彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University of Post and Telecommunications
Original Assignee
Chongqing University of Post and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Post and Telecommunications filed Critical Chongqing University of Post and Telecommunications
Priority to CN202010023088.4A priority Critical patent/CN111158421B/zh
Publication of CN111158421A publication Critical patent/CN111158421A/zh
Application granted granted Critical
Publication of CN111158421B publication Critical patent/CN111158421B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明请求保护一种分段补偿的带隙基准电压源电路，包括启动电路、一阶带隙基准电压源电路及温度分段补偿产生电路。本发明采用两个PNP型三极管发射极‑基极电压之差在电阻R3上产生的电流以及PNP型三极管Q1的发射极‑基极电压VEB1在电阻R2上产生的电流进行加权产生一阶温度补偿电流，一阶温度补偿电流在电阻R5与R4上产生一阶温度补偿带隙电压，同时一阶温度补偿电流为温度分段补偿产生电路提供偏置电流，温度分段补偿产生电路产生四种不同温度区域的分段温度补偿电流并在电阻R4上产生分段温度补偿电压对一阶温度补偿带隙电压进行高阶温度补偿，从而获得高性能的带隙基准参考电压。

Description

一种分段补偿的带隙基准电压源电路
技术领域
本发明属于微电子技术领域，具体涉及一种分段补偿的带隙基准电压源电路。
背景技术
基准电压源作为模拟集成电路系统、数模混合集成电路系统等核心模块之一，要求基准电压源能够提供高性能偏置电压。带隙基准电压源能提供与温度无关、电源电压无关以及工艺无关的参考电压，常作为集成电路系统的偏置电路。带隙基准电压源的性能特性会影响集成电路系统的性能特性。
图1为一种传统的带隙基准电压源电路，其中电阻R1～R2采用相同材料，PNP型三极管Q2的发射极面积是PNP型三极管Q1发射极面积的N倍，PMOS管M1～M3完全相同，误差放大器A1的低频增益Ad有Ad>>1，则带隙基准电压源的输出电压VREF为
Figure BDA0002361494240000011
其中，q是电子电荷量，k是玻尔兹曼常数，T是绝对温度，VEB3是PNP型三极管Q3的发射极-基极电压，R1是电阻R1的阻抗，R2是电阻R2的阻抗。通过优化电阻相关参数可在一定温度范围内获得具有零温度特性的参考电压VREF。由于VEB3具有温度非线性，因而传统的一阶带隙基准电压源电路的输出电压具有高温漂系数的问题，使得传统的一阶带隙基准电压源在高精度系统中的应用受到了很大的限制。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种分段补偿的带隙基准电压源电路。本发明的技术方案如下：
一种分段补偿的带隙基准电压源电路，其包括：启动电路、一阶带隙基准电压源电路及温度分段补偿产生电路，其中所述启动电路的信号输出端接所述一阶带隙基准电压源电路的启动信号输入端，所述一阶带隙基准电压源电路的信号输出端分别接所述启动电路的信号输入端以及所述温度分段补偿产生电路的信号输入端，所述温度分段补偿产生电路的信号输出端接所述一阶带隙基准电压源电路的信号输入端；所述启动电路为所述一阶带隙基准电压源电路提供启动信号，所述一阶带隙基准电压源电路用于产生一阶带隙基准电压并为所述温度分段补偿产生电路提供偏置信号，所述温度分段补偿产生电路的四种输出电流在电阻R4上产生的电压对所述一阶带隙基准电压源电路产生的一阶带隙基准电压进行温度补偿。
进一步的，所述启动电路包括：PMOS管Ms1、PMOS管Ms2、PMOS管Ms3、PMOS管Ms4、PMOS管Ms5、NMOS管Ms6及NMOS管Ms7，其中PMOS管Ms5的源极与外部电源VDD相连，PMOS管Ms5的栅极分别与PMOS管Ms5的漏极以及PMOS管Ms4的源极相连，PMOS管Ms4的栅极分别与PMOS管Ms4的漏极以及PMOS管Ms3的源极相连，PMOS管Ms3的栅极分别与PMOS管Ms3的漏极、NMOS管Ms7的栅极、NMOS管Ms6的栅极以及NMOS管Ms2的漏极相连，NMOS管Ms2的源极与NMOS管Ms1的漏极相连，NMOS管Ms1的源极分别与NMOS管Ms6的源极以及外部地GND相连，NMOS管Ms7的源极与NMOS管Ms6的漏极相连。
进一步的，所述一阶带隙基准电压源电路包括：PMOS管M1、PMOS管M2、PMOS管M3、误差放大器A1、PNP型三极管Q1、PNP型三极管Q2、电阻R1、电阻R2、电阻R3、电阻R4及电阻R5，其中PMOS管M1的源极分别与PMOS管M2的源极、PMOS管M3的源极以及外部电源VDD相连，PMOS管M1的栅极分别与NMOS管Ms7的漏极、误差放大器A1的输出端、PMOS管M2的栅极、PMOS管M3的栅极、PMOS管M4的栅极、PMOS管M5的栅极、PMOS管M8的栅极、PMOS管M10的栅极、PMOS管M11的栅极以及PMOS管M13的栅极相连，PMOS管M1的漏极分别与误差放大器A1的反相输入端、PNP型三极管Q1的发射极以及电阻R1的一端相连，电阻R1的另一端分别与PNP型三极管Q1的基极、PNP型三极管Q1的集电极、PNP型三极管Q2的集电极、PNP型三极管Q2的基极、电阻R2的一端以及外部地GND相连，电阻R2的另一端分别与误差放大器A1的同相输入端、PMOS管M2的漏极以及电阻R3的一端相连，电阻R3的另一端与PNP型三极管Q2的发射极相连，PMOS管M3的漏极分别与带隙基准电压源电路输出端VREF、NMOS管Ms2的栅极、NMOS管Ms1的栅极以及电阻R5的一端相连，电阻R5的另一端分别与NMOS管M6的源极、PMOS管M7的漏极、NMOS管M12的源极、PMOS管M7的漏极以及电阻R4的一端相连，电阻R4的另一端与外部地GND相连。
进一步的，所述一阶带隙基准电压源电路中，PMOS管M1与PMOS管M2具有相同的沟道宽长比，PNP型三极管Q2的发射极面积是PNP型三极管Q1的N倍，电阻R1与电阻R2完全一样，且所有电阻采用同一材料；PMOS管M3与PMOS管M2具有相同的沟道宽长比，误差放大器A1的低频增益Ad有Ad>>1，则一阶温度补偿的带隙基准电压VREF1为
Figure BDA0002361494240000031
其中k为波尔兹曼常数，T为绝对温度，N为PNP型三极管Q2发射极面积与PNP型三极管Q1发射极面积之比，q为电子电荷量，VEB1为PNP性三极管Q1的发射极-基极电压，R2～R5分别为电阻R2～R5的阻值，在室温T0处通过优化电阻R2、电阻R4以及参数N能获得一阶带隙基准参考电压VREF1。
进一步的，所述温度分段补偿产生电路包括：PMOS管M4、PMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8、NMOS管M9、PMOS管M10、PMOS管M11、NMOS管M12、PMOS管M13、PMOS管M14、NMOS管M15、PNP型三极管Q3及PNP型三极管Q4，其中PMOS管M4的源极分别与PMOS管M5的源极、PMOS管M8的源极、PMOS管M10的源极、PMOS管M11的源极、PMOS管M13的源极以及外部电源VDD相连，PMOS管M4的漏极分别与NMOS管M6的栅极、PMOS管M7的栅极以及PNP型Q3的发射极相连，PNP型三极管Q3的基极分别与PNP型三极管Q3的集电极、PNP型三极管Q4的基极、PNP型三极管Q4的集电极、NMOS管M9的源极、NMOS管M15的源极以及外部地GND相连，PMOS管M5的漏极与NMOS管M6的漏极相连，PMOS管M8的漏极分别与PMOS管M7的源极、NMOS管M9的栅极以及NMOS管M9的漏极相连，PMOS管M10的漏极分别与NMOS管M12的栅极、PMOS管M14的栅极以及PNP型三极管Q4的发射极相连，PMOS管M11的漏极与NMOS管M12的漏极相连，PMOS管M13的漏极分别与PMOS管M14的源极、NMOS管M15的栅极以及NMOS管M15的漏极相连。
进一步的，所述温度分段补偿产生电路中，PMOS管M4的沟道宽长比是PMOS管M2的β1倍，PMOS管M10的沟道宽长比是PMOS管M2的β2倍，且β1<β2，PNP型三极管Q3与Q4完全一样，则PNP型三极管Q3的发射极-基极电压VEB3与PNP型三极管Q4的发射极-基极电压VEB4有VEB3<VEB4；通过优化参数β1，使得NMOS管M6在T<Tr1温度区域工作在饱和区以及在T>Tr1温度区域工作在截止区，PMOS管M7在T>Tr3温度区域工作在饱和区以及在T<Tr3温度区域工作在截止区，其中Tr1为参考温度，T0为室温温度，Tr3为参考温度，且Tr1<T0及Tr3>T0；通过优化参数β2，使得NMOS管M12在T<Tr2温度区域工作在饱和区以及在T>Tr2温度区域工作在截止区，PMOS管M14在T>Tr4温度区域工作在饱和区以及在T<Tr4温度区域工作在截止区，其中Tr2为参考温度且Tr1<Tr2<T0，Tr4为参考温度且Tr4>Tr3>T0；则NMOS管M6漏极电流I6在电阻R4上产生的电压VNL1为
Figure BDA0002361494240000041
PMOS管M7漏极电流I7在电阻R4上产生的电压VNL3为
Figure BDA0002361494240000042
NMOS管M12漏极电流I12在电阻R4上产生的电压VNL2为
Figure BDA0002361494240000043
PMOS管M14漏极电流I14在电阻R4上产生的电压VNL4为
Figure BDA0002361494240000051
其中μn为电子迁移率，Cox为单位面积栅氧化层电容，(W/L)6为NMOS管M6的沟道宽长比，VA为节点A的电压，VTHn为NMOS管的阈值电压，μp为空穴迁移率，(W/L)7为PMOS管M7的沟道宽长比，VTHp为NMOS管的阈值电压，VGS9为NMOS管M9的栅源电压，(W/L)12为NMOS管M12的沟道宽长比，(W/L)14为PMOS管M14的沟道宽长比，VGS15为NMOS管M15的栅源电压，R4为电阻R4的阻值。
进一步的，所述分段补偿的带隙基准电压源电路的输出电压VREF为VREF＝VREF1+(VNL1+VNL2+VNL3+VNL4)，其中VREF1为所述一阶带隙基准电压源电路产生的一阶带隙基准参考电压，VNL1为NMOS管M6漏极电流I6在电阻R4上产生的电压，VNL3为PMOS管M7漏极电流I7在电阻R4上产生的电压，VNL2为NMOS管M12漏极电流I12在电阻R4上产生的电压，VNL4为PMOS管M14漏极电流I14在电阻R4上产生的电压，VREF1为一阶带隙基准电压，因子VNL1+VNL2+VNL3+VNL4补偿VREF1中温度高阶非线性，从而获得高阶温度补偿带隙基准电压VREF。
本发明的优点及有益效果如下：
本发明通过提供一种分段补偿的带隙基准电压源电路，一阶带隙基准电压源电路产生一阶温度补偿电流并在电阻R5与R4上产生一阶温度补偿带隙电压，同时一阶温度补偿电流为温度分段补偿产生电路提供偏置电流；温度分段补偿产生电路通过采用NMOS管M6在T<Tr1温度区域工作在饱和区以及在T>Tr1温度区域工作在截止区、PMOS管M7在T>Tr3温度区域工作在饱和区以及在T<Tr3温度区域工作在截止区、NMOS管M12在T<Tr2温度区域工作在饱和区以及在T>Tr2温度区域工作在截止区、PMOS管M14在T>Tr4温度区域工作在饱和区以及在T<Tr4温度区域工作在截止区(其中，Tr1为参考温度，T0为室温温度，Tr3为参考温度，Tr2为参考温度且Tr1<Tr2<T0，Tr4为参考温度，且Tr1<T0、Tr3>T0及Tr4>Tr3>T0)等技术产生四种温度分段补偿电流(即NMOS管M6漏极电流I6、PMOS管M7漏极电流I7、NMOS管M12漏极电流I12及PMOS管M14漏极电流I14)，该四种温度分段补偿电流I6、I7、I12及I14在电阻R4上产生的四种不同温度区域的分段温度补偿电压对一阶温度补偿带隙电压中PNP型三极管发射极-基极电压的温度高阶非线性进行补偿，从而获得高性能的带隙基准参考电压。
附图说明
图1是传统带隙基准电路原理图；
图2为本发明提供优选实施例的一种分段补偿的带隙基准电压源电路原理图；
图3为本发明提供优选实施例的一种分段补偿的带隙基准电压源电路输出电压的温度特性仿真图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是：
本申请实施例中一阶带隙基准电压源电路采用两个PNP型三极管发射极-基极电压之差在电阻R3上产生的电流以及PNP型三极管Q1的发射极-基极电压VEB1在电阻R2上产生的电流进行加权产生一阶温度补偿电流，一阶温度补偿电流在电阻R5与R4上产生一阶温度补偿带隙电压，同时一阶温度补偿电流为温度分段补偿产生电路提供偏置电流，温度分段补偿产生电路产生四种不同温度区域的分段温度补偿电流并在电阻R4上产生分段温度补偿电压对一阶温度补偿带隙电压进行高阶温度补偿，从而获得高性能的带隙基准参考电压。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式，对上述技术方案进行详细说明。
实施例
一种分段补偿的带隙基准电压源电路，其包括：启动电路1、一阶带隙基准电压源电路2及温度分段补偿产生电路3，其中所述启动电路1的信号输出端接所述一阶带隙基准电压源电路2的启动信号输入端，所述一阶带隙基准电压源电路2的信号输出端分别接所述启动电路1的信号输入端以及所述温度分段补偿产生电路3的信号输入端，所述温度分段补偿产生电路3的信号输出端接所述一阶带隙基准电压源电路2的信号输入端；所述启动电路1为所述一阶带隙基准电压源电路2提供启动信号，所述一阶带隙基准电压源电路2用于产生一阶带隙基准电压并为所述温度分段补偿产生电路3提供偏置信号，所述温度分段补偿产生电路3的四种输出电流在电阻R4上产生的电压对所述一阶带隙基准电压源电路2产生的一阶带隙基准电压进行温度补偿。
启动电路1只在带隙基准电路上电时发挥作用，当带隙基准电路启动完成后，启动电路停止工作，避免了启动电路对后面电路的影响。
作为一种优选的技术方案，如图2所示，所述启动电路1包括：PMOS管Ms1、PMOS管Ms2、PMOS管Ms3、PMOS管Ms4、PMOS管Ms5、NMOS管Ms6及NMOS管Ms7，其中PMOS管Ms5的源极与外部电源VDD相连，PMOS管Ms5的栅极分别与PMOS管Ms5的漏极以及PMOS管Ms4的源极相连，PMOS管Ms4的栅极分别与PMOS管Ms4的漏极以及PMOS管Ms3的源极相连，PMOS管Ms3的栅极分别与PMOS管Ms3的漏极、NMOS管Ms7的栅极、NMOS管Ms6的栅极以及NMOS管Ms2的漏极相连，NMOS管Ms2的源极与NMOS管Ms1的漏极相连，NMOS管Ms1的源极分别与NMOS管Ms6的源极以及外部地GND相连，NMOS管Ms7的源极与NMOS管Ms6的漏极相连；
所述一阶带隙基准电压源电路2包括：PMOS管M1、PMOS管M2、PMOS管M3、误差放大器A1、PNP型三极管Q1、PNP型三极管Q2、电阻R1、电阻R2、电阻R3、电阻R4及电阻R5，其中PMOS管M1的源极分别与PMOS管M2的源极、PMOS管M3的源极以及外部电源VDD相连，PMOS管M1的栅极分别与NMOS管Ms7的漏极、误差放大器A1的输出端、PMOS管M2的栅极、PMOS管M3的栅极、PMOS管M4的栅极、PMOS管M5的栅极、PMOS管M8的栅极、PMOS管M10的栅极、PMOS管M11的栅极以及PMOS管M13的栅极相连，PMOS管M1的漏极分别与误差放大器A1的反相输入端、PNP型三极管Q1的发射极以及电阻R1的一端相连，电阻R1的另一端分别与PNP型三极管Q1的基极、PNP型三极管Q1的集电极、PNP型三极管Q2的集电极、PNP型三极管Q2的基极、电阻R2的一端以及外部地GND相连，电阻R2的另一端分别与误差放大器A1的同相输入端、PMOS管M2的漏极以及电阻R3的一端相连，电阻R3的另一端与PNP型三极管Q2的发射极相连，PMOS管M3的漏极分别与带隙基准电压源电路输出端VREF、NMOS管Ms2的栅极、NMOS管Ms1的栅极以及电阻R5的一端相连，电阻R5的另一端分别与NMOS管M6的源极、PMOS管M7的漏极、NMOS管M12的源极、PMOS管M7的漏极以及电阻R4的一端相连，电阻R4的另一端与外部地GND相连；
所述温度分段补偿产生电路3包括：PMOS管M4、PMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8、NMOS管M9、PMOS管M10、PMOS管M11、NMOS管M12、PMOS管M13、PMOS管M14、NMOS管M15、PNP型三极管Q3及PNP型三极管Q4，其中PMOS管M4的源极分别与PMOS管M5的源极、PMOS管M8的源极、PMOS管M10的源极、PMOS管M11的源极、PMOS管M13的源极以及外部电源VDD相连，PMOS管M4的漏极分别与NMOS管M6的栅极、PMOS管M7的栅极以及PNP型Q3的发射极相连，PNP型三极管Q3的基极分别与PNP型三极管Q3的集电极、PNP型三极管Q4的基极、PNP型三极管Q4的集电极、NMOS管M9的源极、NMOS管M15的源极以及外部地GND相连，PMOS管M5的漏极与NMOS管M6的漏极相连，PMOS管M8的漏极分别与PMOS管M7的源极、NMOS管M9的栅极以及NMOS管M9的漏极相连，PMOS管M10的漏极分别与NMOS管M12的栅极、PMOS管M14的栅极以及PNP型三极管Q4的发射极相连，PMOS管M11的漏极与NMOS管M12的漏极相连，PMOS管M13的漏极分别与PMOS管M14的源极、NMOS管M15的栅极以及NMOS管M15的漏极相连。
所述一阶带隙基准电压源电路2中，误差放大器A1是现有技术
所述一阶带隙基准电压源电路2中，PMOS管M1与PMOS管M2具有相同的沟道宽长比，PNP型三极管Q2的发射极面积是PNP型三极管Q1的N倍，电阻R1与电阻R2完全一样，且所有电阻采用同一材料。误差放大器A1的低频增益Ad有Ad>>1，则PMOS管M2的漏极电流I2有
式中，k为波尔兹曼常数，T为绝对温度，q为电子电荷量，R3为电阻R3的阻值，VEB1为PNP性三极管Q1的发射极-基极电压，R2为电阻R2的阻值。PMOS管M3与PMOS管M2具有相同的沟道宽长比，则所述一阶温度补偿的带隙基准电压VREF1为
Figure BDA0002361494240000092
式中，R4与R5分别为电阻R4与电阻R5的阻值。PNP型三极管Q1的发射极-基极电压VEB1具有负温度，因子
Figure BDA0002361494240000093
具有正温度系数，因而在室温T0处通过优化电阻R2、电阻R4以及参数N能获得
Figure BDA0002361494240000094
因而，电压VREF1为一阶带隙基准参考电压。
所述温度分段补偿产生电路3中，PMOS管M4的沟道宽长比是PMOS管M2的β1倍，PMOS管M10的沟道宽长比是PMOS管M2的β2倍，且β1<β2，PNP型三极管Q3与Q4完全一样，则PNP型三极管Q3的发射极-基极电压VEB3与PNP型三极管Q4的发射极-基极电压VEB4有VEB3<VEB4。通过优化参数β1，使得NMOS管M6在T<Tr1温度区域工作在饱和区以及在T>Tr1温度区域工作在截止区，其中Tr1为参考温度且Tr1<T0；PMOS管M7在T>Tr3温度区域工作在饱和区以及在T<Tr3温度区域工作在截止区，其中Tr3为参考温度且Tr3>T0。则NMOS管M6漏极电流I6在电阻R4上产生的电压VNL1以及PMOS管M7漏极电流I7在电阻R4上产生的电压VNL3为：
Figure BDA0002361494240000101
Figure BDA0002361494240000102
式中，μn为电子迁移率，Cox为单位面积栅氧化层电容，(W/L)6为NMOS管M6的沟道宽长比，VA为节点A的电压，VTHn为NMOS管的阈值电压，μp为空穴迁移率，(W/L)7为PMOS管M7的沟道宽长比，VTHp为NMOS管的阈值电压，VGS9为NMOS管M9的栅源电压。同理，通过优化参数β2，使得NMOS管M12在T<Tr2温度区域工作在饱和区以及在T>Tr2温度区域工作在截止区，其中Tr2为参考温度且Tr1<Tr2<T0；PMOS管M14在T>Tr4温度区域工作在饱和区以及在T<Tr4温度区域工作在截止区，其中Tr4为参考温度且Tr4>Tr3>T0。则NMOS管M12漏极电流I12在电阻R4上产生的电压VNL2以及PMOS管M14漏极电流I14在电阻R4上产生的电压VNL4为：
Figure BDA0002361494240000103
Figure BDA0002361494240000104
式中，(W/L)12为NMOS管M12的沟道宽长比，(W/L)14为PMOS管M14的沟道宽长比，VGS15为NMOS管M15的栅源电压。由式(2)～式(6)可知，带隙基准电路的输出电压VREF可表示为
VREF＝VREF1+(VNL1+VNL2+VNL3+VNL4) (7)
由式(2)～式(7)可知，带隙基准电压VREF有两个因子，一个因子为VREF1，其为一阶带隙基准电压；另一因子为VNL1+VNL2+VNL3+VNL4，其补偿VREF1中温度高阶非线性，从而获得高阶温度补偿带隙基准电压VREF。
图3为本发明的分段补偿的带隙基准电压源电路的输出电压VREF的温度特性仿真曲线，其中横坐标为温度T，纵坐标为带隙基准电路的输出电压。仿真结果显示，在-40℃～125℃的温度范围内，分段补偿的带隙基准电压源电路的输出电压VREF的温度系数仅为0.2ppm/℃。
本申请的上述实施例中，一种分段补偿的带隙基准电压源电路，包括启动电路、一阶带隙基准电压源电路及温度分段补偿产生电路。本申请实施例采用两个PNP型三极管发射极-基极电压之差在电阻R3上产生的电流以及PNP型三极管Q1的发射极-基极电压VEB1在电阻R2上产生的电流进行加权产生一阶温度补偿电流，一阶温度补偿电流在电阻R5与R4上产生一阶温度补偿带隙电压，同时一阶温度补偿电流为温度分段补偿产生电路提供偏置电流，温度分段补偿产生电路产生四种不同温度区域的分段温度补偿电流并在电阻R4上产生分段温度补偿电压对一阶温度补偿带隙电压进行高阶温度补偿，从而获得高性能的带隙基准参考电压。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (7)

1.一种分段补偿的带隙基准电压源电路，其特征在于，包括：启动电路(1)、一阶带隙基准电压源电路(2)及温度分段补偿产生电路(3)，其中所述启动电路(1)的信号输出端接所述一阶带隙基准电压源电路(2)的启动信号输入端，所述一阶带隙基准电压源电路(2)的信号输出端分别接所述启动电路(1)的信号输入端以及所述温度分段补偿产生电路(3)的信号输入端，所述温度分段补偿产生电路(3)的信号输出端接所述一阶带隙基准电压源电路(2)的信号输入端；所述启动电路(1)为所述一阶带隙基准电压源电路(2)提供启动信号，所述一阶带隙基准电压源电路(2)用于产生一阶带隙基准电压并为所述温度分段补偿产生电路(3)提供偏置信号，所述温度分段补偿产生电路(3)的四种输出电流在电阻R4上产生的电压对所述一阶带隙基准电压源电路(2)产生的一阶带隙基准电压进行温度补偿。
2.根据权利要求1所述的一种分段补偿的带隙基准电压源电路，其特征在于，所述启动电路(1)包括：PMOS管Ms1、PMOS管Ms2、PMOS管Ms3、PMOS管Ms4、PMOS管Ms5、NMOS管Ms6及NMOS管Ms7，其中PMOS管Ms5的源极与外部电源VDD相连，PMOS管Ms5的栅极分别与PMOS管Ms5的漏极以及PMOS管Ms4的源极相连，PMOS管Ms4的栅极分别与PMOS管Ms4的漏极以及PMOS管Ms3的源极相连，PMOS管Ms3的栅极分别与PMOS管Ms3的漏极、NMOS管Ms7的栅极、NMOS管Ms6的栅极以及NMOS管Ms2的漏极相连，NMOS管Ms2的源极与NMOS管Ms1的漏极相连，NMOS管Ms1的源极分别与NMOS管Ms6的源极以及外部地GND相连，NMOS管Ms7的源极与NMOS管Ms6的漏极相连。
3.根据权利要求1所述的一种分段补偿的带隙基准电压源电路，其特征在于，所述一阶带隙基准电压源电路(1)包括：PMOS管M1、PMOS管M2、PMOS管M3、误差放大器A1、PNP型三极管Q1、PNP型三极管Q2、电阻R1、电阻R2、电阻R3、电阻R4及电阻R5，其中PMOS管M1的源极分别与PMOS管M2的源极、PMOS管M3的源极以及外部电源VDD相连，PMOS管M1的栅极分别与NMOS管Ms7的漏极、误差放大器A1的输出端、PMOS管M2的栅极、PMOS管M3的栅极、PMOS管M4的栅极、PMOS管M5的栅极、PMOS管M8的栅极、PMOS管M10的栅极、PMOS管M11的栅极以及PMOS管M13的栅极相连，PMOS管M1的漏极分别与误差放大器A1的反相输入端、PNP型三极管Q1的发射极以及电阻R1的一端相连，电阻R1的另一端分别与PNP型三极管Q1的基极、PNP型三极管Q1的集电极、PNP型三极管Q2的集电极、PNP型三极管Q2的基极、电阻R2的一端以及外部地GND相连，电阻R2的另一端分别与误差放大器A1的同相输入端、PMOS管M2的漏极以及电阻R3的一端相连，电阻R3的另一端与PNP型三极管Q2的发射极相连，PMOS管M3的漏极分别与带隙基准电压源电路输出端VREF、NMOS管Ms2的栅极、NMOS管Ms1的栅极以及电阻R5的一端相连，电阻R5的另一端分别与NMOS管M6的源极、PMOS管M7的漏极、NMOS管M12的源极、PMOS管M7的漏极以及电阻R4的一端相连，电阻R4的另一端与外部地GND相连。
4.根据权利要求3所述的一种分段补偿的带隙基准电压源电路，其特征在于，所述一阶带隙基准电压源电路(2)中，PMOS管M1与PMOS管M2具有相同的沟道宽长比，PNP型三极管Q2的发射极面积是PNP型三极管Q1的N倍，电阻R1与电阻R2完全一样，且所有电阻采用同一材料；PMOS管M3与PMOS管M2具有相同的沟道宽长比，误差放大器A1的低频增益Ad有Ad>>1，则一阶温度补偿的带隙基准电压VREF1为
Figure FDA0002361494230000021
其中k为波尔兹曼常数，T为绝对温度，N为PNP型三极管Q2发射极面积与PNP型三极管Q1发射极面积之比，q为电子电荷量，VEB1为PNP性三极管Q1的发射极-基极电压，R2～R5分别为电阻R2～R5的阻值，在室温T0处通过优化电阻R2、电阻R4以及参数N能获得一阶带隙基准参考电压VREF1。
5.根据权利要求1-4之一所述的一种分段补偿的带隙基准电压源电路，其特征在于，所述温度分段补偿产生电路(3)包括：PMOS管M4、PMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8、NMOS管M9、PMOS管M10、PMOS管M11、NMOS管M12、PMOS管M13、PMOS管M14、NMOS管M15、PNP型三极管Q3及PNP型三极管Q4，其中PMOS管M4的源极分别与PMOS管M5的源极、PMOS管M8的源极、PMOS管M10的源极、PMOS管M11的源极、PMOS管M13的源极以及外部电源VDD相连，PMOS管M4的漏极分别与NMOS管M6的栅极、PMOS管M7的栅极以及PNP型Q3的发射极相连，PNP型三极管Q3的基极分别与PNP型三极管Q3的集电极、PNP型三极管Q4的基极、PNP型三极管Q4的集电极、NMOS管M9的源极、NMOS管M15的源极以及外部地GND相连，PMOS管M5的漏极与NMOS管M6的漏极相连，PMOS管M8的漏极分别与PMOS管M7的源极、NMOS管M9的栅极以及NMOS管M9的漏极相连，PMOS管M10的漏极分别与NMOS管M12的栅极、PMOS管M14的栅极以及PNP型三极管Q4的发射极相连，PMOS管M11的漏极与NMOS管M12的漏极相连，PMOS管M13的漏极分别与PMOS管M14的源极、NMOS管M15的栅极以及NMOS管M15的漏极相连。
6.根据权利要求5所述的一种分段补偿的带隙基准电压源电路，其特征在于，所述温度分段补偿产生电路(3)中，PMOS管M4的沟道宽长比是PMOS管M2的β1倍，PMOS管M10的沟道宽长比是PMOS管M2的β2倍，且β1<β2，PNP型三极管Q3与Q4完全一样，则PNP型三极管Q3的发射极-基极电压VEB3与PNP型三极管Q4的发射极-基极电压VEB4有VEB3<VEB4；通过优化参数β1，使得NMOS管M6在T<Tr1温度区域工作在饱和区以及在T>Tr1温度区域工作在截止区，PMOS管M7在T>Tr3温度区域工作在饱和区以及在T<Tr3温度区域工作在截止区，其中Tr1为参考温度，T0为室温温度，Tr3为参考温度，且Tr1<T0及Tr3>T0；通过优化参数β2，使得NMOS管M12在T<Tr2温度区域工作在饱和区以及在T>Tr2温度区域工作在截止区，PMOS管M14在T>Tr4温度区域工作在饱和区以及在T<Tr4温度区域工作在截止区，其中Tr2为参考温度且Tr1<Tr2<T0，Tr4为参考温度且Tr4>Tr3>T0；则NMOS管M6漏极电流I6在电阻R4上产生的电压VNL1为
Figure FDA0002361494230000041
PMOS管M7漏极电流I7在电阻R4上产生的电压VNL3为
Figure FDA0002361494230000042
NMOS管M12漏极电流I12在电阻R4上产生的电压VNL2为
Figure FDA0002361494230000043
PMOS管M14漏极电流I14在电阻R4上产生的电压VNL4为
Figure FDA0002361494230000044
其中μn为电子迁移率，Cox为单位面积栅氧化层电容，(W/L)6为NMOS管M6的沟道宽长比，VA为节点A的电压，VTHn为NMOS管的阈值电压，μp为空穴迁移率，(W/L)7为PMOS管M7的沟道宽长比，VTHp为NMOS管的阈值电压，VGS9为NMOS管M9的栅源电压，(W/L)12为NMOS管M12的沟道宽长比，(W/L)14为PMOS管M14的沟道宽长比，VGS15为NMOS管M15的栅源电压，R4为电阻R4的阻值。
7.根据权利要求5所述的一种分段补偿的带隙基准电压源电路，其特征在于，所述分段补偿的带隙基准电压源电路的输出电压VREF为VREF＝VREF1+(VNL1+VNL2+VNL3+VNL4)，其中VREF1为所述一阶带隙基准电压源电路(2)产生的一阶带隙基准参考电压，VNL1为NMOS管M6漏极电流I6在电阻R4上产生的电压，VNL3为PMOS管M7漏极电流I7在电阻R4上产生的电压，VNL2为NMOS管M12漏极电流I12在电阻R4上产生的电压，VNL4为PMOS管M14漏极电流I14在电阻R4上产生的电压，VREF1为一阶带隙基准电压，因子VNL1+VNL2+VNL3+VNL4补偿VREF1中温度高阶非线性，从而获得高阶温度补偿带隙基准电压VREF。
CN202010023088.4A 2020-01-09 2020-01-09 一种分段补偿的带隙基准电压源电路 Active CN111158421B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010023088.4A CN111158421B (zh) 2020-01-09 2020-01-09 一种分段补偿的带隙基准电压源电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010023088.4A CN111158421B (zh) 2020-01-09 2020-01-09 一种分段补偿的带隙基准电压源电路

Publications (2)

Publication Number Publication Date
CN111158421A true CN111158421A (zh) 2020-05-15
CN111158421B CN111158421B (zh) 2021-07-13

Family

ID=70562156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010023088.4A Active CN111158421B (zh) 2020-01-09 2020-01-09 一种分段补偿的带隙基准电压源电路

Country Status (1)

Country Link
CN (1) CN111158421B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114489222A (zh) * 2022-02-10 2022-05-13 重庆邮电大学 一种用于电源芯片的带隙基准电路
CN114489218A (zh) * 2021-12-29 2022-05-13 深圳市国微电子有限公司 低温漂低压低失调的带隙基准电压源和电子设备
CN115390611A (zh) * 2022-09-13 2022-11-25 思瑞浦微电子科技（苏州）股份有限公司 带隙基准电路、基极电流补偿方法及芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101492A (zh) * 2007-07-30 2008-01-09 电子科技大学 一种分段线性补偿的cmos带隙基准电压源
CN101216718A (zh) * 2007-12-27 2008-07-09 电子科技大学 分段线性温度补偿电路及温度补偿电压基准源
CN102323842A (zh) * 2011-05-13 2012-01-18 电子科技大学 一种高阶温度补偿的带隙电压基准源
CN102591394A (zh) * 2012-02-24 2012-07-18 电子科技大学 一种带隙基准电压源
US20130009622A1 (en) * 2011-07-07 2013-01-10 Min-Hung Hu Device and Module of Triggering and Generating Temperature Coefficient Current
CN105807838A (zh) * 2016-05-18 2016-07-27 重庆邮电大学 高阶温度补偿带隙基准电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101492A (zh) * 2007-07-30 2008-01-09 电子科技大学 一种分段线性补偿的cmos带隙基准电压源
CN101216718A (zh) * 2007-12-27 2008-07-09 电子科技大学 分段线性温度补偿电路及温度补偿电压基准源
CN102323842A (zh) * 2011-05-13 2012-01-18 电子科技大学 一种高阶温度补偿的带隙电压基准源
US20130009622A1 (en) * 2011-07-07 2013-01-10 Min-Hung Hu Device and Module of Triggering and Generating Temperature Coefficient Current
CN102591394A (zh) * 2012-02-24 2012-07-18 电子科技大学 一种带隙基准电压源
CN105807838A (zh) * 2016-05-18 2016-07-27 重庆邮电大学 高阶温度补偿带隙基准电路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114489218A (zh) * 2021-12-29 2022-05-13 深圳市国微电子有限公司 低温漂低压低失调的带隙基准电压源和电子设备
CN114489218B (zh) * 2021-12-29 2024-03-19 深圳市国微电子有限公司 低温漂低压低失调的带隙基准电压源和电子设备
CN114489222A (zh) * 2022-02-10 2022-05-13 重庆邮电大学 一种用于电源芯片的带隙基准电路
CN115390611A (zh) * 2022-09-13 2022-11-25 思瑞浦微电子科技（苏州）股份有限公司 带隙基准电路、基极电流补偿方法及芯片
CN115390611B (zh) * 2022-09-13 2024-01-23 思瑞浦微电子科技（苏州）股份有限公司 带隙基准电路、基极电流补偿方法及芯片

Also Published As

Publication number Publication date
CN111158421B (zh) 2021-07-13

Similar Documents

Publication Publication Date Title
CN106774592B (zh) 一种无双极晶体管的高阶温度补偿带隙基准参考电路
CN111158421B (zh) 一种分段补偿的带隙基准电压源电路
CN110794913B (zh) 一种采用负反馈箝位技术的带隙基准电路
CN105807838A (zh) 高阶温度补偿带隙基准电路
CN111930169B (zh) 一种负反馈分段曲率补偿带隙基准电路
CN108351662B (zh) 具有曲率补偿的带隙参考电路
CN112034921B (zh) 一种基于跨导线性环路技术的高阶带隙基准电路
CN103558890A (zh) 一种具有高增益高抑制比的带隙基准电压源设计
CN115437442B (zh) 高阶补偿带隙电压基准电路
CN113359932A (zh) 一种恒定跨导偏置电路
CN211956253U (zh) 温度补偿带隙基准电路
CN219016862U (zh) 一种指数型温度补偿的无运放带隙基准电路
CN117055681A (zh) 一种带有高阶温度补偿的带隙基准电路
CN114489222A (zh) 一种用于电源芯片的带隙基准电路
CN115840486A (zh) 一种曲率补偿带隙基准电路
CN115657781A (zh) 一种自缓冲环路控制技术的带隙基准源电路
CN114489223A (zh) 一种用于dc-dc开关电源芯片的高psrr带隙电压源电路
CN111061329A (zh) 一种高环路增益双环负反馈的带隙基准电路
CN114546019A (zh) 一种温度系数可调的基准电压源
CN103901936A (zh) 基于native晶体管的高电源抑制带隙基准源
CN116088624A (zh) 一种用于电源管理芯片的高psrr基准参考电路
CN113485511B (zh) 一种具有低温度系数的带隙基准电路
CN116048171A (zh) 用于低压差线性稳压器芯片的高阶温度补偿带隙基准电路
CN117519403B (zh) 一种带隙基准电路以及电子设备
CN117873268A (zh) 一种基于bcd工艺的高阶温度补偿的带隙基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant