CN117873268A - 一种基于bcd工艺的高阶温度补偿的带隙基准电路 - Google Patents

Abstract

本发明请求保护一种基于BCD工艺的高阶温度补偿的带隙基准电路，包括偏置电路、温度补偿电路及一阶带隙基准电路。本发明采用两个NPN三极管的基极发射极电压之差以及NPN三极管Q3的基极发射极电压分别在电阻R1及电阻R2上产生正负温度系数电流并给温度补偿电路提供偏置，采用NPN三极管Q7与NPN三极管Q8的基极发射极电压以及放大器A1的箝位技术产生一阶带隙基准电压，采用线性环技术以及NPN三极管Q4与NPN三极管Q5的基极‑发射极箝位技术产生一个高阶温度非线性电流来补偿一阶带隙基准电压的温度高阶非线性，提高带隙基准电压的温漂性能，从而实现一种基于BCD工艺的高阶温度补偿的带隙基准电路。

Description

一种基于BCD工艺的高阶温度补偿的带隙基准电路

技术领域

本发明属于集成电路技术领域，具体涉及一种基于BCD工艺的高阶温度补偿的带隙基准电路。

背景技术

随着集成电路技术的发展，越来越多的功能模块集成到同一芯片上，其对参考电路提出了越来越高的要求。带隙基准电路具有与工艺、温度以及电源电压不敏感的特性，广泛应用于集成电路系统并为其提供高性能的参考电压。

图1为一种传统的带隙基准电路，主要由误差放大器A1、PMOS管M1、PMOS管M2、PMOS管M3、电阻R1、电阻R2、电阻R3、电阻R4、PNP三极管Q1、PNP三极管Q2组成。PMOS管M1、PMOS管M2与PMOS管M3完全相同，PNP三极管Q1的发射极面积是PNP三极管Q2的n倍，电路输出电压其中R₂为电阻R2的阻值，R₃为电阻R3的阻值，R₄为电阻R4的阻值，V_T为热电压，V_EB1为PNP三极管Q1的发射极-基极电压。无论怎样，该参考电压V_REF为一阶带隙基准参考电压，具有高的温漂特性，从而制约了带隙基准电路在高性能系统中的应用。

发明内容

本发明旨在解决以上现有技术的问题。提出了一种基于BCD工艺的高阶温度补偿的带隙基准电路。本发明的技术方案如下：

一种基于BCD工艺的高阶温度补偿的带隙基准电路，其包括：偏置电路、温度补偿电路及一阶带隙基准电路；其中，所述偏置电路的信号输出端接所述温度补偿电路的信号输入端，所述温度补偿电路的信号输出端接所述一阶带隙基准电路的信号输入端；所述偏置电路为所述温度补偿电路提供一个正温度系数电流以及一个负温度系数电流，所述温度补偿电路产生一个温度高阶非线性电流并补偿所述一阶带隙基准电路产生的一阶带隙基准电压的温度高阶非线性，从而获得低温漂特性的带隙基准电压。

进一步的，所述偏置电路包括：PMOS管MS1、PMOS管MS2、PMOS管MS3、NMOS管MS4、NMOS管MS5、NMOS管MS6、NMOS管MS7、PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、NMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10、PMOS管M11、PMOS管M12、NMOS管M13、NMOS管M18、NPN三极管Q1、NPN三极管Q2、NPN三极管Q3、电阻R1以及电阻R2，其中PMOS管MS1的源极分别与PMOS管M1的源极、PMOS管M2的源极、PMOS管M7的源极、PMOS管M9的源极、PMOS管M10的源极以及外部电源VDD相连，PMOS管MS1的栅极分别与PMOS管MS1的漏极以及PMOS管MS2的源极相连，PMOS管MS2的栅极分别与PMOS管MS2的漏极以及PMOS管MS3的源极相连，PMOS管MS3的栅极分别与PMOS管MS3的漏极、NMOS管MS6的栅极、NMOS管MS7的栅极以及NMOS管MS4的漏极相连，NMOS管MS4的源极与NMOS管MS5的漏极相连，NMOS管MS5的源极分别与NMOS管MS6的源极、NMOS管MS7的源极、NPN三极管Q1的发射极、NPN三极管Q2的发射极、NPN三极管Q3的发射极、电阻R2的一端、NMOS管M18的源极以及外部地线GND相连，PMOS管M1的栅极分别与PMOS管M1的漏极、PMOS管M2的栅极、PMOS管M7的栅极、PMOS管M14的栅极、NMOS管MS6的漏极以及PMOS管M3的源极相连，PMOS管M3的栅极分别与PMOS管M3的漏极、PMOS管M4的栅极、PMOS管M8的栅极、PMOS管M15的栅极、PMOS管M22的栅极、NMOS管MS7的漏极以及NMOS管M5的漏极相连，NMOS管M5的源极与电阻R1的一端相连，电阻R1的另一端分别与NPN三极管Q1的集电极以及NPN三极管Q1的基极相连，PMOS管M2的漏极与PMOS管M4的源极相连，PMOS管M4的漏极分别与NMOS管MS4的栅极、NMOS管MS5的栅极、NMOS管M5的栅极、NMOS管M6的栅极以及NMOS管M6的漏极相连，NMOS管M6的源极分别与NPN三极管Q2的集电极以及NPN三极管Q2的基极相连，PMOS管M7的漏极与PMOS管M8的源极相连，PMOS管M8的漏极分别与NPN三极管Q3的集电极以及NMOS管M13的栅极相连，PMOS管M9的栅极分别与PMOS管M9的漏极、PMOS管M10的栅极以及PMOS管M11的源极相连，PMOS管M11的栅极分别与PMOS管M11的漏极、PMOS管M12的栅极以及NMOS管M13的漏极相连，NMOS管M13的源极分别与NPN三极管Q3的基极以及电阻R2的另一端相连，PMOS管M10的漏极与PMOS管M12的源极相连，PMOS管M12的漏极分别与NMOS管M18的漏极、NMOS管M18的栅极以及NMOS管M19的栅极相连。

进一步的，所述偏置电路中，PMOS管M1与PMOS管M2完全相同，PMOS管M3与PMOS管M4完全相同，NMOS管M5与NMOS管M6完全相同，NPN三极管Q1的发射极面积是NPN三极管Q2的n倍，PMOS管M1的电流I₁有且其为正温度特性的电流，其中R₁为电阻R1的阻值，V_T为与温度成正比的热电压；PMOS管M9与PMOS管M10完全相同，PMOS管M11与PMOS管M12完全相同，NMOS管M18的电流I₁₈为/>且其为负温度特性的电流，其中R₂为电阻R2的阻值，V_BE3为NPN三极管Q3的基极-发射极电路。

进一步的，所述温度补偿电路包括：PMOS管M14、PMOS管M15、NMOS管M16、NMOS管M17、NMOS管M19、PMOS管M20、PMOS管M21、PMOS管M22、NPN三极管Q4、NPN三极管Q5、NPN三极管Q6以及电阻R3，其中PMOS管M14的源极分别与NMOS管M17的漏极、PMOS管M20的源极、PMOS管M21的源极以及外部电源VDD相连，PMOS管M14的漏极与PMOS管M15的源极相连，PMOS管M15的漏极分别与NMOS管M16的漏极、NMOS管M16的栅极以及NMOS管M17的栅极相连，NMOS管M16的源极分别与NPN三极管Q4的集电极、NPN三极管Q4的基极以及NPN三极管Q5的基极相连，NPN三极管Q4的发射极分别与NPN三极管Q5的发射极、NMOS管M19的源极、NPN三极管Q6的发射极以及外部地线GND相连，NMOS管M17的源极分别与NPN三极管Q5的集电极、NPN三极管Q6的基极以及NMOS管M19的漏极相连，PMOS管M20的栅极分别与PMOS管M20的漏极、PMOS管M21的栅极以及NPN三极管Q6的集电极相连，PMOS管M21的漏极与PMOS管M22的源极相连，PMOS管M22的漏极与电阻R3的一端相连；

进一步的，所述温度补偿电路中，NMOS管M16、NMOS管M17、NPN三极管Q4与NPN三极管Q5构成线性环，NMOS管M16与NMOS管M17完全相同，NPN三极管Q4的发射极面积是NPN三极管Q5的m倍，NPN三极管Q6与NPN三极管Q4完全相同，NPN三极管Q4、NPN三极管Q5以及NPN三极管Q6的电流放大均远大于1，PMOS管M14的沟道宽长比是PMOS管M1的K₁倍，PMOS管M15的沟道宽长比是PMOS管M3的K₁倍，NMOS管M19的沟道宽长比是NMOS管M18的K₂倍，PMOS管M21与PMOS管M20完全相同，PMOS管M21的电流I₂₁有且电流I₂₁为一个温度T的高阶非线性电流，其中μ_n为电子迁移率，C_ox为单位面积的栅氧化层电容，(W/L)₁₆为NMOS管M16的沟道宽长比。

进一步的，所述一阶带隙基准电路包括：PMOS管M23、PMOS管MS8、PMOS管MS9、PMOS管MS10、NMOS管MS11、NMOS管MS12、放大器A1、电阻R4、电阻R5、电阻R6、NPN三极管Q7以及NPN三极管Q8，其中PMOS管M23的源极分别与PMOS管MS8的源极以及外部电源VDD相连，PMOS管M23的漏极分别与电阻R5的一端、NPN三极管Q7的基极、电阻R6的一端、NMOS管MS11的栅极以及电路输出端VREF相连，电阻R5的另一端分别与NPN三极管Q7的集电极、NPN三极管Q8的基极以及放大器A1的反相输入端相连，电阻R6的另一端分别与NPN三极管Q8的集电极以及放大器A1的同相输入端相连，放大器A1的输出端分别与PMOS管M23的栅极以及NMOS管MS12的漏极相连，NPN三极管Q7的发射极分别与NPN三极管Q8的发射极、电阻R3的另一端以及电阻R4的一端相连，电阻R4的另一端分别与NMOS管MS12的源极、NMOS管MS11的源极以及外部地线GND相连，PMOS管MS8的栅极分别与PMOS管MS8的漏极以及PMOS管MS9的源极相连，PMOS管MS9的漏极分别与PMOS管MS9的栅极以及PMOS管MS10的源极相连，PMOS管MS10的栅极分别与PMOS管MS10的漏极、NMOS管MS12的栅极以及NMOS管MS11的漏极相连。

进一步的，所述一阶带隙基准电路中，放大器A1的直流增益A_d有A_d>>1，其强制NPN三极管Q7的集电极电压与NPN三极管Q8的集电极电压相等，电阻R5与电阻R6完全相同，NPN三极管Q8的发射极面积是NPN三极管Q7的β倍，则流过电阻R5的电流I_R5与流过电阻R6的电流I_R6为电路输出端VREF的输出电压V_ref为/>其中V_BE7为NPN三极管Q7的基极-发射极电压，R₄为电阻R4的阻值，R₅为电阻R5的阻值；因子V_BE7是一个负温度特性的电压，因子/>是一个正温度特性的电压，通过优化电阻R4的阻值、电阻R5的阻值以及因子β使得因子/>为一阶带隙基准电压，因子I₂₁R₄补偿V_BE7的高阶温度非线性，从而获得低温漂的带隙基准参考电压V_ref。

本发明的优点及有益效果如下：

本发明通过提供一种基于BCD工艺的高阶温度补偿的带隙基准电路，采用NPN三极管Q1与NPN三极管Q2的基极-发射极电压之差在电阻R1上产生正温度系数以及NPN三极管Q3的基极-发射极电压在电阻R2上产生负温度系数电流来给温度补偿电路提供偏置，采用NPN三极管Q7与NPN三极管Q8的基极-发射极电压以及放大器A1的箝位技术产生一阶带隙基准电压，采用NMOS管M16、NMOS管M17、NPN三极管Q4、NPN三极管Q5构成的线性环技术以及NPN三极管Q4与NPN三极管Q5的基极-发射极箝位技术产生一个温度的高阶非线性电流来补偿一阶带隙基准电压的温度高阶非线性，提高带隙基准电压的温漂性能，从而实现一种基于BCD工艺的高阶温度补偿的带隙基准电路。

附图说明

图1是传统的带隙基准电路原理图；

图2为本发明提供优选实施例的一种基于BCD工艺的高阶温度补偿的带隙基准电路原理图；

图3为本发明提供优选实施例的一种基于BCD工艺的高阶温度补偿的带隙基准电路的输出电压的温度特性仿真图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。

本发明解决上述技术问题的技术方案是：

本申请实施例中采用NPN三极管Q1与NPN三极管Q2的基极-发射极电压之差在电阻R1上产生正温度系数以及NPN三极管Q3的基极-发射极电压在电阻R2上产生负温度系数电流来给温度补偿电路提供偏置，采用NPN三极管Q7与NPN三极管Q8的基极-发射极电压以及放大器A1的箝位技术产生一阶带隙基准电压，采用NMOS管M16、NMOS管M17、NPN三极管Q4、NPN三极管Q5构成的线性环技术以及NPN三极管Q4与NPN三极管Q5的基极-发射极箝位技术产生一个温度的高阶非线性电流来补偿一阶带隙基准电压的温度高阶非线性，提高带隙基准电压的温漂性能，从而实现一种基于BCD工艺的高阶温度补偿的带隙基准电路。

为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式，对上述技术方案进行详细说明。

实施例

一种基于BCD工艺的高阶温度补偿的带隙基准电路，如图2所示，包括偏置电路1、温度补偿电路2及一阶带隙基准电路3；

其中，所述偏置电路1的信号输出端接所述温度补偿电路2的信号输入端，所述温度补偿电路2的信号输出端接所述一阶带隙基准电路3的信号输入端；所述偏置电路1为所述温度补偿电路2提供一个正温度系数电流以及一个负温度系数电流，所述温度补偿电路2产生一个温度高阶非线性电流并补偿所述一阶带隙基准电路3产生的一阶带隙基准电压的温度高阶非线性，从而获得低温漂特性的带隙基准电压。

作为一种优选的技术方案，如图2所示，所述偏置电路1包括：PMOS管MS1、PMOS管MS2、PMOS管MS3、NMOS管MS4、NMOS管MS5、NMOS管MS6、NMOS管MS7、PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、NMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10、PMOS管M11、PMOS管M12、NMOS管M13、NMOS管M18、NPN三极管Q1、NPN三极管Q2、NPN三极管Q3、电阻R1以及电阻R2，其中PMOS管MS1的源极分别与PMOS管M1的源极、PMOS管M2的源极、PMOS管M7的源极、PMOS管M9的源极、PMOS管M10的源极以及外部电源VDD相连，PMOS管MS1的栅极分别与PMOS管MS1的漏极以及PMOS管MS2的源极相连，PMOS管MS2的栅极分别与PMOS管MS2的漏极以及PMOS管MS3的源极相连，PMOS管MS3的栅极分别与PMOS管MS3的漏极、NMOS管MS6的栅极、NMOS管MS7的栅极以及NMOS管MS4的漏极相连，NMOS管MS4的源极与NMOS管MS5的漏极相连，NMOS管MS5的源极分别与NMOS管MS6的源极、NMOS管MS7的源极、NPN三极管Q1的发射极、NPN三极管Q2的发射极、NPN三极管Q3的发射极、电阻R2的一端、NMOS管M18的源极以及外部地线GND相连，PMOS管M1的栅极分别与PMOS管M1的漏极、PMOS管M2的栅极、PMOS管M7的栅极、PMOS管M14的栅极、NMOS管MS6的漏极以及PMOS管M3的源极相连，PMOS管M3的栅极分别与PMOS管M3的漏极、PMOS管M4的栅极、PMOS管M8的栅极、PMOS管M15的栅极、PMOS管M22的栅极、NMOS管MS7的漏极以及NMOS管M5的漏极相连，NMOS管M5的源极与电阻R1的一端相连，电阻R1的另一端分别与NPN三极管Q1的集电极以及NPN三极管Q1的基极相连，PMOS管M2的漏极与PMOS管M4的源极相连，PMOS管M4的漏极分别与NMOS管MS4的栅极、NMOS管MS5的栅极、NMOS管M5的栅极、NMOS管M6的栅极以及NMOS管M6的漏极相连，NMOS管M6的源极分别与NPN三极管Q2的集电极以及NPN三极管Q2的基极相连，PMOS管M7的漏极与PMOS管M8的源极相连，PMOS管M8的漏极分别与NPN三极管Q3的集电极以及NMOS管M13的栅极相连，PMOS管M9的栅极分别与PMOS管M9的漏极、PMOS管M10的栅极以及PMOS管M11的源极相连，PMOS管M11的栅极分别与PMOS管M11的漏极、PMOS管M12的栅极以及NMOS管M13的漏极相连，NMOS管M13的源极分别与NPN三极管Q3的基极以及电阻R2的另一端相连，PMOS管M10的漏极与PMOS管M12的源极相连，PMOS管M12的漏极分别与NMOS管M18的漏极、NMOS管M18的栅极以及NMOS管M19的栅极相连；

所述温度补偿电路2包括：PMOS管M14、PMOS管M15、NMOS管M16、NMOS管M17、NMOS管M19、PMOS管M20、PMOS管M21、PMOS管M22、NPN三极管Q4、NPN三极管Q5、NPN三极管Q6以及电阻R3，其中PMOS管M14的源极分别与NMOS管M17的漏极、PMOS管M20的源极、PMOS管M21的源极以及外部电源VDD相连，PMOS管M14的漏极与PMOS管M15的源极相连，PMOS管M15的漏极分别与NMOS管M16的漏极、NMOS管M16的栅极以及NMOS管M17的栅极相连，NMOS管M16的源极分别与NPN三极管Q4的集电极、NPN三极管Q4的基极以及NPN三极管Q5的基极相连，NPN三极管Q4的发射极分别与NPN三极管Q5的发射极、NMOS管M19的源极、NPN三极管Q6的发射极以及外部地线GND相连，NMOS管M17的源极分别与NPN三极管Q5的集电极、NPN三极管Q6的基极以及NMOS管M19的漏极相连，PMOS管M20的栅极分别与PMOS管M20的漏极、PMOS管M21的栅极以及NPN三极管Q6的集电极相连，PMOS管M21的漏极与PMOS管M22的源极相连，PMOS管M22的漏极与电阻R3的一端相连；

所述一阶带隙基准电路3包括：PMOS管M23、PMOS管MS8、PMOS管MS9、PMOS管MS10、NMOS管MS11、NMOS管MS12、放大器A1、电阻R4、电阻R5、电阻R6、NPN三极管Q7以及NPN三极管Q8，其中PMOS管M23的源极分别与PMOS管MS8的源极以及外部电源VDD相连，PMOS管M23的漏极分别与电阻R5的一端、NPN三极管Q7的基极、电阻R6的一端、NMOS管MS11的栅极以及电路输出端VREF相连，电阻R5的另一端分别与NPN三极管Q7的集电极、NPN三极管Q8的基极以及放大器A1的反相输入端相连，电阻R6的另一端分别与NPN三极管Q8的集电极以及放大器A1的同相输入端相连，放大器A1的输出端分别与PMOS管M23的栅极以及NMOS管MS12的漏极相连，NPN三极管Q7的发射极分别与NPN三极管Q8的发射极、电阻R3的另一端以及电阻R4的一端相连，电阻R4的另一端分别与NMOS管MS12的源极、NMOS管MS11的源极以及外部地线GND相连，PMOS管MS8的栅极分别与PMOS管MS8的漏极以及PMOS管MS9的源极相连，PMOS管MS9的漏极分别与PMOS管MS9的栅极以及PMOS管MS10的源极相连，PMOS管MS10的栅极分别与PMOS管MS10的漏极、NMOS管MS12的栅极以及NMOS管MS11的漏极相连。

所述偏置电路1中，PMOS管M1与PMOS管M2完全相同，PMOS管M3与PMOS管M4完全相同，NMOS管M5与NMOS管M6完全相同，NPN三极管Q1的发射极面积是NPN三极管Q2的n倍，则PMOS管M1的电流I₁与PMOS管M2的电流I₂有

式中，R₁为电阻R1的阻值，V_T为与温度成正比的热电压，PMOS管M9与PMOS管M10完全相同，PMOS管M11与PMOS管M12完全相同，则NMOS管M18的电流I₁₈为

式中，R₂为电阻R2的阻值，V_BE3为NPN三极管Q3的基极-发射极电路，电压V_BE3具有负温度特性，因而电流I₁₈为具有负温度特性的电流。

所述温度补偿电路2中，NMOS管M16、NMOS管M17、NPN三极管Q4与NPN三极管Q5构成线性环，NMOS管M16与NMOS管M17完全相同，NPN三极管Q4的发射极面积是NPN三极管Q5的m倍，NPN三极管Q6与NPN三极管Q4完全相同，NPN三极管Q4、NPN三极管Q5以及NPN三极管Q6的电流放大均远大于1，NMOS管M16的栅源电压V_GS16与NMOS管M17的栅源电压V_GS17有

式中，I₂₀为PMOS管M20的电流，I₁₆为NMOS管M16的电流，PMOS管M14的沟道宽长比是PMOS管M1的K₁倍，PMOS管M15的沟道宽长比是PMOS管M3的K₁倍，NMOS管M16的电流I₁₆有I₁₆＝K₁I₁，则PMOS管M20的电流I₂₀为

式中，μ_n为电子迁移率，C_ox为单位面积的栅氧化层电容，(W/L)₁₆为NMOS管M16的沟道宽长比，I₁₉为NMOS管M19的电流，NMOS管M19的沟道宽长比是NMOS管M18的K₂倍，PMOS管M21与PMOS管M20完全相同，则PMOS管M21的电流I₂₁有

式中，V_T是一个正温度系数的电压，V_BE3是一个负温度系数的电压，因而通过优化参数K₁、参数K₂、参数m、参数n、电阻R1的阻值以及电阻R2的阻值，使得电流I₂₁为一个温度T的高阶非线性电流。

所述一阶带隙基准电路3中，放大器A1的直流增益A_d有A_d>>1，其强制NPN三极管Q7的集电极电压与NPN三极管Q8的集电极电压相等，电阻R5与电阻R6完全相同，NPN三极管Q8的发射极面积是NPN三极管Q7的β倍，则流过电阻R5的电流I_R5与流过电阻R6的电流I_R6为

其中，R₅为电阻R5的阻值，则电路输出端VREF的输出电压V_ref为

式中，V_BE7为NPN三极管Q7的基极-发射极电压，R₄为电阻R4的阻值，其中因子V_BE7是一个负温度特性的电压，因子是一个正温度特性的电压，通过优化电阻R4的阻值、电阻R5的阻值以及因子β使得因子/> 为一阶带隙基准电压，因子I₂₁R₄补偿V_BE7的高阶温度非线性，从而获得低温漂的带隙基准参考电压V_ref。

图3为本发明的一种基于BCD工艺的高阶温度补偿的带隙基准电路的温度特性仿真曲线，其中横坐标为温度T，纵坐标为带隙基准的输出电压。仿真结果显示，在-40℃～125℃的温度范围内，基于BCD工艺的高阶温度补偿的带隙基准电路的输出电压V_ref的温度系数为2.63ppm/℃。

本申请的上述实施例中，一种基于BCD工艺的高阶温度补偿的带隙基准电路，包括偏置电路、温度补偿电路以及一阶带隙基准电路。本申请实施例采用NPN三极管Q1与NPN三极管Q2的基极-发射极电压之差在电阻R1上产生正温度系数以及NPN三极管Q3的基极-发射极电压在电阻R2上产生负温度系数电流来给温度补偿电路提供偏置，采用NPN三极管Q7与NPN三极管Q8的基极-发射极电压以及放大器A1的箝位技术产生一阶带隙基准电压，采用NMOS管M16、NMOS管M17、NPN三极管Q4、NPN三极管Q5构成的线性环技术以及NPN三极管Q4与NPN三极管Q5的基极-发射极箝位技术产生一个温度的高阶非线性电流来补偿一阶带隙基准电压的温度高阶非线性，提高带隙基准电压的温漂性能，从而实现一种基于BCD工艺的高阶温度补偿的带隙基准电路。

上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的，计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (8)

1.一种基于BCD工艺的高阶温度补偿的带隙基准电路，其特征在于，包括:偏置电路(1)、温度补偿电路(2)及一阶带隙基准电路(3)；其中，所述偏置电路(1)的信号输出端连接所述温度补偿电路(2)的信号输入端，所述温度补偿电路(2)的信号输出端连接所述一阶带隙基准电路(3)的信号输入端；所述偏置电路(1)用于为温度补偿电路(2)提供一个正温度系数电流以及一个负温度系数电流，所述温度补偿电路(2)用于产生一个温度高阶非线性电流并补偿所述一阶带隙基准电路(3)产生的一阶带隙基准电压的温度高阶非线性，从而获得低温漂特性的带隙基准电压。

2.根据权利要求1所述的一种基于BCD工艺的高阶温度补偿的带隙基准电路，其特征在于，所述偏置电路(1)包括：PMOS管MS1、PMOS管MS2、PMOS管MS3、NMOS管MS4、NMOS管MS5、NMOS管MS6、NMOS管MS7、PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、NMOS管M5、NMOS管M6、PMOS管M7、PMOS管M8、PMOS管M9、PMOS管M10、PMOS管M11、PMOS管M12、NMOS管M13、NMOS管M18、NPN三极管Q1、NPN三极管Q2、NPN三极管Q3、电阻R1以及电阻R2，其中PMOS管MS1的源极分别与PMOS管M1的源极、PMOS管M2的源极、PMOS管M7的源极、PMOS管M9的源极、PMOS管M10的源极以及外部电源VDD相连，PMOS管MS1的栅极分别与PMOS管MS1的漏极以及PMOS管MS2的源极相连，PMOS管MS2的栅极分别与PMOS管MS2的漏极以及PMOS管MS3的源极相连，PMOS管MS3的栅极分别与PMOS管MS3的漏极、NMOS管MS6的栅极、NMOS管MS7的栅极以及NMOS管MS4的漏极相连，NMOS管MS4的源极与NMOS管MS5的漏极相连，NMOS管MS5的源极分别与NMOS管MS6的源极、NMOS管MS7的源极、NPN三极管Q1的发射极、NPN三极管Q2的发射极、NPN三极管Q3的发射极、电阻R2的一端、NMOS管M18的源极以及外部地线GND相连，PMOS管M1的栅极分别与PMOS管M1的漏极、PMOS管M2的栅极、PMOS管M7的栅极、PMOS管M14的栅极、NMOS管MS6的漏极以及PMOS管M3的源极相连，PMOS管M3的栅极分别与PMOS管M3的漏极、PMOS管M4的栅极、PMOS管M8的栅极、PMOS管M15的栅极、PMOS管M22的栅极、NMOS管MS7的漏极以及NMOS管M5的漏极相连，NMOS管M5的源极与电阻R1的一端相连，电阻R1的另一端分别与NPN三极管Q1的集电极以及NPN三极管Q1的基极相连，PMOS管M2的漏极与PMOS管M4的源极相连，PMOS管M4的漏极分别与NMOS管MS4的栅极、NMOS管MS5的栅极、NMOS管M5的栅极、NMOS管M6的栅极以及NMOS管M6的漏极相连，NMOS管M6的源极分别与NPN三极管Q2的集电极以及NPN三极管Q2的基极相连，PMOS管M7的漏极与PMOS管M8的源极相连，PMOS管M8的漏极分别与NPN三极管Q3的集电极以及NMOS管M13的栅极相连，PMOS管M9的栅极分别与PMOS管M9的漏极、PMOS管M10的栅极以及PMOS管M11的源极相连，PMOS管M11的栅极分别与PMOS管M11的漏极、PMOS管M12的栅极以及NMOS管M13的漏极相连，NMOS管M13的源极分别与NPN三极管Q3的基极以及电阻R2的另一端相连，PMOS管M10的漏极与PMOS管M12的源极相连，PMOS管M12的漏极分别与NMOS管M18的漏极、NMOS管M18的栅极以及NMOS管M19的栅极相连。

3.根据权利要求2所述的一种基于BCD工艺的高阶温度补偿的带隙基准电路，其特征在于，所述偏置电路(1)中，PMOS管M1与PMOS管M2完全相同，PMOS管M3与PMOS管M4完全相同，NMOS管M5与NMOS管M6完全相同，NPN三极管Q1的发射极面积是NPN三极管Q2的n倍，PMOS管M1的电流I₁有I₁＝(V_Tlnn)/R₁且其为正温度特性的电流，其中R₁为电阻R1的阻值，V_T为与温度成正比的热电压；PMOS管M9与PMOS管M10完全相同，PMOS管M11与PMOS管M12完全相同，NMOS管M18的电流I₁₈为I₁₈＝V_BE3/R₂且其为负温度特性的电流，其中R₂为电阻R2的阻值，V_BE3为NPN三极管Q3的基极-发射极电路。

4.根据权利要求1所述的一种基于BCD工艺的高阶温度补偿的带隙基准电路，其特征在于，所述温度补偿电路(2)包括：PMOS管M14、PMOS管M15、NMOS管M16、NMOS管M17、NMOS管M19、PMOS管M20、PMOS管M21、PMOS管M22、NPN三极管Q4、NPN三极管Q5、NPN三极管Q6以及电阻R3，其中PMOS管M14的源极分别与NMOS管M17的漏极、PMOS管M20的源极、PMOS管M21的源极以及外部电源VDD相连，PMOS管M14的漏极与PMOS管M15的源极相连，PMOS管M15的漏极分别与NMOS管M16的漏极、NMOS管M16的栅极以及NMOS管M17的栅极相连，NMOS管M16的源极分别与NPN三极管Q4的集电极、NPN三极管Q4的基极以及NPN三极管Q5的基极相连，NPN三极管Q4的发射极分别与NPN三极管Q5的发射极、NMOS管M19的源极、NPN三极管Q6的发射极以及外部地线GND相连，NMOS管M17的源极分别与NPN三极管Q5的集电极、NPN三极管Q6的基极以及NMOS管M19的漏极相连，PMOS管M20的栅极分别与PMOS管M20的漏极、PMOS管M21的栅极以及NPN三极管Q6的集电极相连，PMOS管M21的漏极与PMOS管M22的源极相连，PMOS管M22的漏极与电阻R3的一端相连。

5.根据权利要求4所述的一种基于BCD工艺的高阶温度补偿的带隙基准电路，其特征在于，所述温度补偿电路(2)中，NMOS管M16、NMOS管M17、NPN三极管Q4与NPN三极管Q5构成线性环，NMOS管M16与NMOS管M17完全相同，NPN三极管Q4的发射极面积是NPN三极管Q5的m倍，NPN三极管Q6与NPN三极管Q4完全相同，NPN三极管Q4、NPN三极管Q5以及NPN三极管Q6的电流放大均远大于1，PMOS管M14的沟道宽长比是PMOS管M1的K₁倍，PMOS管M15的沟道宽长比是PMOS管M3的K₁倍，NMOS管M19的沟道宽长比是NMOS管M18的K₂倍，PMOS管M21与PMOS管M20完全相同，PMOS管M21的电流I₂₁有且电流I₂₁为一个温度T的高阶非线性电流，其中V_T为热电压，n为NPN三极管Q1与NPN三极管Q2的发射极面积之比，R₁为电阻R1的阻值，μ_n为电子迁移率，C_ox为单位面积的栅氧化层电容，(W/L)₁₆为NMOS管M16的沟道宽长比，V_BE3为NPN三极管Q3的基极-发射极电压，R₂为电阻R2的阻值。

6.根据权利要求1所述的一种基于BCD工艺的高阶温度补偿的带隙基准电路，其特征在于，所述一阶带隙基准电路(3)包括：PMOS管M23、PMOS管MS8、PMOS管MS9、PMOS管MS10、NMOS管MS11、NMOS管MS12、放大器A1、电阻R4、电阻R5、电阻R6、NPN三极管Q7以及NPN三极管Q8，其中PMOS管M23的源极分别与PMOS管MS8的源极以及外部电源VDD相连，PMOS管M23的漏极分别与电阻R5的一端、NPN三极管Q7的基极、电阻R6的一端、NMOS管MS11的栅极以及电路输出端VREF相连，电阻R5的另一端分别与NPN三极管Q7的集电极、NPN三极管Q8的基极以及放大器A1的反相输入端相连，电阻R6的另一端分别与NPN三极管Q8的集电极以及放大器A1的同相输入端相连，放大器A1的输出端分别与PMOS管M23的栅极以及NMOS管MS12的漏极相连，NPN三极管Q7的发射极分别与NPN三极管Q8的发射极、电阻R3的另一端以及电阻R4的一端相连，电阻R4的另一端分别与NMOS管MS12的源极、NMOS管MS11的源极以及外部地线GND相连，PMOS管MS8的栅极分别与PMOS管MS8的漏极以及PMOS管MS9的源极相连，PMOS管MS9的漏极分别与PMOS管MS9的栅极以及PMOS管MS10的源极相连，PMOS管MS10的栅极分别与PMOS管MS10的漏极、NMOS管MS12的栅极以及NMOS管MS11的漏极相连。

7.根据权利要求6所述的一种基于BCD工艺的高阶温度补偿的带隙基准电路，其特征在于，所述一阶带隙基准电路(3)中，放大器A1的直流增益A_d有A_d>>1，其强制NPN三极管Q7的集电极电压与NPN三极管Q8的集电极电压相等，电阻R5与电阻R6完全相同，NPN三极管Q8的发射极面积是NPN三极管Q7的β倍，流过电阻R5的电流I_R5与流过电阻R6的电流I_R6为相等且I_R5＝(V_Tlnβ)/R₅，其中R₅为电阻R5的阻值，V_T为与温度成正比的热电压。

8.根据权利要求2-7任一项所述的一种基于BCD工艺的高阶温度补偿的带隙基准电路，其特征在于，所述电路输出端VREF的输出电压V_ref为V_ref＝V_BE7+(2R₄V_Tlnβ)/R₅+I₂₁R₄，其中V_BE7为NPN三极管Q7的基极-发射极电压，V_T为与温度成正比的热电压，R₄为电阻R4的阻值，R₅为电阻R5的阻值，β为NPN三极管Q8是NPN三极管Q7的发射极面积之比，I₂₁为PMOS管M21的电流；因子V_BE7是一个负温度特性的电压，因子(2R₄V_Tlnβ)/R₅是一个正温度特性的电压，通过优化电阻R4的阻值、电阻R5的阻值以及因子β使得因子[V_BE7+(2R₄V_Tlnβ)/R₅]为一阶带隙基准电压，因子I₂₁R₄补偿V_BE7的高阶温度非线性，从而获得低温漂的带隙基准参考电压V_ref。