CN115877903A - 带隙基准电压源电路 - Google Patents
带隙基准电压源电路 Download PDFInfo
- Publication number
- CN115877903A CN115877903A CN202211740853.XA CN202211740853A CN115877903A CN 115877903 A CN115877903 A CN 115877903A CN 202211740853 A CN202211740853 A CN 202211740853A CN 115877903 A CN115877903 A CN 115877903A
- Authority
- CN
- China
- Prior art keywords
- switching tube
- electrically connected
- electrode
- generating circuit
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种带隙基准电压源电路,该带隙基准电压源电路包括PTAT电流产生电路、CTAT电流产生电路、曲率补偿电流产生电路和带隙基准电压产生电路;PTAT电流产生电路用于产生PTAT电流;CTAT电流产生电路用于产生CTAT电流;曲率补偿电流产生电路用于产生曲率补偿电流;带隙基准电压产生电路用于产生带隙基准电压。本发明提供的带隙基准电压源电路,该电路中包括曲率补偿电流产生电路,该曲率补偿电流产生电路用于产生曲率补偿电流,该曲率补偿电流可以补偿CTAT电流中的非线性分量,达到降低温度系数的目的,减小带隙基准电压源的温度漂移。
Description
技术领域
本发明涉及半导体集成电路技术领域,特别是涉及一种带隙基准电压源电路。
背景技术
在过去的几年里,可穿戴无线传感器的电子应用已成为模拟电路设计中最具有挑战性和吸引力的领域之一。一些用于高精度信号处理的模拟电路,如电压调节器,模数转换器等几乎被用于每一个传感器中,因此,一个稳定的与温度无关的电压基准是电路的必然要求。
图1为传统的电压模式的带隙基准。VCTAT(负温度系数电压)与绝对温度互补,通过PN结的正向偏置电压,即三极管Q1a的发射极-基极电压(VEB,Q1a)产生。而VPTAT(正温度系数电压)正比于绝对温度,由两个三极管Q1a和Q2a在不同电流密度下工作的发射极-基极电压的差值(ΔVEB)提供。
图2为传统的电流模式的带隙基准。Vbgb是由流经电阻R4b的支路电流产生的。该支路电流是由IR1b和IR3b的电流之和。IR1b是由VPTAT与电阻R1b产生,IR3b是由VCTAT与电阻R2b产生。IR1b是PTAT(Proportional To Absolute TePMerature,与绝对温度成正比)电流,IR3b包含CTAT(CoPMlementary To Absolute TePMerature,绝对温度成反比)电流和非线性分量。
一阶带隙基准电压源电路使用PTAT电流来补偿一阶温度系数,但是带隙基准电压源通常还具有非线性分量的存在,导致带隙基准电压源的温度漂移比较大,因此,无法应用于对温度漂移要求较高的场合。
发明内容
本发明要解决的技术问题是为了克服现有技术中带隙基准电压源通常还具有非线性分量的存在,温度漂移比较大,无法应用于对温度漂移要求较高的场合的缺陷,提供一种带隙基准电压源电路。
本发明是通过下述技术方案来解决上述技术问题:
本发明提供了一种带隙基准电压源电路,所述带隙基准电压源电路包括PTAT电流产生电路、CTAT电流产生电路、曲率补偿电流产生电路和带隙基准电压产生电路;
所述PTAT电流产生电路的输出端与所述带隙基准电压产生电路的第一输入端电连接,所述CTAT电流产生电路的输出端与所述带隙基准电压产生电路的第二输入端电连接,所述曲率补偿电流产生电路的输出端与所述带隙基准电压产生电路的第三输入端电连接,所述带隙基准电压产生电路的输出即为基准电压源;
所述PTAT电流产生电路、CTAT电流产生电路、曲率补偿电流产生电路和带隙基准电压产生电路的一端与电源电压电连接,另一端接地;
所述PTAT电流产生电路用于产生PTAT电流;
所述CTAT电流产生电路用于产生CTAT电流;
所述曲率补偿电流产生电路用于产生曲率补偿电流;
所述带隙基准电压产生电路用于产生带隙基准电压。
优选地,所述PTAT电流产生电路包括第一开关管、第二开关管、第三开关管、第四开关管、第一电阻、第一三极管、第二三极管和第一运放放大器;
所述第一开关管的源极和所述第三开关管的源极均与所述电源电压电连接;
所述第一开关管的栅极和所述第三开关管的栅极均与所述第一运放放大器的输出端电连接;
所述第二开关管的栅极和所述第四开关管的栅极均与所述第一运放放大器的偏置电流输入端电连接;
所述第一开关管的漏极与所述第二开关管的源极电连接;
所述第三开关管的漏极与所述第四开关管的源极电连接;
所述第一三极管的发射极通过所述第一电阻与所述第二开关管的漏极电连接;
所述第二三极管的发射极与所述第四开关管的漏极电连接;
所述第一运放放大器的正输入端和负输入端分别与所述第二开关管的漏极和所述第四开关管的漏极电连接;
所述第一三极管的基极和集电极以及所述第二三级管的基极和集电极均接地。
优选地,所述CTAT电流产生电路包括第五开关管、第六开关管、第七开关管、第八开关管、第二电阻、第三电阻、第三三极管和第二运放放大器;
所述第五开关管的源极和所述第七开关管的源极均与所述电源电压电连接;
所述第五开关管的栅极和所述第七开关管的栅极均与所述第二运放放大器的偏置电流输入端电连接;
所述第五开关管的漏极与所述第六开关管的源极电连接;
所述第七开关管的漏极与所述第八开关管的源极电连接;
所述第三三极管的发射极与所述第六开关管的漏极电连接,所述第三三极管的基极和集电极均接地;
所述第二运放放大器的正输入端与所述第六开关管的漏极电连接,并通过所述第二电阻接地;
所述第二运放放大器的负输入端与所述第八开关管的漏极电连接,并通过所述第三电阻接地。
优选地,所述曲率补偿电流产生电路包括第九开关管、第十开关管、第十一开关管、第十二开关管、第十三开关管、第十四开关管和第十五开关管;
所述第九开关管的源极与所述电源电压电连接,所述第九开关管的栅极与所述第二运放放大器的输出端电连接,所述第九开关管的漏极与所述第十开关管的源极电连接;
所述第十开关管的栅极与所述第二运放放大器的偏置电流输入端电连接;
所述第十四开关管的漏极和栅极短接并与所述第十开关管的漏极点连接;
所述第十四开关管的栅极与所述第十五开关管的栅极电连接;
所述第十四开关管的源极和所述第十五开关管的源极均接地;
所述第十五开关管的漏极和所述第十二开关管的漏极均与所述第十三开关管的栅极电连接;
所述第十一开关管的源极与所述电源电压电连接,所述第十一开关管的栅极与所述第十二开关管的栅极电连接,所述第十一开关管的漏极与所述第十二开关管的源极电连接;
所述第十三开关管的源极和漏极分别与所述电源电压和所述带隙基准电压产生电路的输出端电连接;
所述第十三开关管PM13的栅极与所述第十一开关管PM11的漏极电连接。
优选地,所述带隙基准电压产生电路包括第十六开关管、第十七开关管、第十八开关管、第十九开关管和第四电阻;
所述第十六开关管的源极和所述第十八开关管的源极与所述电源电压电连接;
所述第十六开关管的漏极与所述第十七开关管的源极电连接,所述第十六开关管的栅极与所述第二运放放大器的输出端电连接;
所述第十八开关管的漏极与所述第十九开关管的源极电连接,所述第十八开关管的栅极与所述第一运放放大器的输出端电连接;所述第十七开关管的栅极与所述第二运放放大器的偏置电流输入端电连接,所述第十七开关管的漏极通过所述第四电阻接地;
所述第十九开关管的栅极与所述第一运放放大器的偏置电流输入端电连接,所述第十九开关管的漏极通过所述第四电阻接地。
优选地,所述第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管、第八开关管、第九开关管、第十开关管、第十一开关管、第十二开关管和第十三开关管为PMOS管。
优选地,所述第十四开关管和第十五开关管为NMOS管。
优选地,所述第一三极管、第二三极管和第三三极管为PNP三极管。
优选地,所述第三开关管的栅极作为所述PTAT电流产生电路的输出端,与所述第十八开关管的栅极电连接;
所述第七开关管的栅极作为所述CTAT电流产生电路的输出端,与所述第十六开关管的栅极电连接;
所述第十三开关管的漏极作为所述曲率补偿电流产生电路的输出端与所述第十七开关管的漏极和所述第十九开关管的漏极均电连接。
优选地,所述第十九开关管的漏极为所述带隙基准电压产生电路的输出端。
本发明的积极进步效果在于:本发明提供的带隙基准电压源电路,该电路中包括曲率补偿电流产生电路,该曲率补偿电流产生电路用于产生曲率补偿电流,该曲率补偿电流可以补偿CTAT电流中的非线性分量,达到降低温度系数的目的,减小带隙基准电压源的温度漂移。
附图说明
图1为传统的电压模式的带隙基准电路的示意图。
图2为传统的电流模式的带隙基准电路的示意图。
图3为本发明实施例1提供的带隙基准电压源电路的示意图。
图4为本发明实施例1提供的补偿CTAT电流中的非线性分量后,带隙基准电压随温度变化情况的示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明,但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本实施例提供了一种曲带隙基准电压源电路图,如图3所示,该带隙基准电压源电路包括PTAT电流产生电路1、CTAT电流产生电路2、曲率补偿电流产生电路3和带隙基准电压产生电路4。
PTAT电流产生电路1的输出端与带隙基准电压产生电路4的第一输入端电连接,CTAT电流产生电路2的输出端与带隙基准电压产生电路4的第二输入端电连接,曲率补偿电流产生电路3的输出端与带隙基准电压产生电路4的第三输入端电连接,带隙基准电压产生电路4的输出即为基准电压源。
PTAT电流产生电路1、CTAT电流产生电路2、曲率补偿电流产生电路3和带隙基准电压产生电路4的一端与电源电压电连接,另一端接地。
PTAT电流产生电路1用于产生PTAT电流。
CTAT电流产生电路2用于产生CTAT电流。
曲率补偿电流产生电路3用于产生曲率补偿电流,该曲率补偿电流可以补偿CTAT电流中的非线性分量,实现二阶曲率补偿,降低温度系数。
带隙基准电压产生电路4用于产生带隙基准电压。
如图3所示,具体地,在本实施例中,PTAT电流产生电路1包括第一开关管PM1、第二开关管PM2、第三开关管PM3、第四开关管PM4、第一电阻R1、第一三极管Q1、第二三极管Q2和第一运放放大器OPA1。
第一开关管PM1的源极和第三开关管PM3的源极均与电源电压电连接。
第一开关管PM1的栅极和第三开关管PM3的栅极均与第一运放放大器OPA1的输出端电连接。
第二开关管PM2的栅极和第四开关管PM4的栅极均与第一运放放大器OPA1的偏置电流输入端电连接。
第一开关管PM1的漏极与第二开关管PM2的源极电连接。
第三开关管PM3的漏极与第四开关管PM4的源极电连接。
第一三极管的发射极通过第一电阻与第二开关管PM2的漏极电连接。
第二三极管的发射极与第四开关管PM4的漏极电连接。
第一运放放大器OPA1的正输入端和负输入端分别与第二开关管PM2的漏极和第四开关管PM4的漏极电连接。
第一三极管的基极和集电极以及第二三级管的基极和集电极均接地。
具体地,在本实施例中,通过式(1)计算得到PTAT电流:
其中,IPTAT为PTAT电流,VT为热电压,R1为第一电阻R1的电阻值,N为第二三极管Q2和第一三极管Q1的面积比,VEB2为第二三级管Q2的基极-发射极电压差,VEB1为第一三极管Q1的基极-发射极电压差,第一三极管Q1和第二三极管Q2为PNP三极管。
具体地,在本实施例中,第一开关管PM1、第二开关管PM2、第三开关管PM3、第四开关管PM4为PMOS管,
如图3所示,具体地,在本实施例中,CTAT电流产生电路2包括第五开关管PM5、第六开关管PM6、第七开关管PM7、第八开关管PM8、第二电阻R2、第三电阻R3、第三三极管Q3和第二运放放大器OPA2。
第五开关管PM5的源极和第七开关管PM7的源极均与电源电压电连接。
第五开关管PM5的栅极和第七开关管PM7的栅极均与第二运放放大器OPA2的偏置电流输入端电连接。
第五开关管PM5的漏极与第六开关管PM6的源极电连接。
第七开关管PM7的漏极与第八开关管PM8的源极电连接。
第三三极管Q3的发射极与第六开关管PM6的漏极电连接,第三三极管Q3的基极和集电极均接地。
第二运放放大器OPA2的正输入端与第六开关管PM6的漏极电连接,并通过第二电阻R2接地。
第二运放放大器OPA2的负输入端与第八开关管PM8的漏极电连接,并通过第三电阻R3接地。
具体地,在本实施例中,CTAT电流的推导过程如下:
由负反馈环路可得式(2):
ICTATR3=(ICTAT-IQ3)R2 (2)
其中,ICTAT为CTAT电流,R2为第二电阻R2的电阻值,R3为第三电阻R3的电阻值,IQ3为流经第二三极管Q3的电流值。
整理式(2)可得:
由KVL可得式(4):
(ICTAT-IQ3)R2=VEB,Q3 (4)
其中,VEB,Q3为第三三级管Q3的基极-发射极电压差。
联立式(3)和式(4)可得CTAT电流的表达式(5):
具体地,在本实施例中,第五开关管PM5、第六开关管PM6、第七开PM7和第八开关管PM8为PMOS管,第三三极管Q3为PNP三极管。
如图3所示,具体地,在本实施例中,曲率补偿电流产生电路3包括第九开关管PM9、第十开关管PM10、第十一开关管PM11、第十二开关管PM12、第十三开关管PM13、第十四开关管NM1和第十五开关管NM2。
第九开关管PM9的源极与电源电压电连接,第九开关管PM9的栅极与第二运放放大器OPA2的输出端电连接,第九开关管PM9的漏极与第十开关管PM10的源极电连接。
第十开关管PM10的栅极与第二运放放大器OPA2的偏置电流输入端电连接。
第十四开关管NM1的漏极和栅极短接并与第十开关管PM10的漏极点连接。
第十四开关管NM1的栅极与第十五开关管NM2的栅极电连接。
第十四开关管NM1的源极和第十五开关管NM2的源极均接地。
第十五开关管NM2的漏极和第十二开关管PM12的漏极均与第十三开关管PM13的栅极电连接。
第十一开关管PM11的源极与电源电压电连接,第十一开关管PM11的栅极与第十二开关管PM12的栅极电连接,第十一开关管PM11的漏极与第十二开关管PM12的源极电连接。
第十三开关管PM13的源极和漏极分别与电源电压和带隙基准电压产生电路的输出端电连接。
第十三开关管PM13的栅极与第十一开关管PM11的漏极电连接。
通过式(6)表达第十三开关管PM13的栅极电压:
其中,VG,PM13为第十三开关管PM13的栅极电压,VSG11和VSG12分别为第十一开关管PM11和第十二开关管PM12的栅源电压,VDD为电源电压,η为电子迁移率的温度变化,k为玻尔曼兹常数,T为绝对温度,q为电荷,K为常数。
通过式(7)计算得到K:
通过式(8)计算得到第十三开关管PM13的栅源电压:
其中,VSG,PM13为第十三开关管PM13的栅源电压。
第十三开关管PM13工作在不同区域,曲率补偿电流产生电路3产生的曲率补偿电流也不同,分为以下三种情况。只有当第十三开关管PM13工作在亚阈值区和饱和区时,曲率补偿电流产生电路3才能产生曲率补偿电流。
情况1:
当VSG13远小于第十三开关管PM13的阈值电压Vth时,第十三开关管PM13工作在截止区,此时无曲率补偿电流产生。
情况2:
当VSG13略小于第十三开关管PM13的阈值电压Vth时,第十三开关管PM13工作在亚阈值区,此时曲率补偿电流可表示为:
情况3:
当VSG13大于或等于第十三开关管PM13的阈值电压Vth时,第十三开关管PM13工作在饱和区,此时曲率补偿电流可表示为:
其中,μPCcox为第十三开关管PM13的工艺参数。
由式(6)和式(7)可知,第十三开关管PM13的栅源电压的变化由第十一开关管PM11和第十二开关管PM12的尺寸决定,所以合理设置第十一开关管PM11和第十二开关管PM12的尺寸,使得十三开关管PM13工作在亚阈值区或饱和区,产生曲率补偿电流,即可实现对CTAT电流中的非线性分量进行补偿。
具体地,在本实施例中,第九开关管PM9、第十开关管PM10、第十一开关管PM11、第十二开关管PM12和第十三开关管PM13为PMOS管,第十四开关管NM1和第十五开关管NM2为NMOS管。
如图3所示,具体地,在本实施例中,带隙基准电压产生电路4包括第十六开关管PM14、第十七开关管PM15、第十八开关管PM16、第十九开关管PM17和第四电阻R4。
第十六开关管PM14的源极和第十八开关管PM16的源极与电源电压电连接。
第十六开关管PM14的漏极与第十七开关管PM15的源极电连接,第十六开关管PM14的栅极与第二运放放大器OPA2的输出端电连接。
第十八开关管PM16的漏极与第十九开关管PM17的源极电连接,第十八开关管PM16的栅极与第一运放放大器OPA1的输出端电连接。
第十七开关管PM15的栅极与第二运放放大器OPA2的偏置电流输入端电连接,第十七开关管PM15的漏极通过第四电阻接地。
第十九开关管PM17的栅极与第一运放放大器OPA1的偏置电流输入端电连接,第十九开关管PM17的漏极通过第四电阻接地。
第三开关管PM3的栅极作为PTAT电流产生电路1的输出端,与第十八开关管PM16的栅极电连接,PTAT电流通过第三开关管PM3的电流镜像至第十八开关管PM16。
第七开关管PM7的栅极作为CTAT电流产生电路2的输出端,与第十六开关管PM14的栅极电连接,CTAT电流通过第七开关管PM7的电流镜像至第十六开关管PM14。
第十三开关管PM13的漏极作为曲率补偿电流产生电路3的输出端与所述第十七开关管PM15的漏极和所述第十九开关管PM17的漏极均电连接,第十九开关管PM17的漏极为带隙基准电压产生电路4的输出端,输出带隙基准电压。
通过式(11)计算得到带隙基准电压:
Vbg=(IPTAT+ICTAT+INL)R4 (11)
其中,Vbg为带隙基准电压,R4为第四电阻R4的阻值。
具体地,在本实施例中,第十六开关管PM14、第十七开关管PM15、第十八开关管PM16和第十九开关管PM17为PMOS管。
图4示出了在补偿CTAT电流中的非线性分量后,带隙基准电压随温度的变化情况。
本实施例提供了一种带隙基准电压源电路,该电路中包括曲率补偿电流产生电路,该曲率补偿电流产生电路用于产生曲率补偿电流,该曲率补偿电流可以补偿CTAT电流中的非线性分量,达到降低温度系数的目的,减小带隙基准电压源的温度漂移。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处。综上所述,本说明书内容不应理解为本发明的限制。
虽然以上描述了本发明的具体实施方式,但是本领域的技术人员应当理解,这仅是举例说明,本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下,可以对这些实施方式做出多种变更或修改,但这些变更和修改均落入本发明的保护范围。
Claims (10)
1.一种带隙基准电压源电路,其特征在于,所述带隙基准电压源电路包括PTAT电流产生电路、CTAT电流产生电路、曲率补偿电流产生电路和带隙基准电压产生电路;
所述PTAT电流产生电路的输出端与所述带隙基准电压产生电路的第一输入端电连接,所述CTAT电流产生电路的输出端与所述带隙基准电压产生电路的第二输入端电连接,所述曲率补偿电流产生电路的输出端与所述带隙基准电压产生电路的第三输入端电连接,所述带隙基准电压产生电路的输出即为基准电压源;
所述PTAT电流产生电路、CTAT电流产生电路、曲率补偿电流产生电路和带隙基准电压产生电路的一端与电源电压电连接,另一端接地;
所述PTAT电流产生电路用于产生PTAT电流;
所述CTAT电流产生电路用于产生CTAT电流;
所述曲率补偿电流产生电路用于产生曲率补偿电流;
所述带隙基准电压产生电路用于产生带隙基准电压。
2.如权利要求1所述的带隙基准电压源电路,其特征在于,所述PTAT电流产生电路包括第一开关管、第二开关管、第三开关管、第四开关管、第一电阻、第一三极管、第二三极管和第一运放放大器;
所述第一开关管的源极和所述第三开关管的源极均与所述电源电压电连接;
所述第一开关管的栅极和所述第三开关管的栅极均与所述第一运放放大器的输出端电连接;
所述第二开关管的栅极和所述第四开关管的栅极均与所述第一运放放大器的偏置电流输入端电连接;
所述第一开关管的漏极与所述第二开关管的源极电连接;
所述第三开关管的漏极与所述第四开关管的源极电连接;
所述第一三极管的发射极通过所述第一电阻与所述第二开关管的漏极电连接;
所述第二三极管的发射极与所述第四开关管的漏极电连接;
所述第一运放放大器的正输入端和负输入端分别与所述第二开关管的漏极和所述第四开关管的漏极电连接;
所述第一三极管的基极和集电极以及所述第二三级管的基极和集电极均接地。
3.如权利要求2所述的带隙基准电压源电路,其特征在于,所述CTAT电流产生电路包括第五开关管、第六开关管、第七开关管、第八开关管、第二电阻、第三电阻、第三三极管和第二运放放大器;
所述第五开关管的源极和所述第七开关管的源极均与所述电源电压电连接;
所述第五开关管的栅极和所述第七开关管的栅极均与所述第二运放放大器的偏置电流输入端电连接;
所述第五开关管的漏极与所述第六开关管的源极电连接;
所述第七开关管的漏极与所述第八开关管的源极电连接;
所述第三三极管的发射极与所述第六开关管的漏极电连接,所述第三三极管的基极和集电极均接地;
所述第二运放放大器的正输入端与所述第六开关管的漏极电连接,并通过所述第二电阻接地;
所述第二运放放大器的负输入端与所述第八开关管的漏极电连接,并通过所述第三电阻接地。
4.如权利要求3所述的带隙基准电压源电路,其特征在于,所述曲率补偿电流产生电路包括第九开关管、第十开关管、第十一开关管、第十二开关管、第十三开关管、第十四开关管和第十五开关管;
所述第九开关管的源极与所述电源电压电连接,所述第九开关管的栅极与所述第二运放放大器的输出端电连接,所述第九开关管的漏极与所述第十开关管的源极电连接;
所述第十开关管的栅极与所述第二运放放大器的偏置电流输入端电连接;
所述第十四开关管的漏极和栅极短接并与所述第十开关管的漏极点连接;
所述第十四开关管的栅极与所述第十五开关管的栅极电连接;
所述第十四开关管的源极和所述第十五开关管的源极均接地;
所述第十五开关管的漏极和所述第十二开关管的漏极均与所述第十三开关管的栅极电连接;
所述第十一开关管的源极与所述电源电压电连接,所述第十一开关管的栅极与所述第十二开关管的栅极电连接,所述第十一开关管的漏极与所述第十二开关管的源极电连接;
所述第十三开关管的源极和漏极分别与所述电源电压和所述带隙基准电压产生电路的输出端电连接;
所述第十三开关管PM13的栅极与所述第十一开关管PM11的漏极电连接。
5.如权利要求4所述的带隙基准电压源电路,其特征在于,所述带隙基准电压产生电路包括第十六开关管、第十七开关管、第十八开关管、第十九开关管和第四电阻;
所述第十六开关管的源极和所述第十八开关管的源极与所述电源电压电连接;
所述第十六开关管的漏极与所述第十七开关管的源极电连接,所述第十六开关管的栅极与所述第二运放放大器的输出端电连接;
所述第十八开关管的漏极与所述第十九开关管的源极电连接,所述第十八开关管的栅极与所述第一运放放大器的输出端电连接;所述第十七开关管的栅极与所述第二运放放大器的偏置电流输入端电连接,所述第十七开关管的漏极通过所述第四电阻接地;
所述第十九开关管的栅极与所述第一运放放大器的偏置电流输入端电连接,所述第十九开关管的漏极通过所述第四电阻接地。
6.如权利要求5所述带隙基准电压源电路,其特征在于,所述第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管、第八开关管、第九开关管、第十开关管、第十一开关管、第十二开关管和第十三开关管为PMOS管。
7.如权利要求5所述带隙基准电压源电路,其特征在于,所述第十四开关管和第十五开关管为NMOS管。
8.如权利要求5所述带隙基准电压源电路,其特征在于,所述第一三极管、第二三极管和第三三极管为PNP三极管。
9.如权利要求5所述的带隙基准电压源电路,其特征在于,所述第三开关管的栅极作为所述PTAT电流产生电路的输出端,与所述第十八开关管的栅极电连接;
所述第七开关管的栅极作为所述CTAT电流产生电路的输出端,与所述第十六开关管的栅极电连接;
所述第十三开关管的漏极作为所述曲率补偿电流产生电路的输出端与所述第十七开关管的漏极和所述第十九开关管的漏极均电连接。
10.如权利要求5所述的带隙基准电压源电路,其特征在于,所述第十九开关管的漏极为所述带隙基准电压产生电路的输出端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211740853.XA CN115877903A (zh) | 2022-12-27 | 2022-12-27 | 带隙基准电压源电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211740853.XA CN115877903A (zh) | 2022-12-27 | 2022-12-27 | 带隙基准电压源电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115877903A true CN115877903A (zh) | 2023-03-31 |
Family
ID=85757824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211740853.XA Pending CN115877903A (zh) | 2022-12-27 | 2022-12-27 | 带隙基准电压源电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115877903A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117492507A (zh) * | 2023-10-19 | 2024-02-02 | 华芯科技(恩施)有限公司 | 一种二阶补偿低温度系数基准电压集成电路 |
-
2022
- 2022-12-27 CN CN202211740853.XA patent/CN115877903A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117492507A (zh) * | 2023-10-19 | 2024-02-02 | 华芯科技(恩施)有限公司 | 一种二阶补偿低温度系数基准电压集成电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9891650B2 (en) | Current generation circuit, and bandgap reference circuit and semiconductor device including the same | |
CN108052154B (zh) | 一种无运放高阶低温漂带隙基准电路 | |
KR101241378B1 (ko) | 기준 바이어스 발생 회로 | |
TWI386773B (zh) | 運算放大器、獨立於溫度的系統與能帶間隙參考電路 | |
US10671109B2 (en) | Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation | |
CN112859996B (zh) | 一种低压高精度带隙基准电路 | |
CN112987836A (zh) | 一种高性能的带隙基准电路 | |
CN108052151B (zh) | 一种无嵌位运放的带隙基准电压源 | |
US20230367353A1 (en) | Signal generating device, bandgap reference device and method of generating temperature-dependent signal | |
CN115877903A (zh) | 带隙基准电压源电路 | |
US10203715B2 (en) | Bandgap reference circuit for providing a stable reference voltage at a lower voltage level | |
CN115016592B (zh) | 带隙基准源电路 | |
CN216792774U (zh) | 低温度漂移系数的低电源电压基准电路 | |
CN112433556A (zh) | 一种改进的带隙基准电压电路 | |
CN115599158A (zh) | 带隙电压基准电路 | |
CN112947668B (zh) | 具有高阶温度补偿的带隙基准电压生成电路 | |
CN115840486A (zh) | 一种曲率补偿带隙基准电路 | |
KR20110081414A (ko) | 온도 및 공정 보상회로 | |
CN113359942A (zh) | 一种低功耗电压基准电路 | |
KR20190029244A (ko) | 밴드 갭 기준 전압 생성 회로 및 밴드 갭 기준 전압 생성 시스템 | |
CN114326909A (zh) | 低温漂基准源电路 | |
CN108919876B (zh) | 一种基准源 | |
CN112306142A (zh) | 一种负电压基准电路 | |
TWI484316B (zh) | 電壓產生器及能帶隙參考電路 | |
CN215067926U (zh) | 一种低功耗电压基准电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |