CN114326909A - 低温漂基准源电路 - Google Patents
低温漂基准源电路 Download PDFInfo
- Publication number
- CN114326909A CN114326909A CN202111570239.9A CN202111570239A CN114326909A CN 114326909 A CN114326909 A CN 114326909A CN 202111570239 A CN202111570239 A CN 202111570239A CN 114326909 A CN114326909 A CN 114326909A
- Authority
- CN
- China
- Prior art keywords
- circuit
- temperature
- triode
- pmos tube
- tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims abstract description 43
- 238000010438 heat treatment Methods 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000003044 adaptive effect Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 6
- 230000003321 amplification Effects 0.000 claims description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Landscapes
- Control Of Electrical Variables (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种低温漂基准源电路。其包括带隙基准电路；还包括与所述带隙基准电路集成在同一衬底上的温度检测电路以及温控电路，其中，带隙基准电路通过温度检测电路与温控电路连接，利用温控电路能对所在的衬底加热；通过温度检测电路实时获取带隙基准电路工作时的工作温度状态，当所获取的工作温度状态低于温度检测电路内预设的工作温度阈值时，温度检测电路控制温控电路进入加热工作状态，以利用温控电路对所述温控电路所在衬底进行所需的加热后，使得带隙基准电路工作时的工作温度与预设的工作温度阈值匹配。本发明能有效降低基准源电路的温漂系数，提高基准源电路的工作稳定性与可靠性。
Description
技术领域
本发明涉及一种基准源电路，尤其是一种低温漂基准源电路。
背景技术
基准源电路最重要的特性是输出电压随温度的变化量很小，常用的基准源电路通过特定温度特性的电流或电阻相互结合，以调整输出电压的温度漂移系数，其中，最为常见的调整方式是利用半导体PN结流经不同电流对应的结电压之差具有的正温度系数，对PN结电压的负温度系数进行补偿，从而可得到带隙基准电压。
目前，带隙基准电压的温漂系数约为几十ppm/℃(百万分之一每摄氏度)量级。为了进一步减小基准电压随温度的变化，近年来逐渐出现了采用高阶温度补偿、分段温度补偿等更为复杂的带隙基准电压温度漂移特性补偿技术，这些技术手段的采用能够将基准电压的温漂系数降低至十几ppm/℃的量级。
但具体生产使用中，由于半导体生产制造工艺的难以保证器件参数的绝对值，例如半导体工艺中的电阻值通常具有±20％的离散性偏差，因此，采用复杂的温度补偿技术难以达到精准控制。在实际工程应用中，存在较大的良率损失，因而，难以得到温漂系数小于1ppm/℃量级的基准电压。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种低温漂基准源电路，其能有效降低基准源电路的温漂系数，提高基准源电路的工作稳定性与可靠性。
按照本发明提供的技术方案，所述低温漂基准源电路，包括带隙基准电路；还包括与所述带隙基准电路集成在同一衬底上的温度检测电路以及温控电路，其中，带隙基准电路通过温度检测电路与温控电路连接，利用温控电路能对所在的衬底加热；
通过温度检测电路实时获取带隙基准电路工作时的工作温度状态，当所获取的工作温度状态低于温度检测电路内预设的工作温度阈值时，温度检测电路控制温控电路进入加热工作状态，以利用温控电路对所述温控电路所在衬底进行所需的加热后，使得带隙基准电路工作时的工作温度与预设的工作温度阈值匹配。
所述带隙基准电路包括PMOS管PM1、PMOS管PM2以及PMOS管PM3，其中，PMOS管PM1的源极端、PMOS管PM2的源极端以及PMOS管PM3的源极端均与电压VDD连接，PMOS管PM1的栅极端与PMOS管PM2的栅极端、PMOS管PM1的漏极端、三极管Q1的集电极端以及温度检测电路适配连接；
三极管Q1的基极端与三极管Q2的基极端以及PMOS管PM3的漏极端相互连接后形成带隙基准电路的基准电压输出端OUT；
三极管Q2的发射极端与电阻R1的一端连接，电阻R1的另一端以及三极管Q1的发射极端均与电阻R2的一端连接，电阻R2的另一端接地；三极管Q2的集电极端与PMOS管PM3的栅极端、PMOS管PM2的漏极端连接。
三极管Q1以及三极管Q2均为NPN三极管；
PMOS管PM1的导电沟道宽长比与PMOS管PM2导电沟道的宽长比相应的比值为M：1，三极管Q1的发射结面积与三极管Q2发射结面积相应的比值为1：N，且M*N>1。
所述温度检测电路包括三极管Q3、与带隙基准电路适配连接的偏置电流电路以及与三极管Q3的集电极适配电连接的源跟随电路，其中，三极管Q3的基极端与电阻R3的一端以及偏置电流电路连接，电阻R3的另一端以及三极管Q3的发射极均接地，源跟随电路与偏置电流电路以及温控电路适配连接；
偏置电流电路镜像带隙基准电路的工作电流，并能提供三极管Q3工作于放大区的偏置电流；通过电阻R3以及三极管Q3配合得到预设的工作温度阈值，三极管Q3通过源跟随电路控制温控电路对所在衬底的加热状态。
所述偏置电流电路包括PMOS管PM4、PMOS管PM5以及PMOS管PM6，其中，PMOS管PM4的源极端、PMOS管PM5的源极端以及PMOS管PM6的源极端均接电压VDD；
PMOS管PM4的栅极端与PMOS管PM5的栅极端、PMOS管PM6的栅极端、PMOS管PM1的栅极端、PMOS管PM2的栅极端、PMOS管PM1的漏极端以及三极管Q1的集电极端连接，PMOS管PM4的漏极端与NMOS管NM2的漏极端、NMOS管NM2的栅极端以及源跟随电路适配连接；
PMOS管PM5的漏极端与三极管Q3的基极端连接，PMOS管PM6的漏极端与三极管Q3的集电极端以及源跟随电路适配连接。
所述源跟随电路包括NMOS管NM1以及NMOS管NM3，其中，NMOS管NM1的漏极端接电压VDD，NMOS管NM1的栅极端与三极管Q3的集电极以及PMOS管PM6的漏极端连接，NMOS管NM1的源极端与NMOS管NM3的漏极端以及温控电路适配连接，NMOS管NM3的源极端接地，NMOS管NM3的栅极端与NMOS管NM2的栅极端、NMOS管NM2的漏极端以及PMOS管PM4的漏极端连接。
所述PMOS管PM4、PMOS管PM5、PMOS管PM6、NMOS管NM1、NMOS管NM2以及NMOS管NM3均工作于饱和区。
所述温控电路包括NMOS管NM4，其中，NMOS管NM4的漏极端接电压VDD，NMOS管NM4的源极端接地，NMOS管NM4的栅极端与NMOS管NM1的源极端以及NMOS管NM3的漏极端连接。
本发明的优点：通过温度检测电路实时获取带隙基准电路工作时的工作温度状态，当所获取的工作温度状态低于温度检测电路内预设的工作温度阈值时，温度检测电路控制温控电路进入加热工作状态，以利用温控电路对所述温控电路所在衬底进行所需的加热后，使得带隙基准电路工作时的工作温度与预设的工作温度阈值匹配，由于将带隙基准电路工作时的温度稳定在预设的工作温度阈值，从而能有效降低基准源电路的温漂系数，提高基准源电路的工作稳定性与可靠性。
附图说明
图1为本发明的电路原理图。
图2为本发明温控电路内NMOS管NM4的功率与带隙基准电路工作时的工作温度关系图。
图3为本发明带隙基准电路输出的基准电压与环境温度之间的关系示意图。
附图标记说明：1-带隙基准电路、2-温度检测电路以及3-温控电路。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
如图1所示：为了能有效降低基准源电路的温漂系数，提高基准源电路的工作稳定性与可靠性，本发明包括带隙基准电路1；还包括与所述带隙基准电路1集成在同一衬底上的温度检测电路2以及温控电路3，其中，带隙基准电路1通过温度检测电路2与温控电路3连接，利用温控电路3能对所在的衬底加热；
通过温度检测电路2实时获取带隙基准电路1工作时的工作温度状态，当所获取的工作温度状态低于温度检测电路2内预设的工作温度阈值时，温度检测电路2控制温控电路3进入加热工作状态，以利用温控电路3对所述温控电路3所在衬底加热后，使得带隙基准电路1工作时的工作温度与预设的工作温度阈值匹配。
具体地，利用带隙基准电路1能输出基准电压，带隙基准电路1输出基准电压的具体方式等可均与现有相一致，为本技术领域人员所熟知，此处不再赘述。本发明实施例中，采用集成电路工艺，将温度检测电路2以及温控电路3与带隙基准电路1集成在同一衬底上，所述衬底可以为硅晶圆等，带隙基准电路1、温度检测电路2以及温控电路3集成在衬底上的方式等可根据实际需要选择，此处不再赘述。
本发明实施例中，对同一衬底上的带隙基准电路1、温度检测电路2以及温控电路3，带隙基准电路1通过温度检测电路2与温控电路3连接，即带隙基准电路1、温度检测电路2以及温控电路3形成依次连接的形式，如图1所示。温度检测电路2能获取带隙基准电路1工作时的工作温度状态，并能控制温控电路3的工作状态，如驱动温控电路3进入加热工作状态，或者调节温控电路3的加热功率，当温控电路3处于加热工作状态时，温控电路3发热的热量能对衬底加热，由于与带隙基准电路1与温控电路3集成在同一衬底上，因此，可实现对带隙基准电路1的加热。
具体实施时，通过温度检测电路2能实时获取带隙基准电路1工作时的工作温度状态，且在温度检测电路2根据整个基准源电路的工作场景等预设置一工作温度阈值，预设的工作温度阈值的具体情况可以根据实际需要选择，此处不再赘述。温度检测电路2实时获取带隙基准电路1工作时的工作温度状态，具体是指获取带隙基准电路1工作时的工作温度值，一般地，通过表征工作时工作温度值的电流值确定工作时的工作温度状态，具体情况可以根据实际需要选择，此处不再赘述。
获取带隙基准电路1工作时的工作温度状态后，将所获取的工作温度状态与预设的工作温度阈值比较，当工作温度状态对应的工作温度值低于工作温度阈值时，则温度检测电路2控制温控电路3进入加热工作状态，温控电路3加热时的功率，与工作温度状态与预设的工作温度阈值间的差值相关，如当工作温度状态与预设的工作温度阈值差值较大时，则温控电路3加热功率较大，而当工作温度状态与预设的工作温度阈值差值较小时，则温控电路3加热功率较小，以能根据温控电路3加热功率，使得带隙基准电路1工作时的工作温度快速与预设的工作温度阈值匹配。
具体实施时，带隙基准电路1工作时的工作温度与预设的工作温度阈值匹配，具体是指带隙基准电路1工作时的工作温度与预设工作温度阈值相一致，或者与预设工作温度阈值间的差值位于一个允许的差值范围内，具体可以根据实际需要选择。本发明实施例中，在带隙基准电路1工作时的工作温度状态低于预设工作温度阈值时，通过温控电路3对所在衬底的加热，由于带隙基准电路1位于同一衬底上，在对衬底加热后能使得带隙基准电路1工作时的工作温度稳定在预设的工作温度阈值。
通过将带隙基准电路1工作时的工作温度状态稳定在预设的工作温度阈值，则通过带隙基准电路1能稳定输出在预设工作温度阈值下的基准电压，可提高带隙基准电路1输出的基准电压的稳定性，使得带隙基准电路1输出的基准电压呈现出与环境温度无关的低温漂甚至零温漂的特性，如图2和图3所示。
进一步地，所述带隙基准电路包括PMOS管PM1、PMOS管PM2以及PMOS管PM3，其中，PMOS管PM1的源极端、PMOS管PM2的源极端以及PMOS管PM3的源极端均与电压VDD连接，PMOS管PM1的栅极端与PMOS管PM2的栅极端、PMOS管PM1的漏极端、三极管Q1的集电极端以及温度检测电路2适配连接；
三极管Q1的基极端与三极管Q2的基极端以及PMOS管PM3的漏极端相互连接后形成带隙基准电路1的基准电压输出端OUT；
三极管Q2的发射极端与电阻R1的一端连接，电阻R1的另一端以及三极管Q1的发射极端均与电阻R2的一端连接，电阻R2的另一端接地；三极管Q2的集电极端与PMOS管PM3的栅极端、PMOS管PM2的漏极端连接。
本发明实施例中，电压VDD的具体情况可以根据实际需要选择，通过基准电压输出端OUT能输出稳定地基准电压。此外，三极管Q1以及三极管Q2均为NPN三极管；
PMOS管PM1的导电沟道宽长比与PMOS管PM2导电沟道的宽长比相应的比值为M：1，三极管Q1的发射结面积与三极管Q2发射结面积相应的比值为1：N，且M*N>1。
具体工作时，电阻R1两端电压VR1，其等于三极管Q1和三极管Q2两个三极管相应基极-发射级电压差值，即有VR1＝ΔVbe＝Vbe1-Vbe2＝kT/q*ln(M*N)，其中，k是玻尔兹曼常数，T是带隙基准电路1工作时的开尔文温度，q是电子电荷量，ln(M*N)为对M*N取对数运算，因此，电压VR1表现出一次项的正温度系数。
基准电压输出端OUT输出基准电压的电压值为：
Vbe1+(M+1)*(R2/R1)*(kT/q*ln(M*N)),
其中，R2为电阻R2的阻值，R1为电阻R1的阻值，Vbe1为三极管Q1的基极端与三极管Q1的发射极端的电压差，Vbe2为三极管Q2的基极端与三极管Q2的发射极的电压差；因此，具有负温度系数特性的Vbe1电压，经过正温度系数的一阶补偿可以得到几十ppm/℃的基准电压。
进一步地，所述温度检测电路2包括三极管Q3、与带隙基准电路1适配连接的偏置电流电路以及与三极管Q3的集电极适配电连接的源跟随电路，其中，三极管Q3的基极端与电阻R3的一端以及偏置电流电路连接，电阻R3的另一端以及三极管Q3的发射极均接地，源跟随电路与偏置电流电路以及温控电路3适配连接；
偏置电流电路镜像带隙基准电路1的工作电流，并能提供三极管Q3工作于放大区的偏置电流；通过电阻R3以及三极管Q3配合得到预设的工作温度阈值，三极管Q3通过源跟随电路控制温控电路3对所在衬底的加热状态。
本发明实施例中，偏置电流电路提供偏置电流，保证温度检测电路2能够正常工作，偏置电流电路提供的偏置电流与带隙基准电路1工作时的工作电流相关。带隙基准电路1工作时的工作温度状态可利用三极管Q3检测获取，即三极管Q3具备温度传感器的温度检测功能，带隙基准电路1工作时的工作温度越高时，三极管Q3的基极-发射极间的差值电压Vbe3越低。
具体实施时，由于带隙基准电路1与温度检测电路2位于同一衬底上，通过三极管Q3获取所述衬底的温度，即可等效获取带隙基准电路1工作时的工作温度，实现对带隙基准电路1工作时的工作温度测量与获取。带隙基准电路1工作时的工作温度不同时，则三极管Q3的基极-发射极间的差值电压Vbe3不同，从而可根据三极管Q3当前基极-发射极间的差值电压Vbe3检测带隙基准电路1工作时的温度。三极管Q3当前基极-发射极间的差值电压Vbe3与带隙基准电路1工作时的工作温度间相对应的关系，可以通过校准等方式确定得到，具体为本技术领域人员所熟知，此处不再赘述。
电阻R3上的电流为Vbe3/R3，设偏置电流电路提供的偏置电流为IPM5，因此，三极管Q3基极的电流为Ib＝IPM5-Vbe3/R3，具有正温度系数。三极管Q3集电极电流为Ic＝βIb＝β*(IPM5-Vbe3/R3)，β为三极管Q3工作于放大区时的放大倍数。三极管Q3可为NPN三极管。
因此，随着带隙基准电路1工作时的工作温度状态的升高，三极管Q3集电极电流越大，三极管的集电极电压越低，从而根据三极管Q3的基极-发射极间的差值电压Vbe3，通过源跟随电路产生一适配的加热电路控制信号，并将所产生的加热电路控制信号加载到温控电路3，以控制温控电路3的加热功率。所述适配的加热电路控制信号，具体是指与带隙基准电路1工作时的工作温度适配，以便能利用加热电路控制信号调节或控制温控电路3的加热功率。
具体实施时，预设的工作温度阈值可以通过电阻R3的阻值进行调节，增大R3的阻值能够降低预设的工作温度阈值，减小R3的阻值能够增大预设的工作温度阈值。预设的工作温度阈值根据实际使用需求进行设计，预设的工作温度阈值需大于包含基准源电路芯片的环境温度变化范围的最大值，例如工业级芯片应用场景的环境温度通常为-40℃～85℃，预设的工作温度阈值需大于85℃，具体可以根据需要选择，此处不再赘述。
进一步地，所述偏置电流电路包括PMOS管PM4、PMOS管PM5以及PMOS管PM6，其中，PMOS管PM4的源极端、PMOS管PM5的源极端以及PMOS管PM6的源极端均接电压VDD；
PMOS管PM4的栅极端与PMOS管PM5的栅极端、PMOS管PM6的栅极端、PMOS管PM1的栅极端、PMOS管PM2的栅极端、PMOS管PM1的漏极端以及三极管Q1的集电极端连接，PMOS管PM4的漏极端与NMOS管NM2的漏极端、NMOS管NM2的栅极端以及源跟随电路适配连接；
PMOS管PM5的漏极端与三极管Q3的基极端连接，PMOS管PM6的漏极端与三极管Q3的集电极端以及源跟随电路适配连接。
本发明实施例中，所述源跟随电路包括NMOS管NM1以及NMOS管NM3，其中，NMOS管NM1的漏极端接电压VDD，NMOS管NM1的栅极端与三极管Q3的集电极以及PMOS管PM6的漏极端连接，NMOS管NM1的源极端与NMOS管NM3的漏极端以及温控电路3适配连接，NMOS管NM3的源极端接地，NMOS管NM3的栅极端与NMOS管NM2的栅极端、NMOS管NM2的漏极端以及PMOS管PM4的漏极端连接。
具体实施时，通过PMOS管PM4、PMOS管PM5和PMOS管PM6形成电流镜，且通过NMOS管NM2和NMOS管NM3也能形成一电流镜，从而可以提供整个温度检测电路2工作时所需的偏置电流。具体地，所述PMOS管PM4、PMOS管PM5、PMOS管PM6、NMOS管NM1、NMOS管NM2以及NMOS管NM3均工作于饱和区。
对于源跟随电路，NMOS管NM1的源极电压跟随NMOS管NM1栅极电压实时变化，即能将三极管Q3的集电极电压传输至温控电路3，实现加热电路控制信号加载到温控电路3内。
进一步地，所述温控电路3包括NMOS管NM4，其中，NMOS管NM4的漏极端接电压VDD，NMOS管NM4的源极端接地，NMOS管NM4的栅极端与NMOS管NM1的源极端以及NMOS管NM3的漏极端连接。
本发明实施例中，NMOS管NM4的栅极电压受到温度检测电路2的加热电路控制信号控制，带隙基准电路1工作时的工作温度越低，由上述说明可知，加载到NMOS管NM4栅极的加热电路控制信号控制电压越高，NMOS管NM4的沟道开启程度越强，NMOS管NM4的加热功率也就越大。随着带隙基准电路1的工作温度逐渐升高，加载到NMOS管NM4栅极的加热电路控制信号控制电压越低，所述NMOS管NM4的沟道开启程度越弱，NMOS管NM4的加热功率降低，直到带隙基准电路1工作时的工作温度与预设的工作温度阈值匹配。在带隙基准电路1工作时的环境温度低于预设的工作温度阈值时，则可使得带隙基准电路1工作时的工作温度稳定预设的工作温度阈值。
Claims (8)
1.一种低温漂基准源电路，包括带隙基准电路(1)；其特征是：还包括与所述带隙基准电路(1)集成在同一衬底上的温度检测电路(2)以及温控电路(3)，其中，带隙基准电路(1)通过温度检测电路(2)与温控电路(3)连接，利用温控电路(3)能对所在的衬底加热；
通过温度检测电路(2)实时获取带隙基准电路(1)工作时的工作温度状态，当所获取的工作温度状态低于温度检测电路(2)内预设的工作温度阈值时，温度检测电路(2)控制温控电路(3)进入加热工作状态，以利用温控电路(3)对所述温控电路(3)所在衬底进行所需的加热后，使得带隙基准电路(1)工作时的工作温度与预设的工作温度阈值匹配。
2.根据权利要求1所述的低温漂基准源电路，其特征是：所述带隙基准电路包括PMOS管PM1、PMOS管PM2以及PMOS管PM3，其中，PMOS管PM1的源极端、PMOS管PM2的源极端以及PMOS管PM3的源极端均与电压VDD连接，PMOS管PM1的栅极端与PMOS管PM2的栅极端、PMOS管PM1的漏极端、三极管Q1的集电极端以及温度检测电路(2)适配连接；
三极管Q1的基极端与三极管Q2的基极端以及PMOS管PM3的漏极端相互连接后形成带隙基准电路(1)的基准电压输出端OUT；
三极管Q2的发射极端与电阻R1的一端连接，电阻R1的另一端以及三极管Q1的发射极端均与电阻R2的一端连接，电阻R2的另一端接地；三极管Q2的集电极端与PMOS管PM3的栅极端、PMOS管PM2的漏极端连接。
3.根据权利要求2所述的低温漂基准源电路，其特征是：三极管Q1以及三极管Q2均为NPN三极管；
PMOS管PM1的导电沟道宽长比与PMOS管PM2导电沟道的宽长比相应的比值为M：1，三极管Q1的发射结面积与三极管Q2发射结面积相应的比值为1：N，且M*N>1。
4.根据权利要求2或3所述的低温漂基准源电路，其特征是：所述温度检测电路(2)包括三极管Q3、与带隙基准电路(1)适配连接的偏置电流电路以及与三极管Q3的集电极适配电连接的源跟随电路，其中，三极管Q3的基极端与电阻R3的一端以及偏置电流电路连接，电阻R3的另一端以及三极管Q3的发射极均接地，源跟随电路与偏置电流电路以及温控电路(3)适配连接；
偏置电流电路镜像带隙基准电路(1)的工作电流，并能提供三极管Q3工作于放大区的偏置电流；通过电阻R3以及三极管Q3配合得到预设的工作温度阈值，三极管Q3通过源跟随电路控制温控电路(3)对所在衬底的加热状态。
5.根据权利要求4所述的低温漂基准源电路，其特征是：所述偏置电流电路包括PMOS管PM4、PMOS管PM5以及PMOS管PM6，其中，PMOS管PM4的源极端、PMOS管PM5的源极端以及PMOS管PM6的源极端均接电压VDD；
PMOS管PM4的栅极端与PMOS管PM5的栅极端、PMOS管PM6的栅极端、PMOS管PM1的栅极端、PMOS管PM2的栅极端、PMOS管PM1的漏极端以及三极管Q1的集电极端连接，PMOS管PM4的漏极端与NMOS管NM2的漏极端、NMOS管NM2的栅极端以及源跟随电路适配连接；
PMOS管PM5的漏极端与三极管Q3的基极端连接，PMOS管PM6的漏极端与三极管Q3的集电极端以及源跟随电路适配连接。
6.根据权利要求5所述的低温漂基准源电路，其特征是：所述源跟随电路包括NMOS管NM1以及NMOS管NM3，其中，NMOS管NM1的漏极端接电压VDD，NMOS管NM1的栅极端与三极管Q3的集电极以及PMOS管PM6的漏极端连接，NMOS管NM1的源极端与NMOS管NM3的漏极端以及温控电路(3)适配连接，NMOS管NM3的源极端接地，NMOS管NM3的栅极端与NMOS管NM2的栅极端、NMOS管NM2的漏极端以及PMOS管PM4的漏极端连接。
7.根据权利要求6所述的低温漂基准源电路，其特征是：所述PMOS管PM4、PMOS管PM5、PMOS管PM6、NMOS管NM1、NMOS管NM2以及NMOS管NM3均工作于饱和区。
8.根据权利要求6所述的低温漂基准源电路，其特征是：所述温控电路(3)包括NMOS管NM4，其中，NMOS管NM4的漏极端接电压VDD，NMOS管NM4的源极端接地，NMOS管NM4的栅极端与NMOS管NM1的源极端以及NMOS管NM3的漏极端连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111570239.9A CN114326909B (zh) | 2021-12-21 | 2021-12-21 | 低温漂基准源电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111570239.9A CN114326909B (zh) | 2021-12-21 | 2021-12-21 | 低温漂基准源电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114326909A true CN114326909A (zh) | 2022-04-12 |
| CN114326909B CN114326909B (zh) | 2024-05-10 |
Family
ID=81055548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111570239.9A Active CN114326909B (zh) | 2021-12-21 | 2021-12-21 | 低温漂基准源电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114326909B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114967818A (zh) * | 2022-07-26 | 2022-08-30 | 苏州锴威特半导体股份有限公司 | 一种低温漂偏置的带隙基准电路 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050194957A1 (en) * | 2004-03-04 | 2005-09-08 | Analog Devices, Inc. | Curvature corrected bandgap reference circuit and method |
| CN102385409A (zh) * | 2011-10-14 | 2012-03-21 | 中国科学院电子学研究所 | 同时提供零温度系数电压和电流基准的vgs/r型基准源 |
| CN103576736A (zh) * | 2012-08-09 | 2014-02-12 | 英飞凌科技奥地利有限公司 | 具有加热元件和基准电路的集成芯片 |
| CN205067545U (zh) * | 2015-10-21 | 2016-03-02 | 哈尔滨理工大学 | 一种低温漂基准电路 |
| CN207586770U (zh) * | 2017-12-27 | 2018-07-06 | 郑州朗睿科技有限公司 | 一种嵌入式工业显示器低温加热控制电路 |
| CN110515417A (zh) * | 2019-09-18 | 2019-11-29 | 北京智芯微电子科技有限公司 | 低温漂基准源的实现装置 |
| CN210201705U (zh) * | 2019-07-03 | 2020-03-27 | 苏州源特半导体科技有限公司 | 一种电流采样比较器电路 |
| CN111030608A (zh) * | 2019-12-31 | 2020-04-17 | 江苏润石科技有限公司 | 低噪声全差分高压运算放大器 |
| CN112994625A (zh) * | 2021-03-02 | 2021-06-18 | 江苏润石科技有限公司 | 一种零温漂可变摆幅的运算放大器 |
| CN113031690A (zh) * | 2021-03-12 | 2021-06-25 | 电子科技大学 | 一种低温漂的高阶温度补偿mos带隙基准电路 |
| CN216248993U (zh) * | 2021-12-21 | 2022-04-08 | 江苏润石科技有限公司 | 低温漂基准源电路 |
-
2021
- 2021-12-21 CN CN202111570239.9A patent/CN114326909B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050194957A1 (en) * | 2004-03-04 | 2005-09-08 | Analog Devices, Inc. | Curvature corrected bandgap reference circuit and method |
| CN102385409A (zh) * | 2011-10-14 | 2012-03-21 | 中国科学院电子学研究所 | 同时提供零温度系数电压和电流基准的vgs/r型基准源 |
| CN103576736A (zh) * | 2012-08-09 | 2014-02-12 | 英飞凌科技奥地利有限公司 | 具有加热元件和基准电路的集成芯片 |
| CN205067545U (zh) * | 2015-10-21 | 2016-03-02 | 哈尔滨理工大学 | 一种低温漂基准电路 |
| CN207586770U (zh) * | 2017-12-27 | 2018-07-06 | 郑州朗睿科技有限公司 | 一种嵌入式工业显示器低温加热控制电路 |
| CN210201705U (zh) * | 2019-07-03 | 2020-03-27 | 苏州源特半导体科技有限公司 | 一种电流采样比较器电路 |
| CN110515417A (zh) * | 2019-09-18 | 2019-11-29 | 北京智芯微电子科技有限公司 | 低温漂基准源的实现装置 |
| CN111030608A (zh) * | 2019-12-31 | 2020-04-17 | 江苏润石科技有限公司 | 低噪声全差分高压运算放大器 |
| CN112994625A (zh) * | 2021-03-02 | 2021-06-18 | 江苏润石科技有限公司 | 一种零温漂可变摆幅的运算放大器 |
| CN113031690A (zh) * | 2021-03-12 | 2021-06-25 | 电子科技大学 | 一种低温漂的高阶温度补偿mos带隙基准电路 |
| CN216248993U (zh) * | 2021-12-21 | 2022-04-08 | 江苏润石科技有限公司 | 低温漂基准源电路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114967818A (zh) * | 2022-07-26 | 2022-08-30 | 苏州锴威特半导体股份有限公司 | 一种低温漂偏置的带隙基准电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114326909B (zh) | 2024-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI386773B (zh) | 運算放大器、獨立於溫度的系統與能帶間隙參考電路 | |
| JP3606876B2 (ja) | オフセットをプログラム可能な集積回路温度センサ | |
| JP4380812B2 (ja) | バンドギャップ基準電圧を発生する方法 | |
| US9891650B2 (en) | Current generation circuit, and bandgap reference circuit and semiconductor device including the same | |
| CN106959723A (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
| CN108351662B (zh) | 具有曲率补偿的带隙参考电路 | |
| CN112859996B (zh) | 一种低压高精度带隙基准电路 | |
| CN112987836A (zh) | 一种高性能的带隙基准电路 | |
| CN216248993U (zh) | 低温漂基准源电路 | |
| CN114326909B (zh) | 低温漂基准源电路 | |
| JPS6326895B2 (zh) | ||
| CN115145346A (zh) | 带隙基准电路 | |
| CN113467562B (zh) | 一种无运放带隙基准源 | |
| CN113253788B (zh) | 基准电压电路 | |
| CN111879999B (zh) | 一种低温度系数快速电压检测电路 | |
| CN115877903A (zh) | 带隙基准电压源电路 | |
| US6771055B1 (en) | Bandgap using lateral PNPs | |
| CN111293876A (zh) | 一种电荷泵的线性化电路 | |
| CN112433556A (zh) | 一种改进的带隙基准电压电路 | |
| CN115840486A (zh) | 一种曲率补偿带隙基准电路 | |
| CN115333367A (zh) | 电压转换电路 | |
| CN112256078B (zh) | 一种正温系数电流源和一种零温度系数电流源 | |
| CN114690842A (zh) | 一种用于偏置双极型晶体管的电流源电路 | |
| CN113867469B (zh) | 一种低温漂伪阻设计 | |
| CN115016591B (zh) | 一种低温漂的带隙基准电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |