CN106959723A - 一种宽输入范围高电源抑制比的带隙基准电压源 - Google Patents

一种宽输入范围高电源抑制比的带隙基准电压源 Download PDF

Info

Publication number
CN106959723A
CN106959723A CN201710351210.9A CN201710351210A CN106959723A CN 106959723 A CN106959723 A CN 106959723A CN 201710351210 A CN201710351210 A CN 201710351210A CN 106959723 A CN106959723 A CN 106959723A
Authority
CN
China
Prior art keywords
pmos
nmos tube
voltage
circuit
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710351210.9A
Other languages
English (en)
Other versions
CN106959723B (zh
Inventor
祝靖
冷静
禹括
孙伟锋
陆生礼
时龙兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University - Wuxi Institute Of Technology Integrated Circuits
Southeast University
Original Assignee
Southeast University - Wuxi Institute Of Technology Integrated Circuits
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University - Wuxi Institute Of Technology Integrated Circuits, Southeast University filed Critical Southeast University - Wuxi Institute Of Technology Integrated Circuits
Priority to CN201710351210.9A priority Critical patent/CN106959723B/zh
Publication of CN106959723A publication Critical patent/CN106959723A/zh
Application granted granted Critical
Publication of CN106959723B publication Critical patent/CN106959723B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

一种宽输入范围高电源抑制比的带隙基准电压源，包括电压预调节电路和带隙基准核电路，电压预调节电路产生一个低温漂、高电源抑制比的预调节电压Vreg对带隙基准核电路进行供电，带隙基准核电路包括启动电路、负温度系数电流ICTAT产生电路、正温度系数电流IPTAT产生电路和非线性电流INL产生电路，非线性电流INL产生电路用于补偿负温度系数电流ICTAT产生电路中的高阶温度分量，通过叠加电流ICTAT、IPTAT、INL并由电流‑电压转换电路得到近似零温度系数的基准电压Vref。

Description

一种宽输入范围高电源抑制比的带隙基准电压源
技术领域
本发明属于模拟集成电压基准源电路技术领域，具体涉及一种宽输入范围高电源抑制比的带隙基准电压源。
背景技术
基准电压源将电源电压转换为与温度和电源电压近似无关的基准电压，其作用主要在于向电路中的其他模块提供稳定的偏置和参考电压。基准电压源的稳定性直接关系到电路的工作状态，为了使电路系统在外部环境(例如工作温度、电源电压)变化的情况下正常工作，低温漂系数、高电源电压抑制比是电压基准源的关键性能指标。
传统的带隙基准采用一个具有负温度特性的PN结电压和具有正温度特性的热电压VT＝KT/q来进行温度补偿，如图1，但由于VBE并不是与温度线性相关的，故此种技术只能对VBE中的一阶温度分量进行补偿，而VBE中包含的二阶和更高阶温度分量依然存在，因此必须采用高阶温度补偿技术消去VBE中的非线性温度分量，以减小带隙基准电压源的输出基准电压的温度系数。现有的高阶温度补偿技术有：二阶曲率补偿技术、指数曲率补偿技术等。
现有技术中，一种采用二阶曲率补偿的技术(见文献Song B S,Gray P R.Aprecision curvature-compensated CMOS bandgap reference[J].IEEE Journal ofSolid-State Circuits,1983,18(6):634-643.)通过采用线性温度补偿校正电压项PTAT与二阶温度补偿校正电压项PTAT2相结合的方式对VBE进行补偿，但是这种技术用来产生PTAT2的电路比较复杂，静态功耗较大且需要占用大量的芯片面积，故这种技术只适合产生单片基准或者被应用于混合集成电路中，并不适合作为芯片上的参考电压。
现有技术中，一种采用指数曲率补偿的技术(见文献Lee I,Kim G,KimW.Exponential curvature-compensated BiCMOS bandgap references[J].IEEE Journalof Solid-State Circuits,1994,29(11):1396-1403.)利用二极管的电流增益β随温度呈指数变化的特性对VBE进行补偿，该种技术相比于二阶曲率补偿技术的优点是功耗较低、占用芯片面积较小。但采用这种技术的基准电路的缺点是电源电压不能太低，而且在CMOS标准工艺中制造的PNP管的β的值很难控制。
电源、电阻的噪声会限制带隙基准电压源的精度，在这其中，电源噪声是主要影响因素，因此必须要提高带隙基准电压源对电源噪声的抑制能力，以使得带隙基准电压源能够适用于高速高精度的应用场合。电源抑制比越高，表示电路对噪声的抑制越强。目前，提高电源电压抑制比的技术有多种，例如，共源共栅技术，电源纹波前馈技术等。
现有技术中，一种采用共源共栅提高电源电压抑制比的技术(见文献Hui S,Xiaobo W,Xiaolang Y.A precise bandgap reference with high PSRR[C].ElectronDevices and Solid-State Circuits,2005IEEE Conference on.IEEE,2005:267-270.)通过增加输出节点到电源的阻抗降低了电源噪声在输出点的电压分量，从而提高了电源电压抑制性能，这种技术的优点是电路简单，容易实现，但是这种技术增加了净空电压(最小稳态工作电源电压)，不适用于低电源电压系统。
现有技术中，一种采用电源纹波前馈技术提高电源电压抑制比的技术(见文献Mehrmanesh S,Vahidfar M B,Aslanzadeh H A,et al.A 1-volt,high PSRR,CMOSbandgap voltage reference[C].Circuits and Systems,2003.ISCAS'03.Proceedingsof the 2003International Symposium on.IEEE,2003,I:381-384.)通过采用预调节的电流源给带隙基准核电路供电并通过采用反馈回路以减少带隙基准核电路对电源电压的依赖，从而提高了电源电压抑制性能。与共源共栅技术相比，这种技术虽然没有增加净空电压，但是频率特性较差，稳定性能不好，实用性差。
发明内容
为解决上述现有技术存在的技术缺陷，本发明提供了一种宽输入范围高电源抑制比的带隙基准电压源，宽输入范围体现在宽温度范围内保证低温度系数。本发明通过电压预调节电路产生一个低温漂、高电源抑制比的电压给带隙基准核电路供电，带隙基准核电路在传统带隙基准电压源的基础上加了非线性电流产生电路，通过采用两个MOS管的栅源电压之差ΔVGS对VBE中包含的二阶和更高阶温度分量进行温度补偿，大大降低了基准电压输出Vref的温度系数。本发明通过采用电压预调节技术对电源噪声进行抑制，有效提高了带隙基准电压源的电源抑制比，使带隙基准电压源可以适应高精度的应用需求。
为实现上述发明目的，本发明采用的技术方案是：一种宽输入范围高电源抑制比的带隙基准电压源，其特征在于：包括电压预调节电路和带隙基准核电路，电压预调节电路包括第一启动电路、偏置及基准电压产生电路和运算放大器电路，第一启动电路的输出连接偏置及基准电压产生电路，偏置及基准电压产生电路的输出连接运算放大器电路，运算放大器电路输出预调节电压Vreg对带隙基准核电路进行供电，同时运算放大器电路的输出还反馈至运算放大器电路的输入端，以提高偏置和基准电压产生电路产生的低温漂电压源的电源抑制性能；带隙基准核电路包括第二启动电路、负温度系数电流ICTAT及正温度系数电流IPTAT产生电路、非线性电流INL产生电路和电流电压转换电路，第二启动电路的输出分别连接负温度系数电流ICTAT及正温度系数电流IPTAT产生电路和非线性电流INL产生电路，负温度系数电流ICTAT及正温度系数电流IPTAT产生电路的输出及非线性电流INL产生电路的输出经过电流电压转换电路叠加后转换成基准电压Vref输出，其中：
电压预调节电路中：
第一启动电路包括PMOS管P1、PMOS管P2及电容Cst1；PMOS管P1和P2的源极均连接电源VDD，PMOS管P1的漏极分别与PMOS管P2的栅极和电容Cst1的一端连接在一起，电容Cst1的另一端连接地；
偏置及基准电压产生电路包括PMOS管P3、PMOS管P4，NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4及电阻R1；PMOS管P3和P4的源极连接电源VDD，PMOS管P3的栅极与PMOS管P4的栅极互连并与PMOS管P3的漏极、NMOS管N1的漏极以及第一启动电路中PMOS管P1的栅极连接在一起，NMOS管N1的栅极与NMOS管N2的栅极互连并与NMOS管N2的漏极、PMOS管P4的漏极以及第一启动电路中PMOS管P2的漏极连接在一起，NMOS管N1的源极连接NMOS管N3的漏极，NMOS管N2的源极分别与电阻R1的一端和NMOS管N4的栅极连接，电阻R1的另一端分别与NMOS管N3的栅极和NMOS管N4的漏极连接，NMOS管N3和N4的源极均接地；
运算放大器电路设有两级运算放大器，包括PMOS管P5、PMOS管P6、PMOS管P7、NMOS管N5、NMOS管N6、NMOS管N7、电阻R2和R3以及电容CM1，其中PMOS管P5、PMOS管P6、NMOS管N5、NMOS管N6、NMOS管N7构成第一级双端输入单端输出差分放大器，PMOS管P7构成第二级共源放大器，电阻R2和R3为反馈网络，将第二级共源放大器的输出反馈至第一级双端输入单端输出差分放大器的同相输入端，电容CM1为密勒补偿电容；PMOS管P5、P6、P7的源极连接电源VDD，PMOS管P5的栅极与PMOS管P6的栅极互连并连接PMOS管P6的漏极和NMOS管N6的漏极，PMOS管P5的漏极与NMOS管N5的漏极互连并连接PMOS管P7的栅极和电容CM1的一端，电容CM1的另一端连接PMOS管P7的漏极和电阻R2的一端，电阻R2的另一端与电阻R3的一端互连并连接NMOS管N6的栅极，NMOS管N5的栅极与NMOS管N7的栅极互连并连接偏置及基准产生电路中NMOS管N2的源极，NMOS管N5的源极与NMOS管N6的源极互连并连接NMOS管N7的漏极，NMOS管N7的源极和电阻R3的另一端均接地，PMOS管P7的漏极为运算放大器电路的输出端同时也是电压预调节电路的输出端，输出预调节电压Vreg；
带隙基准核电路中：
第二启动电路包括PMOS管P8、PMOS管P9及电容Cst2，PMOS管P8和P9的源极连接电压预调节电路输出的预调节电压Vreg，PMOS管P8的漏极连接PMOS管P9的栅极和电容Cst2的一端，电容Cst2的另一端连接地；
负温度系数电流ICTAT及正温度系数电流IPTAT产生电路包括PMOS管P10、PMOS管P11、PMOS管P12、PMOS管P13、PMOS管P14、PMOS管P15、NMOS管N8、NMOS管N9、NMOS管N10，PNP三极管Q1、PNP三极管Q2，电阻R4、电阻R5、电阻R6和电容CM2；PMOS管P10、P11、P12、P15的源极均连接电压预调节电路输出的预调节电压Vreg，PMOS管P10、P11、P12、P15的栅极互连并与第二启动电路中PMOS管P8的栅极连接，PMOS管P12的漏极连接PMOS管P13的源极和PMOS管P14的源极，PMOS管P13的栅极与PMOS管P10的漏极、PNP三极管Q1的发射极、电阻R4的一端以及第二启动电路中PMOS管P9的漏极连接在一起，PMOS管P14的栅极与PMOS管P11的漏极、电阻R5的一端以及电阻R6的一端连接在一起，电阻R6的另一端连接PNP三极管Q2的发射极，NMOS管N8的栅极与NMOS管N9的栅极互连并连接NMOS管N8的漏极和PMOS管P13的漏极，PMOS管P14的漏极与NMOS管N9的漏极、NMOS管N10的栅极以及电容CM2的一端连接在一起，电容CM2的另一端与PMOS管P15的漏极和NMOS管N10的漏极连接在一起，PNP三极管Q1的基极和集电极、PNP三极管Q2的基极和集电极、NMOS管N8、N9及N10的源极、电阻R4的另一端以及电阻R5的另一端均接地；
非线性电流INL产生电路包括PMOS管P16、PMOS管P17、PMOS管P18、NMOS管N11、PMOS管N12、PMOS管N13、PMOS管N14及电阻R7；PMOS管P16的源极、PMOS管P17的源极和PMOS管P18的源极均连接电压预调节电路输出的预调节电压Vreg，PMOS管P16的栅极连接第二启动电路中PMOS管P9的栅极，PMOS管P16的漏极与PMOS管P17的漏极、NMOS管N11的漏极和栅极以及NMOS管N12的栅极连接在一起，PMOS管P17的栅极与PMOS管P18的栅极互连并连接PMOS管P18的漏极和NMOS管N12的漏极，NMOS管N11的源极连接NMOS管N13的栅极和漏极，NMOS管N12的源极通过电阻R7连接NMOS管N14的栅极和漏极，NMOS管N13的源极及NMOS管N14的源极均接地；
电流电压转换电路包括PMOS管P19、PMOS管P20及电阻R8，PMOS管P19的源极和PMOS管P20的源极均连接电压预调节电路输出的预调节电压Vreg，PMOS管P19的栅极连非线性电流INL产生电路中PMOS管P18的栅极，PMOS管P20的栅极连接负温度系数电流ICTAT及正温度系数电流IPTAT产生电路中PMOS管P11的栅极，PMOS管P19的漏极与PMOS管P20的漏极以及电阻R8的一端连接在一起并作为带隙基准电压源的输出端，输出基准电压Vref，电阻R8的另一端接地。
所述电压预调节电路中的偏置及基准电压产生电路中所有的MOS管都工作于强反型饱和区；PMOS管P3与PMOS管P4的宽长比为1:1，NMOS管N1与NMOS管N2的宽长比为1:1，NMOS管N3与NMOS管N4的宽长比为k:1。
所述带隙基准核电路中的负温度系数电流ICTAT及正温度系数电流IPTAT产生电路中，PMOS管P10与PMOS管P11的宽长比为1:1，PNP三极管Q1与Q2的发射结面积之比为1:N，电阻R4和R5的阻值相同。
所述带隙基准核电路中的非线性电流INL产生电路中，NMOS管P17与NMOS管P18的宽长比为1:1，NMOS管N11与NMOS管N12沟道宽长比为1:1,NMOS管N13与NMOS管N14的宽长比为1：K。
所述电流电压转换电路中的PMOS管P19与非线性电流INL产生电路中的PMOS管P18的宽长比为1:1，电流电压转换电路中的PMOS管P20与负温度系数电流ICTAT及正温度系数电流IPTAT产生电路中的PMOS管P11的宽长比为1:1。
与现有技术相比，本发明的优点及有益效果是：
(1)本发明采用了一种电压预调节的带隙基准电压源，通过对电源电压VDD进行预调节，产生一个低温漂、高电源抑制比的预调节电压Vreg，由预调节电压对带隙基准核电路进行供电，这样就大大减小了电源电压噪声和波动对带隙基准核电路的影响，提高了带隙基准电压源的电源电压抑制性能和线性调整性能。
(2)电压预调节电路的特点是采用负温度系数电压VGS和正温度系数电压ΔVGS做和运算进行温度补偿的方法，实现了一个低温漂的预调节电压Vreg，并且电压Vreg对电源电压具有较强的噪声抑制能力，降低了电源噪声VDD对带隙基准核电路的影响，使得带隙基准电压源的基准输出Vref具有很强的电源电压抑制性能。
(3)本发明采用了一种非线性电流INL产生电路，通过两个MOS管N13、N14的栅源电压之差ΔVGS对VBE中包含的二阶和更高阶温度分量进行温度补偿，可以完全抵消VBE的二阶温度分量，部分抵消VBE的三阶、四阶分量，从而减小了带隙基准电压源的输出基准电压Vref的温度系数，具有低温漂的特性。
附图说明
图1是传统带隙基准电压源的电路图；
图2是本发明提出的宽输入范围高电源抑制比的带隙基准电压源的结构框图；
图3是本发明近似零温度系数电流的生成原理图；
图4是本发明提出的宽输入范围高电源抑制比的带隙基准电压源的电路图；
图5是本发明带隙基准电压源的温度系数(TC)仿真波形；
图6是本发明带隙基准电压源的输出基准(Vref)随电源电压(VDD)变化的仿真波形；
图7是本发明带隙基准电压源的电源抑制比(PSRR)仿真波形。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举的实例只用于解释本发明，并非用于限定本发明的范围。
如图2，本发明包括电压预调节电路和带隙基准核电路，电压预调节电路包括启动电路1、偏置及基准电压产生电路和运算放大器电路，启动电路1的输出连接偏置及基准电压产生电路，偏置及基准电压产生电路的输出连接运算放大器电路，运算放大器电路输出一个高电源抑制比、低温漂的预调节电压Vreg对带隙基准核电路进行供电，同时运算放大器电路的输出还反馈至运算放大器电路的输入端，以提高偏置和基准电压产生电路产生的低温漂电压源的电源抑制性能。带隙基准核电路包括启动电路2、负温度系数电流ICTAT及正温度系数电流IPTAT产生电路、非线性电流INL产生电路和电流电压转换电路，启动电路2的输出分别连接负温度系数电流ICTAT及正温度系数电流IPTAT产生电路和非线性电流INL产生电路，负温度系数电流ICTAT及正温度系数电流IPTAT产生电路的输出及非线性电流INL产生电路的输出经过电流电压转换电路叠加后转换成基准电压Vref输出。
如图4，电压预调节电路中的启动电路1包括PMOS管P1、P2和电容Cst1，启动电路1用来使偏置电路脱离零稳态，转入正常工作状态。PMOS管P3、P4、NMOS管N1～N4和电阻R1构成了偏置及基准电压产生电路，作为偏置电路为运算放大器电路提供一个不随电源电压变化的近似稳定的偏置电流，作为基准源电路为带隙基准核电路提供一个低温漂的电压源。PMOS管P5～P7、NMOS管N5～N7构成了两级运算放大器电路，密勒补偿电容CM1跨接在第二级放大电路的输入端与输出端之间，使电路能够稳定工作。两级运算放大器的输出通过由电阻R2、R3构成的电阻负反馈网络连接至两级运算放大器的输入，以提高偏置和基准源电路产生的低温漂电压源的电源抑制性能。
PMOS管P1、P2和电容Cst1构成了电压预调节电路中的启动电路1，PMOS管P1、P2的源极都连接至电源VDD，PMOS管P1的漏极分别与PMOS管P2的栅极和电容Cst1的一端连接在一起，电容Cst1的另一端连接地。电路上电时P1的栅极电位为零状态，故P1关断，电容Cst1上电压也为零，P2的栅极相当于接地，P2导通，因为P2管的漏极连接偏置及基准电压产生电路中N2的栅极，故N2的栅极被抬高，电源通过P2、N2、R1、N4到地形成低阻通路，电压预调节电路的偏置电路开始启动，当偏置电路启动完成后，偏置及基准源电压产生电路将正常工作，PMOS管P3、P4导通且工作在饱和区，因为P3、P4的栅极与P1的栅极连接在一起，故P1导通且工作在饱和区，Cst1上电压为高电平，P2关断，启动电路与偏置电路脱离联系，启动电路不会对基准源造成影响。
PMOS管P3、P4、NMOS管N1～N4和电阻R1构成了电压预调节电路中的偏置及基准电压产生电路，PMOS管P3、P4的源极连接电源VDD，PMOS管P3的栅极与PMOS管P4的栅极互连并连接PMOS管P3的漏极、NMOS管N1的漏极，NMOS管N1的栅极与NMOS管N2的栅极互连并连接NMOS管N2的漏极、PMOS管P4的漏极以及启动电路中P2的漏极，PMOS管P3、P4、NMOS管N1、N2构成电流镜，设PMOS管P3和P4的宽长比(W/L)之比为1:1，NMOS管N1和N2的宽长比(W/L)之比为1:1，则NMOS管N1和N2流过相同的电流。NMOS管N1的源极连接N3的漏极，N2的源极连接N4的栅极、电阻R1的一端，电阻R1的另一端与N3的栅极、N4的漏极相连，N3、N4的源极均接地。当电路上电后，启动电流注入N1的栅极，刚开始时电流比较微小，故电阻R1上的压降可以被忽略，此时N4相当于一个MOS二极管，启动电流经过N1的放大后，又经过电流镜(P3和P4)反馈回N1，形成了电流正反馈，使得电流镜电路脱离电流为0的简并点。当电流变大，出现过冲时，电阻R1的负反馈作用开始体现，电阻R1上的压降变大使得N3的VGS电压降低，从而减弱N1的电流，最终正反馈和负反馈维持在一个平衡状态，电路实现稳定工作。因为N3的栅源电压比N4的栅源电压小，为保证N3与N4流过相同的偏置电流，故设计N3和N4的宽长比(W/L)之比为k:1，偏置电流Ib由N3与N4的栅源电压VGS的压差和电阻R1共同决定，电阻R1上的电压与N4的漏源电压相加得基准电压Vref1，令电路中所有的晶体管都工作于强反型饱和区，则有以下计算公式：
式中，μn为N型载流子迁移率,COX为单位面积的栅氧电容,W、L分别为NMOS管N3和N4的沟道宽度及长度，T表示工作温度，T0表示参考电压，T和T0均表示热力学温度；VTH表示NMOS管工作温度为T时的开启电压，kth表示开启电压VTH的温度系数，VTH0表示温度为T0时的VTH电压。由公式3可知，在不考虑MOS管的沟道调制效应情况下，偏置电流Ib与电源电压无关，因此，该偏置电路具有较高的电源电压抑制性能。由于迁移率μn具有负温度特性，若不考虑电阻R1的温度系数，则Ib具有正温度系数特性，故ΔVGS3，4具有正温度系数特性；因为VTH为负温度系数的电压，故VGS表现为负温度系数的电压。正温度系数特性的ΔVGS3，4与负温度系数的VGS相加得基准电压Vref1，所以偏置及基准电压产生电路的输出Vref1具有低温漂特性。
令偏置电流Ib＝kbTη，kb为温度无关量，η值为1左右；迁移率μn＝kuT-n，ku为温度无关量，n值为1.5左右。对基准电压Vref1进行一阶求导可以得到：
令Vref1的一阶导数在T1(在温度-45～125℃范围内)温度点为零，即可以使Vref1获得温度系数最小的电压。
PMOS管P5～P7、NMOS管N5～N7构成了电压预调节电路中的一个两级运算放大器电路，其中，PMOS管P5、P6、NMOS管N5～N7构成了第一级双端输入单端输出差分放大器电路，PMOS管P5、P6的源极连接电源电压VDD，PMOS管P5和P6的栅极互连并连接P6的漏极、NMOS管N6的漏极，P5的漏极连接N5的漏极，为差分放大器的输出端，N5的栅极是差分放大器的反相输入端，N6的栅极是差分放大器的同相输入端，偏置及基准电压产生电路的输出Vref1与N5的栅极相连，为差分放大器电路提供一个低温漂的电压源。N5和N6的源极互连并连接N7的漏极，偏置及基准电压产生电路的输出Vref1连接N7的栅极，为差分放大器电路提供一个不随电源电压变化的近似稳定的偏置电流，PMOS管P7构成第二级放大器，为共源放大，第一级差分放大器电路的输出连接P7的栅极，P7的漏极输出预调节电压Vreg，P7的漏极与电阻R2的一端连接在一起，R2的另一端与R3相连，并反馈连接第一级差分放大器的同相输入端。在共源放大器P7的输入端与输出端之间跨接了一个密勒补偿电容CM1，用来降低带宽以提高增益裕度，避免运放产生震荡。
下面结合图4叙述运算放大器电路结构提高电源电压抑制比的工作原理，首先，对分析过程中公式用到的一些参数定义如下：PSRRvreg为预调节电压Vreg的电源电压抑制比，V1表示第一级差分放大器的输出电压，电阻RBGR表示带隙基准核电路的Vreg到GND之间的有效阻抗，gm1表示PMOS管P7的跨导；RO1表示P7的输出阻抗，A表示差分放大器的开环放大倍数。第一级差分放大器电路与P7、R2和R3构成了一个负反馈环路，当Vreg电压升高时，节点VF电压也会升高，第一级运放输出电压V1升高，Vreg电压减小，因此电压Vreg将会稳定在一个固定的电压值附近。由运放虚短虚断特性可以得出输出预调节电压为：
式中，Vref1表示偏置及基准电压产生电路的输出。由于Vref1具有低温漂特性，由公式6知Vreg与Vref1呈线性关系，故预调节电压Vreg具有低温漂特性。
对P7进行小信号电源电压抑制比分析，根据电路中各节点电压、电流关系可以得到如下关系表达式：
v1＝AvF 公式8
式中，vF、vreg、v1、vdd表示各节点电压的小信号变化量。由公式10可知，在电阻R2和R3比值确定的情况下，预调节电压Vreg的电源电压抑制比(PSRRvreg)同运放开环放大倍数A相关，A越大PSRRvreg越负，即Vreg的电源电压抑制性能越强，由于运放的开环放大倍数A一般很大，所以Vreg具有高电源抑制比的特性。而带隙基准电压源输出电压Vref的电源电压抑制比(PSRRvref)为：
PSRRvref＝PSRRvreg×PSRRvref-vreg 公式11
式中PSRRvref-vreg表示带隙基准电压源输出电压Vref对预调节电压Vreg的电源电压抑制比。可以看出，电压预调节电路可以将带隙基准电压源的电源电压抑制性能提高将近A倍。
如图3，为近似零温度系数电流的生成原理图。为了获得近似零温度系数的基准输出电压，可以首先生成零温度系数的电流，然后由零温度系数电流转化为零温度系数的基准输出电压，零温度系数的电流(Iconstant)是负温度系数电流(ICTAT)、正温度系数电流(IPTAT)和非线性电流(INL)三者之和，ICTAT、IPTAT和INL由电压-电流(V-I)转换电路产生。ICTAT、IPTAT和INL由不同的电压来产生：ICTAT由三极管基-射极电压(VBE)来产生；IPTAT由两个VBE电压之差ΔVBE来产生；INL由两个VGS电压之差来产生。
图4中，PMOS管P8、P9和电容Cst2构成了带隙基准核电路的启动电路2。PMOS管P8、P9的源极都连接至预调节电压Vreg，PMOS管P8的漏极与PMOS管P9的栅极和电容Cst2的一端连接在一起，电容Cst2的另一端连接地。电路上电时P8的栅极电位为零状态，故P8关断，因此电容Cst2上电压也为零，P9的栅极相当于接地，故P9导通，IPTAT及ICTAT产生电路中，PNP管Q1的基极与集电极连接在一起，故Q1相当于一个二极管，P9的漏极与Q1的发射极连接在一起，故二极管正向导通，电源通过P9、Q1到地形成低阻通路，IPTAT及ICTAT产生电路开始启动；当IPTAT及ICTAT产生电路启动完成后，PMOS管P10、P11导通且工作在饱和区，因为P10、P11的栅极与P8的栅极连接在一起，故P8导通且工作在饱和区，P8的漏极为高电平，Cst2上电压为高电平，P9关断，启动电路与IPTAT及ICTAT产生电路脱离联系，启动电路不会对IPTAT及ICTAT产生电路造成影响。
PMOS管P10～P15、NMOS管N8～N10、PNP三极管Q1、Q2、电容CM2和电阻R4～R6构成了负温度系数电流ICTAT及正温度系数电流IPTAT产生电路。PMOS管P10、P11的源极连接预调节电压Vreg，PMOS管P12～P15、NMOS管N8～N10和电容CM2构成了运算放大器OP，其中P13的栅极为OP的反相输入端，P14的栅极为OP的同相输入端，运算放大器OP的输出连接至P10、P11的栅极，PMOS管P10的漏极与运算放大器OP的反相输入端、PNP三极管Q1的发射极，电阻R4的一端、启动电路中P9的漏极连接在一起，PMOS管P11的漏极与运算放大器OP的正相输入端、电阻R5、R6的一端连接在一起，电阻R6的另一端连接PNP三极管Q2的发射极，PNP三极管Q1、Q2的基极与集电极连接在一起并且连接地，在电路中相当于一个二极管。PMOS管P10和P11的宽长比(W/L)之比为1:1，三极管Q1和Q2的发射结面积之比为1:N，电阻R4和R5的阻值相同。利用运算放大器虚短虚断的特性保持节点电压V2和V3相同，并且，为了维持电路稳定，运放的同相输入端必须处于电阻R5的一侧。PNP三极管Q1的基极-集电极电压VBE加在电阻R4两端产生负温度系数电流ICTAT，由于节点电压V2与V3相同，电阻R4与R5阻值相同，故流过电阻R4和R5的电流相等。PNP三极管Q1的基极-集电极电压与PNP三极管Q2的基极-集电极电压之差ΔVBE加在电阻R6两端产生正温度系数电流IPTAT，流过三极管Q1和Q2的电流相等。由于PMOS管P10和P11的宽长比(W/L)之比为1:1，所以流过PMOS管P10和P11的电流相等，为负温度系数电流ICTAT和正温度系数电流IPTAT之和，该电流通过电流电压转换电路中PMOS管P20拷贝，在电阻R8上转换成电压。
PNP三极管Q1的基极-集电极电压与PNP三极管Q2的基极-集电极电压之差ΔVBE为：
△VBE＝VTln(N) 公式12
式中，VT表示温度为T时的热电压；；N表示Q2与Q1的发射结面积之比。热电压VT可以表示为：
式中，k为波耳兹曼常数(1.38×10–23J/K)，q为电子电荷(1.6×10–19C)，T表示工作温度，T0表示参考温度，T和T0均为热力学温度，VT0表示温度为T0时的热电压。
PNP三极管Q1的基极-集电极电压VBE与与温度关系表达式为：
式中，Vg0表示绝对零度时硅的带隙电压，约为1.2V；T表示工作温度，T0表示参考温度，VBE0表示温度为T0时的VBE电压，nq表示工艺因子，取值范围为3.6～4；δ表示与集电极电流相关的参数。VT表示温度为T时的热电压。
用正温度系数的电压ΔVBE补偿负温度系数的电压VBE的方法称为一阶补偿法，由公式14可知VBE与温度成非线性关系，一阶补偿只能抵消掉VBE中的一阶温度分量，而二阶及更高阶的分量仍然存在，故一阶补偿得到的温漂系数较高，因此要进行高阶补偿。两个同类型器件饱和区的栅源电压VGS之差是正温度系数的电压，其温度系数受载流子迁移率控制，本发明利用载流子迁移率对VBE电压中的非线性项进行补偿，以达到高阶补偿的目的，下面叙述非线性电流的产生原理。
PMOS管P16～P18、NMOS管N11～N14以及电阻R7构成了非线性电流INL产生电路。PMOS管P16～P18的源极连接预调节电压Vreg，PMOS管P16为非线性电流INL产生电路提供启动信号，P16的栅极连接第二启动电路中P9的栅极，漏极连接N11的漏极和栅极、N12的栅极、P17的漏极，当电路上电后，P16的栅极被拉低，故P16导通。因为P16的漏极连接N12的栅极，故N12的栅极被抬高，电源通过P16、N12、R7、N14到地形成低阻通路，非线性电流产生电路INL开始启动。PMOS管P17与PMOS管P18的栅极互连并连接P18的漏极、N12的漏极，PMOS管P17、P18、NMOS管N11、N12构成了电流镜，设计NMOS管P17和P18的宽长比(W/L)之比为1:1，NMOS管N11和N12沟道宽长比(W/L)之比为1:1，故流过NMOS管N11和N12的电流相等，NMOS管N13的栅极与漏极连接在一起并与NMOS管N11的源极相连，NMOS管N12的源极连接电阻R7的一端，NMOS管N14的栅极与漏极连接在一起并与电阻R7的另一端相连，当电路上电后，启动电流注入N12的栅极，刚开始时电流比较微小，故电阻R7上的压降可以被忽略，启动电流经过N12放大后，又经过电流镜(P17和P18)反馈回N12，形成了电流正反馈，使得电流镜电路脱离电流为0的简并点。当电流变大，出现过冲时，电阻R7的负反馈作用开始体现，电阻R7上的压降变大使得N14的VGS电压降低，从而减弱N12的电流，最终正反馈和负反馈维持在一个平衡状态，电路实现稳定工作。因为N14的栅源电压比N13的栅源电压小，为保证N13与N14流过相同的偏置电流，故设计两个增强型NMOS管N13和N14的宽长比(W/L)之比为1：K，令电路中所有的晶体管都工作于强反型饱和区，则有以下计算公式：
式中，VGS13为N13的栅源电压，VGS14为N14的栅源电压；μn为N型载流子迁移率；COX为单位面积的栅氧电容,W、L分别为NMOS管N13和N14的沟道宽度及长度；设非线性电流INL＝k1Tm，迁移率μn＝k2T-n，m和n表示与温度无关的值，约为1.5左右，k1和k2都是与温度无关的系数。
电流电压转换电路由PMOS管P19、P20和电阻R8组成，P19和P20的漏极电流分别是由非线性电流INL产生电路和负温度系数电流ICTAT及正温度系数电流IPTAT产生电路复制。其中PMOS管P19与P18的宽长比(W/L)之比为1:1，PMOS管P20与P11的宽长比(W/L)之比为1:1。经过PMOS管P19和P20的电流拷贝，将负温度系数电流ICTAT、正温度系数电流IPTAT和非线性电流INL相加就可以获得近似与温度无关的电流Iconstant，Iconstant经过电阻R8后就转化成了近似与温度无关的电压Vref。因此，输出基准电压有如下关系式：
将公式12、公式13、公式14、公式15代入公式16，公式14中的δ取1，可将Vref化简为温度T的函数：
分别对Vref进行一阶、二阶求导得：
式中，Vg0表示绝对零度时硅的带隙电压，约为1.2V；T表示工作温度，T0表示参考温度，T和T0均表示热力学温度；VBE0表示温度为T0时的VBE电压；VT0表示温度为T0时的热电压；N表示Q2与Q1的发射结面积之比；nq表示工艺因子，取值范围为3.6～4；m和n表示与温度无关的值，约为1.5左右。K表示NMOS管N13和N14的宽长比(W/L)之比。
若令基准电压Vref温度曲线的驻点为T1，拐点为T2，则有下列关系：
由以上两个关系式可以获得关键电阻(R4～R8)之间的关系，基准电压Vref为了获得更低的温度系数，T1和T2要处于温度范围(-45～125℃)之内，再根据电流大小，可以确定电阻(R4～R8)的值。
如图5，为本发明带隙基准电压源的温度系数(TC)仿真波形，仿真结果显示，本发明的带隙基准电压源在温度范围为-45～125℃时的温度系数仅为0.14ppm/℃，基准的精度得到了显著的提高。
如图6，为本发明带隙基准电压源的输出基准(Vref)随电源电压(VDD)变化的仿真波形。仿真结果显示，本发明带隙基准电压源的最低的可稳定工作的电压为3V。
如图7，为本发明带隙基准电压源的电源抑制比(PSRR)仿真波形。仿真结果显示，本发明的带隙基准电压源的低频PSRR可达125dB，电源电压抑制性能好。
以上所述仅为本发明的优选实例而已，并不限于本发明，对于本领域的技术人员来说，本发明可有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种宽输入范围高电源抑制比的带隙基准电压源，其特征在于：包括电压预调节电路和带隙基准核电路，电压预调节电路包括第一启动电路、偏置及基准电压产生电路和运算放大器电路，第一启动电路的输出连接偏置及基准电压产生电路，偏置及基准电压产生电路的输出连接运算放大器电路，运算放大器电路输出预调节电压Vreg对带隙基准核电路进行供电，同时运算放大器电路的输出还反馈至运算放大器电路的输入端，以提高偏置和基准电压产生电路产生的低温漂电压源的电源抑制性能；带隙基准核电路包括第二启动电路、负温度系数电流ICTAT及正温度系数电流IPTAT产生电路、非线性电流INL产生电路和电流电压转换电路，第二启动电路的输出分别连接负温度系数电流ICTAT及正温度系数电流IPTAT产生电路和非线性电流INL产生电路，负温度系数电流ICTAT及正温度系数电流IPTAT产生电路的输出及非线性电流INL产生电路的输出经过电流电压转换电路叠加后转换成基准电压Vref输出，其中：
电压预调节电路中：
第一启动电路包括PMOS管P1、PMOS管P2及电容Cst1；PMOS管P1和P2的源极均连接电源VDD，PMOS管P1的漏极分别与PMOS管P2的栅极和电容Cst1的一端连接在一起，电容Cst1的另一端连接地；
偏置及基准电压产生电路包括PMOS管P3、PMOS管P4，NMOS管N1、NMOS管N2、NMOS管N3、NMOS管N4及电阻R1；PMOS管P3和P4的源极连接电源VDD，PMOS管P3的栅极与PMOS管P4的栅极互连并与PMOS管P3的漏极、NMOS管N1的漏极以及第一启动电路中PMOS管P1的栅极连接在一起，NMOS管N1的栅极与NMOS管N2的栅极互连并与NMOS管N2的漏极、PMOS管P4的漏极以及第一启动电路中PMOS管P2的漏极连接在一起，NMOS管N1的源极连接NMOS管N3的漏极，NMOS管N2的源极分别与电阻R1的一端和NMOS管N4的栅极连接，电阻R1的另一端分别与NMOS管N3的栅极和NMOS管N4的漏极连接，NMOS管N3和N4的源极均接地；
运算放大器电路设有两级运算放大器，包括PMOS管P5、PMOS管P6、PMOS管P7、NMOS管N5、NMOS管N6、NMOS管N7、电阻R2和R3以及电容CM1，其中PMOS管P5、PMOS管P6、NMOS管N5、NMOS管N6、NMOS管N7构成第一级双端输入单端输出差分放大器，PMOS管P7构成第二级共源放大器，电阻R2和R3为反馈网络，将第二级共源放大器的输出反馈至第一级双端输入单端输出差分放大器的同相输入端，电容CM1为密勒补偿电容；PMOS管P5、P6、P7的源极连接电源VDD，PMOS管P5的栅极与PMOS管P6的栅极互连并连接PMOS管P6的漏极和NMOS管N6的漏极，PMOS管P5的漏极与NMOS管N5的漏极互连并连接PMOS管P7的栅极和电容CM1的一端，电容CM1的另一端连接PMOS管P7的漏极和电阻R2的一端，电阻R2的另一端与电阻R3的一端互连并连接NMOS管N6的栅极，NMOS管N5的栅极与NMOS管N7的栅极互连并连接偏置及基准产生电路中NMOS管N2的源极，NMOS管N5的源极与NMOS管N6的源极互连并连接NMOS管N7的漏极，NMOS管N7的源极和电阻R3的另一端均接地，PMOS管P7的漏极为运算放大器电路的输出端同时也是电压预调节电路的输出端，输出预调节电压Vreg；
带隙基准核电路中：
第二启动电路包括PMOS管P8、PMOS管P9及电容Cst2，PMOS管P8和P9的源极连接电压预调节电路输出的预调节电压Vreg，PMOS管P8的漏极连接PMOS管P9的栅极和电容Cst2的一端，电容Cst2的另一端连接地；
负温度系数电流ICTAT及正温度系数电流IPTAT产生电路包括PMOS管P10、PMOS管P11、PMOS管P12、PMOS管P13、PMOS管P14、PMOS管P15、NMOS管N8、NMOS管N9、NMOS管N10，PNP三极管Q1、PNP三极管Q2，电阻R4、电阻R5、电阻R6和电容CM2；PMOS管P10、P11、P12、P15的源极均连接电压预调节电路输出的预调节电压Vreg，PMOS管P10、P11、P12、P15的栅极互连并与第二启动电路中PMOS管P8的栅极连接，PMOS管P12的漏极连接PMOS管P13的源极和PMOS管P14的源极，PMOS管P13的栅极与PMOS管P10的漏极、PNP三极管Q1的发射极、电阻R4的一端以及第二启动电路中PMOS管P9的漏极连接在一起，PMOS管P14的栅极与PMOS管P11的漏极、电阻R5的一端以及电阻R6的一端连接在一起，电阻R6的另一端连接PNP三极管Q2的发射极，NMOS管N8的栅极与NMOS管N9的栅极互连并连接NMOS管N8的漏极和PMOS管P13的漏极，PMOS管P14的漏极与NMOS管N9的漏极、NMOS管N10的栅极以及电容CM2的一端连接在一起，电容CM2的另一端与PMOS管P15的漏极和NMOS管N10的漏极连接在一起，PNP三极管Q1的基极和集电极、PNP三极管Q2的基极和集电极、NMOS管N8、N9及N10的源极、电阻R4的另一端以及电阻R5的另一端均接地；
非线性电流INL产生电路包括PMOS管P16、PMOS管P17、PMOS管P18、NMOS管N11、PMOS管N12、PMOS管N13、PMOS管N14及电阻R7；PMOS管P16的源极、PMOS管P17的源极和PMOS管P18的源极均连接电压预调节电路输出的预调节电压Vreg，PMOS管P16的栅极连接第二启动电路中PMOS管P9的栅极，PMOS管P16的漏极与PMOS管P17的漏极、NMOS管N11的漏极和栅极以及NMOS管N12的栅极连接在一起，PMOS管P17的栅极与PMOS管P18的栅极互连并连接PMOS管P18的漏极和NMOS管N12的漏极，NMOS管N11的源极连接NMOS管N13的栅极和漏极，NMOS管N12的源极通过电阻R7连接NMOS管N14的栅极和漏极，NMOS管N13的源极及NMOS管N14的源极均接地；
电流电压转换电路包括PMOS管P19、PMOS管P20及电阻R8，PMOS管P19的源极和PMOS管P20的源极均连接电压预调节电路输出的预调节电压Vreg，PMOS管P19的栅极连非线性电流INL产生电路中PMOS管P18的栅极，PMOS管P20的栅极连接负温度系数电流ICTAT及正温度系数电流IPTAT产生电路中PMOS管P11的栅极，PMOS管P19的漏极与PMOS管P20的漏极以及电阻R8的一端连接在一起并作为带隙基准电压源的输出端，输出基准电压Vref，电阻R8的另一端接地。
2.根据权利要求1所述的宽输入范围高电源抑制比的带隙基准电压源，其特征在于：电压预调节电路中的偏置及基准电压产生电路中所有的MOS管都工作于强反型饱和区；PMOS管P3与PMOS管P4的宽长比为1:1，NMOS管N1与NMOS管N2的宽长比为1:1，NMOS管N3与NMOS管N4的宽长比为k:1。
3.根据权利要求1所述的宽输入范围高电源抑制比的带隙基准电压源，其特征在于：带隙基准核电路中的负温度系数电流ICTAT及正温度系数电流IPTAT产生电路中，PMOS管P10与PMOS管P11的宽长比为1:1，PNP三极管Q1与Q2的发射结面积之比为1:N，电阻R4和R5的阻值相同。
4.根据权利要求1所述的宽输入范围高电源抑制比的带隙基准电压源，其特征在于：带隙基准核电路中的非线性电流INL产生电路中，NMOS管P17与NMOS管P18的宽长比为1:1，NMOS管N11与NMOS管N12沟道宽长比为1:1,NMOS管N13与NMOS管N14的宽长比为1：K。
5.根据权利要求1所述的宽输入范围高电源抑制比的带隙基准电压源，其特征在于：电流电压转换电路中的PMOS管P19与非线性电流INL产生电路中的PMOS管P18的宽长比为1:1，电流电压转换电路中的PMOS管P20与负温度系数电流ICTAT及正温度系数电流IPTAT产生电路中的PMOS管P11的宽长比为1:1。
CN201710351210.9A 2017-05-18 2017-05-18 一种宽输入范围高电源抑制比的带隙基准电压源 Active CN106959723B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710351210.9A CN106959723B (zh) 2017-05-18 2017-05-18 一种宽输入范围高电源抑制比的带隙基准电压源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710351210.9A CN106959723B (zh) 2017-05-18 2017-05-18 一种宽输入范围高电源抑制比的带隙基准电压源

Publications (2)

Publication Number Publication Date
CN106959723A true CN106959723A (zh) 2017-07-18
CN106959723B CN106959723B (zh) 2018-04-13

Family

ID=59482013

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710351210.9A Active CN106959723B (zh) 2017-05-18 2017-05-18 一种宽输入范围高电源抑制比的带隙基准电压源

Country Status (1)

Country Link
CN (1) CN106959723B (zh)

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107861558A (zh) * 2017-11-09 2018-03-30 电子科技大学 一种数字高阶补偿带隙基准源
CN108508952A (zh) * 2018-05-08 2018-09-07 中国电子科技集团公司第二十四研究所 一种带隙基准电压二阶补偿电路
CN108519789A (zh) * 2017-04-11 2018-09-11 长泰品原电子科技有限公司 一种基准电压电路及程控电源
CN108646842A (zh) * 2018-07-10 2018-10-12 成都信息工程大学 一种适用于带隙基准源的无过冲软启动电路
CN109375697A (zh) * 2018-12-24 2019-02-22 中国电子科技集团公司第五十八研究所 一种用于二阶曲率补偿基准源的温漂修调电路
CN109799862A (zh) * 2019-01-23 2019-05-24 江苏信息职业技术学院 一种带隙基准电压源
CN110274703A (zh) * 2019-07-12 2019-09-24 广州芯世物科技有限公司 一种高灵敏度的cmos感温电路及温度传感器
CN110320953A (zh) * 2019-08-08 2019-10-11 贵州辰矽电子科技有限公司 一种输出电压可调的基准电压源
CN111077933A (zh) * 2020-01-14 2020-04-28 阿母芯微电子技术(中山)有限公司 一种低温度系数cmos基准电压源
CN111142607A (zh) * 2020-03-16 2020-05-12 成都纳能微电子有限公司 高电源抑制比电压转换电流电路
CN111949063A (zh) * 2020-08-10 2020-11-17 上海川土微电子有限公司 一种低温漂的带隙基准电压源
CN112000168A (zh) * 2020-07-28 2020-11-27 广东美的白色家电技术创新中心有限公司 电流源
CN112034922A (zh) * 2020-11-06 2020-12-04 成都铱通科技有限公司 一种带精确阈值的正温度系数偏置电压生成电路
CN112068626A (zh) * 2020-07-30 2020-12-11 广东美的白色家电技术创新中心有限公司 一种家用电器、芯片及电压源电路
CN112286337A (zh) * 2020-10-30 2021-01-29 广州鸿博微电子技术有限公司 用于MCU的低功耗bandgap电路及其实现方法
CN112416047A (zh) * 2020-10-20 2021-02-26 北京时代民芯科技有限公司 一种高电源抑制比和高抗干扰能力的基准电路
CN112527046A (zh) * 2019-09-17 2021-03-19 成都纳能微电子有限公司 高电源抑制比电压转换电流电路
CN112994695A (zh) * 2021-03-02 2021-06-18 江苏润石科技有限公司 一种高速低功耗Sigma-Delta模数转换器及数字处理单元
CN113031688A (zh) * 2021-03-02 2021-06-25 江苏润石科技有限公司 一种高性能带隙基准的低功耗电压源
CN113157041A (zh) * 2021-04-30 2021-07-23 浙江工贸职业技术学院 一种宽输入带隙基准电压源
CN113311896A (zh) * 2021-07-29 2021-08-27 唯捷创芯(天津)电子技术股份有限公司 自适应过冲电压抑制电路、基准电路、芯片及通信终端
CN114115417A (zh) * 2021-11-12 2022-03-01 中国兵器工业集团第二一四研究所苏州研发中心 带隙基准电路
CN114265465A (zh) * 2021-08-26 2022-04-01 北京时代民芯科技有限公司 一种带隙基准电路
CN114578890A (zh) * 2022-03-10 2022-06-03 中国电子科技集团公司第五十八研究所 一种具有分段线性补偿的基准电压源电路
CN115390613A (zh) * 2022-10-28 2022-11-25 成都市安比科技有限公司 一种带隙基准电压源
TWI789671B (zh) * 2021-01-04 2023-01-11 紘康科技股份有限公司 具有溫度補償功能之參考電路
WO2023144817A1 (en) * 2022-01-27 2023-08-03 Proteantecs Ltd. Thermal sensor for integrated circuit
CN117707272A (zh) * 2024-02-05 2024-03-15 江苏润石科技有限公司 一种增益增强的基准电压源及其应用

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100073070A1 (en) * 2008-09-25 2010-03-25 Hong Kong Applied Science & Technology Research Intitute Company Limited Low Voltage High-Output-Driving CMOS Voltage Reference With Temperature Compensation
CN101794159A (zh) * 2010-03-08 2010-08-04 东南大学 一种高电源电压抑制比的带隙基准电压源
CN101916128A (zh) * 2010-08-18 2010-12-15 北京大学 一种提高带隙基准源输出电源抑制比的方法及相应的电路
CN103529897A (zh) * 2013-11-01 2014-01-22 东南大学 一种高电源抑制比的纯mos结构电压基准源
CN105676938A (zh) * 2016-03-04 2016-06-15 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种超低功耗高电源抑制比电压基准源电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100073070A1 (en) * 2008-09-25 2010-03-25 Hong Kong Applied Science & Technology Research Intitute Company Limited Low Voltage High-Output-Driving CMOS Voltage Reference With Temperature Compensation
CN101794159A (zh) * 2010-03-08 2010-08-04 东南大学 一种高电源电压抑制比的带隙基准电压源
CN101916128A (zh) * 2010-08-18 2010-12-15 北京大学 一种提高带隙基准源输出电源抑制比的方法及相应的电路
CN103529897A (zh) * 2013-11-01 2014-01-22 东南大学 一种高电源抑制比的纯mos结构电压基准源
CN105676938A (zh) * 2016-03-04 2016-06-15 广东顺德中山大学卡内基梅隆大学国际联合研究院 一种超低功耗高电源抑制比电压基准源电路

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108519789A (zh) * 2017-04-11 2018-09-11 长泰品原电子科技有限公司 一种基准电压电路及程控电源
CN107861558A (zh) * 2017-11-09 2018-03-30 电子科技大学 一种数字高阶补偿带隙基准源
CN108508952A (zh) * 2018-05-08 2018-09-07 中国电子科技集团公司第二十四研究所 一种带隙基准电压二阶补偿电路
CN108508952B (zh) * 2018-05-08 2020-06-02 中国电子科技集团公司第二十四研究所 一种带隙基准电压二阶补偿电路
CN108646842A (zh) * 2018-07-10 2018-10-12 成都信息工程大学 一种适用于带隙基准源的无过冲软启动电路
CN109375697A (zh) * 2018-12-24 2019-02-22 中国电子科技集团公司第五十八研究所 一种用于二阶曲率补偿基准源的温漂修调电路
CN109375697B (zh) * 2018-12-24 2023-10-20 中国电子科技集团公司第五十八研究所 一种温漂修调电路
CN109799862A (zh) * 2019-01-23 2019-05-24 江苏信息职业技术学院 一种带隙基准电压源
CN110274703A (zh) * 2019-07-12 2019-09-24 广州芯世物科技有限公司 一种高灵敏度的cmos感温电路及温度传感器
CN110320953B (zh) * 2019-08-08 2024-03-01 贵州辰矽电子科技有限公司 一种输出电压可调的基准电压源
CN110320953A (zh) * 2019-08-08 2019-10-11 贵州辰矽电子科技有限公司 一种输出电压可调的基准电压源
CN112527046A (zh) * 2019-09-17 2021-03-19 成都纳能微电子有限公司 高电源抑制比电压转换电流电路
CN111077933A (zh) * 2020-01-14 2020-04-28 阿母芯微电子技术(中山)有限公司 一种低温度系数cmos基准电压源
CN111142607A (zh) * 2020-03-16 2020-05-12 成都纳能微电子有限公司 高电源抑制比电压转换电流电路
CN112000168A (zh) * 2020-07-28 2020-11-27 广东美的白色家电技术创新中心有限公司 电流源
CN112068626A (zh) * 2020-07-30 2020-12-11 广东美的白色家电技术创新中心有限公司 一种家用电器、芯片及电压源电路
CN112068626B (zh) * 2020-07-30 2022-04-15 广东美的白色家电技术创新中心有限公司 一种家用电器、芯片及电压源电路
CN111949063A (zh) * 2020-08-10 2020-11-17 上海川土微电子有限公司 一种低温漂的带隙基准电压源
CN111949063B (zh) * 2020-08-10 2022-06-24 上海川土微电子有限公司 一种低温漂的带隙基准电压源
CN112416047A (zh) * 2020-10-20 2021-02-26 北京时代民芯科技有限公司 一种高电源抑制比和高抗干扰能力的基准电路
CN112286337A (zh) * 2020-10-30 2021-01-29 广州鸿博微电子技术有限公司 用于MCU的低功耗bandgap电路及其实现方法
CN112034922A (zh) * 2020-11-06 2020-12-04 成都铱通科技有限公司 一种带精确阈值的正温度系数偏置电压生成电路
CN112034922B (zh) * 2020-11-06 2021-01-15 成都铱通科技有限公司 一种带精确阈值的正温度系数偏置电压生成电路
TWI789671B (zh) * 2021-01-04 2023-01-11 紘康科技股份有限公司 具有溫度補償功能之參考電路
CN113031688A (zh) * 2021-03-02 2021-06-25 江苏润石科技有限公司 一种高性能带隙基准的低功耗电压源
CN112994695A (zh) * 2021-03-02 2021-06-18 江苏润石科技有限公司 一种高速低功耗Sigma-Delta模数转换器及数字处理单元
CN112994695B (zh) * 2021-03-02 2023-12-05 江苏润石科技有限公司 一种高速低功耗Sigma-Delta模数转换器及数字处理单元
CN113157041B (zh) * 2021-04-30 2022-06-21 浙江工贸职业技术学院 一种宽输入带隙基准电压源
CN113157041A (zh) * 2021-04-30 2021-07-23 浙江工贸职业技术学院 一种宽输入带隙基准电压源
CN113311896A (zh) * 2021-07-29 2021-08-27 唯捷创芯(天津)电子技术股份有限公司 自适应过冲电压抑制电路、基准电路、芯片及通信终端
CN114265465A (zh) * 2021-08-26 2022-04-01 北京时代民芯科技有限公司 一种带隙基准电路
CN114115417A (zh) * 2021-11-12 2022-03-01 中国兵器工业集团第二一四研究所苏州研发中心 带隙基准电路
CN114115417B (zh) * 2021-11-12 2022-12-20 中国兵器工业集团第二一四研究所苏州研发中心 带隙基准电路
WO2023144817A1 (en) * 2022-01-27 2023-08-03 Proteantecs Ltd. Thermal sensor for integrated circuit
CN114578890B (zh) * 2022-03-10 2023-06-20 中国电子科技集团公司第五十八研究所 一种具有分段线性补偿的基准电压源电路
CN114578890A (zh) * 2022-03-10 2022-06-03 中国电子科技集团公司第五十八研究所 一种具有分段线性补偿的基准电压源电路
CN115390613B (zh) * 2022-10-28 2023-01-03 成都市安比科技有限公司 一种带隙基准电压源
CN115390613A (zh) * 2022-10-28 2022-11-25 成都市安比科技有限公司 一种带隙基准电压源
CN117707272A (zh) * 2024-02-05 2024-03-15 江苏润石科技有限公司 一种增益增强的基准电压源及其应用
CN117707272B (zh) * 2024-02-05 2024-04-19 江苏润石科技有限公司 一种增益增强的基准电压源及其应用

Also Published As

Publication number Publication date
CN106959723B (zh) 2018-04-13

Similar Documents

Publication Publication Date Title
CN106959723B (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
CN101630176B (zh) 低电压cmos带隙基准电压源
CN109725672A (zh) 一种带隙基准电路及高阶温度补偿方法
CN101930248B (zh) 可调负电压基准电路
CN103488227B (zh) 一种带隙基准电压电路
CN102270008B (zh) 宽输入带曲率补偿的带隙基准电压源
CN101901018B (zh) 电压基准电路
CN101840240A (zh) 一种可调式多值输出的基准电压源
KR20100080958A (ko) 기준 바이어스 발생 회로
TW200848972A (en) Low noise voltage reference circuit
CN108037791A (zh) 一种无运放的带隙基准电路
CN112859996B (zh) 一种低压高精度带隙基准电路
CN100428105C (zh) 1v电源非线性纠正的高温度稳定性基准电压源
CN109164867B (zh) 全mos基准电流产生电路
CN107168442B (zh) 带隙基准电压源电路
CN107272817A (zh) 一种带预调制电压不含运放的电压模带隙基准电路
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
CN101149628B (zh) 一种基准电压源电路
CN109491433A (zh) 一种适用于图像传感器的基准电压源电路结构
CN112230703A (zh) 一种基于钳位技术的高精度带隙基准电流源
CN109343641A (zh) 一种高精度的电流基准电路
CN201097251Y (zh) 带隙基准电压产生电路
TWI716323B (zh) 電壓產生器
CN111293876B (zh) 一种电荷泵的线性化电路
CN104914915A (zh) 高精度的负压分段补偿带隙基准电压源电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant