CN114115417A - 带隙基准电路 - Google Patents

Abstract

本发明公开了带隙基准电路，包括启动电路、PTAT电流产生电路以及电流转换电路；所述启动电路为PTAT电流产生电路以及电流转换电路提供启动电压，防止进入简并工作点；所述PTAT电流产生电路产生正温度系数电流IPTAT，电流转换电路复制IPTAT电流并产生零温度系数的带隙基准电压VBG。本发明的带隙基准电路中，电流转换电路包含一个产生负温度系数电压的三极管、一个产生正温度系数压降的电阻以及PTAT电流复制电路。PTAT电流复制电路中通过采用电流补偿模块实现对PTAT电流的可控的精细化复制，使用该方式的温度系数校正具有精度高、占用面积小而且不受开关导通电阻影响的特点，具有很高的实用价值。

Description

带隙基准电路

技术领域

本发明涉及电子电路领域，特别涉及一种带电流补偿的带隙基准电路。

背景技术

带隙基准电路是低压差线性稳压器(LDO)中的核心模块，其功能是为LDO电路提供一个对制造工艺、温度和电源电压变化不敏感的参考电压，基准电路性能的好坏直接影响到LDO电路的性能。基准电路的一个基本原理是用一个正温度系数的电压和负温度系数的电压相加，来实现一个随温度变化率很低的输出电压。

带隙基准电路一般包括三极管、电阻和MOS晶体管，由于工艺偏差的原因，器件之间不可能严格的匹配，从而造成输出电压精度和温度系数的变化。为克服工艺误差的影响，传统的方法是对匹配电阻进行修调，修调方法是串联一组由开关控制的TRIM电阻阵列，然后在中测时通过调节TRIM电阻阵列来校正匹配电阻的比例系数。这种方法需要用到大量的电阻串，消耗较大的芯片面积；而且控制开关存在非线性导通电阻，影响校正精度。

发明内容

本发明目的是：针对上述问题，提出一种带电流补偿的带隙基准电路，节省芯片面积，提高校正精度。

本发明的技术方案是：

带隙基准电路，包括启动电路、PTAT电流产生电路以及电流转换电路；所述启动电路为PTAT电流产生电路以及电流转换电路提供启动电压，防止进入简并工作点；所述PTAT电流产生电路产生正温度系数电流IPTAT，电流转换电路复制IPTAT电流并产生零温度系数的带隙基准电压VBG。

优选的，所述PTAT电流产生电路包括三极管Q1、Q2，运算放大器OPA、电阻R1、补偿电容C1以及MOS管M6～M14，其中：

MOS管M7、M6和三极管Q1依次串接在电源正负极之间；

MOS管M9、M8、电阻R1和三极管Q2依次串接在电源正负极之间；

MOS管M11、M10和M13依次串接在电源正负极之间；

MOS管M12、M14依次串接在电源正负极之间；

所述三极管Q1、Q2的基极分别连接电源负级；

运算放大器OPA的正相输入端连接三极管Q1与MOS管M6的共接点X，反相输入端连接电阻R1与MOS管M8的共接点Y，输出端连接分别连接MOS管M13、M14的栅极，输出端还通过补偿电容C1连接MOS管M12、M14的共接点；

所述MOS管M7、M9、M11共栅极连接，MOS管M6、M8、M10、M12共栅极连接；MOS管M11的栅极与MOS管M10的漏极短接，MOS管M12的栅极与自身漏极短接。

优选的，所述电流转换电路，包括MOS管M17、M18、M19、M20，电阻R2、三极管Q3和电流补偿模块，所述MOS管M18、M17、电阻R2、三极管Q3依次串接在电源正负极之间，MOS管M20、M19依次串接在电源正极与电流补偿模块的输入端之间，向电流补偿模块输入偏置电流Ibias；MOS管M18、M20与MOS管M11共栅极连接，MOS管M17、M19与MOS管M10共栅极连接，三极管Q3的基极连接电源负级；所述电流补偿模块的输出端连接MOS管M17与电阻R2的共接点，输出补偿电流Iout。

优选的，所述电流补偿模块包括由偏置电路、镜像电流支路以及补偿电流相位选择电路；其中偏置电路对输入偏置电流Ibias镜像形成偏置电流Ic；镜像电流支路包括若干条对偏置电流Ic的镜像支路，每条镜像支路的电流满足一定的比例关系；补偿电流相位选择电路用于调整基准电压系数。

优选的，所述偏置电路包括NMOS管MM1～MM5和PMOS管MM6～MM8，所述NMOS管MM1与MM2依次串接在偏置电流Ibias输入端与电源负极之间，PMOS管MM6与NMOS管MM3依次串接电源正负极之间，PMOS管MM8、MM7与NMOS管MM5与MM4依次串接电源正负极之间；其中NMOS管MM1与PMOS管MM5共栅极连接，NMOS管MM1与PMOS管MM5共栅极连接；NMOS管MM2、MM3与PMOS管MM4共栅极连接；PMOS管MM6与MM7共栅极连接；NMOS管MM1、MM2与PMOS管MM6的栅极分别与自身漏极短接，PMOS管MM8的栅极与PMOS管MM7的漏极短接。

优选的，所述镜像电流支路中，各条支路分别包括三个依次串接的MOS管，其中两个分别与PMOS管MM8、MM7镜像连接，第三个MOS管的栅极由控制信号CTLi进行控制；各镜像电流支路的输出端分别连接补偿电流相位选择电路。

优选的，所述补偿电流相位选择电路包括NMOS管MM9、MM10、MM12、MM13，PMOS管MM11、MM14以及反相器INV；所述PMOS管MM11与NMOS管MM10、MM9依次串接在镜像电流支路输出端与电源负极之间，PMOS管MM14与NMOS管MM13、MM12依次串接在镜像电流支路输出端与电源负极之间；NMOS管MM9、MM10的栅极分别与NMOS管MM12、MM13的栅极共接，NMOS管MM9、MM10的栅极还分别与自身漏极短接；电流相位选择控制信号CTL6通过反相器INV连接PMOS管MM11栅极，与PMOS管MM14栅极直接连接；PMOS管MM14的漏极与NMOS管MM13的漏极共接点输出补偿电流Iout。

优选的，所述启动电路包括MOS管M1、M2、M3、M4、M5、M15、M16，电阻R3和反相器INV1；所述MOS管M3、电阻R3与MOS管M1依次串接在电源正负极之间，MOS管M3栅极接电源负极，MOS管M1的栅极短接自身漏极，构成自偏置电路；MOS管M5、M4、M2依次串接在电源正负极之间，MOS管M2的栅极接MOS管M1的栅极，MOS管M5、M4的栅极分别接MOS管M7、M6的栅极，MOS管M4与MOS管M2的共接点通过反相器INV1分别接MOS管M15、M16的栅极，MOS管M15的源极、漏极分别接MOS管M13的栅极、漏极，MOS管M16的源极、漏极分别接MOS管M14的栅极、漏极。

优选的，所述MOS管M7、M9、M11的尺寸完全相同，MOS管M6、M8、M10的尺寸也完全相同；三极管Q2是由N个与三极管Q1同尺寸的三极管并联组成。

优选的，所述MOS管M17、M18的尺寸分别是MOS管M8、M9的两倍。

优选的，所述NMOS管MM9与MM12尺寸相同，NMOS管MM10与MM13尺寸相同。

本发明的优点是：

1.本发明的带隙基准电路中，电流转换电路包含一个产生负温度系数电压的三极管、一个产生正温度系数压降的电阻以及PTAT电流复制电路。PTAT电流复制电路中通过采用电流补偿模块实现对PTAT电流的可控的精细化复制，使用该方式的温度系数校正具有精度高、占用面积小而且不受开关导通电阻影响的特点，具有很高的实用价值。

2.本发明的带隙基准电路中，PTAT电流产生电路使用共源共栅电流镜结构提高电流的镜像复制精度，使用基于运算放大器的负反馈环路实现两节点电压的钳位，使用弥勒补偿电容C1提高闭环钳位环路的相位裕度，提高环路的稳定性。

3.为防止带隙核心电路进入简并工作点，本发明还设计了一个启动电路。

附图说明

下面结合附图及实施例对本发明作进一步描述：

图1为本发明的带隙基准电路的原理图；

图2为本发明的电流补偿电路的原理图。

具体实施方式

如图1所示，是本发明的带隙基准电路原理图，包括启动电路、PTAT电流产生电路以及电流转换电路三个部分。PTAT电流产生电路产生正温度系数电流IPTAT。电流转换电路复制IPTAT电流并流过电阻R2产生正温度系数电压，与负温度系数的PNP管Q3 BE结电压结合产生零温度系数的带隙基准电压VBG。为校正工艺偏差带来的误差，在电流转换电路中引入电流补偿模块。启动电路功能是防止电路进入简并工作点。

PTAT电流产生电路由两个二极管连接的三极管Q1、Q2，运算放大器OPA、电阻R1、补偿电容C1以及MOS管M6～M14组成。

为保证流过Q1、Q2的电流相等，偏置电路使用共源共栅结构，而且M7、M9、M11的尺寸完全相同，M6、M8、M10的尺寸也完全相同，因此I1＝I2。

在运放OPA以及偏置电路构成的负反馈回路作用下，X和Y点电压被钳位在同一电位，即V_X＝V_Y。因此流过电阻R1的电流可表示为

其中V_BEi(i＝1,2)表示三极管的be结电压，根据三极管的电流公式可以得出

其中V_T＝kT/q，表示热电压；I_C为集电极电流；I_S表示饱和电流，只与工艺参数有关。而且图1中Q2是由N个与Q1同尺寸的三极管并联组成。因此忽略基极电流的影响，有V_BE1＝V_Tln(I₁/I_S)，V_BE2＝V_Tln[I₂/(N·I_S)]，将其代入(1)式有

该电流具有正的温度系数，因此也称为PTAT电流，即IPTAT＝I₂。

电流转换电路通过M17、M18组成的镜像电路对PTAT电流进行精确的复制。由于M17、M18的尺寸分别是M8、M9的两倍，因此I₃＝2·I_PTAT。带隙输出电压VBG有：

由于V_BE3具有负温度系数，约等于-1.658mV/℃，因此只要(4)式中右边第二项的温度系数

VBG就可以获得近似零温度系数的电压。

通过调节R2和R1的比值可以实现这一目标，但实际上由于工艺偏差的影响，R2/R1很难保证等于一个精确的值。传统的方法是在R2上串联一组开关控制的TRIM电阻，然后在中测时调节TRIM电阻来校正电阻比例系数。这种方法为实现较好的匹配性，低位电阻通常是由多个大尺寸电阻并联组成的，消耗较大的芯片面积；而且开关会有导通电阻存在，影响校正精度。本发明中使用电流补偿的方式来实现系数的校正，电流镜像复制具有精度高、占用面积小而且不受开关导通电阻影响的特点。

图1中考虑补偿电流，带隙输出电压可重新整理为：

VBG＝V_BE3+(2·IPTAT+I_out)·R₂ (5)

电流补偿模块电路原理图如图2所示，由偏置电路、镜像电流支路以及补偿电流相位选择三个部分组成。

偏置电路由NMOS管MM1～MM5和PMOS管MM6～MM8组成，输入偏置电流Ibias由图1中共源共栅管M19、M20对IPTAT电流镜像复制产生，并且为了提高补偿分辨率，该电流为IPTAT的分数倍镜像。在本实施例中，Ibias＝IPTAT/4，并且通过NMOS管MM2、MM4的镜像形成偏置电流Ic＝Ibias/6＝IPTAT/24。

镜像电流支路是若干条对电流Ic的镜像支路，在本实施例中镜像电流支路包含5条电流支路，并且使用共源共栅结构提高电流镜像的精度。5条电流支路的电流满足一定的比例关系，通常以2进制比例进行分布，本实施例中有：

另外每条镜像电流支路通过一个PMOS开关进行选择，PMOS开关的导通与否分别由控制信号CTL1～CTL5进行控制。

补偿电流相位选择电路由NMOS管MM9、MM10、MM12、MM13，PMOS管MM11、MM14以及反相器INV组成。其中，MM9与MM12管子尺寸相同；MM10与MM13管子尺寸相同。

CTL6为电流相位选择控制信号，当CTL6为低电平时，PMOS管MM14导通、MM11关闭，此时流过NMOS管MM9、MM10、MM12、MM13的电流为零，镜像电流支路的电流通过MM14流出形成灌电流，因此

其中I_Ci(i＝1,2,...,5)表示第i条镜像电流支路的电流；S_i(i＝1,2,...,5)表示第i条由CTLi控制的镜像电流支路的开关状态，当CTLi(i＝1,2,...,5)为低电平时S_i＝1，当CTLi(i＝1,2,...,5)为高电平时S_i＝0。

当CTL6为高电平时，PMOS管MM14关闭、MM11导通，镜像电流支路的电流流过MM9、MM10，并通过MM12、MM13的镜像复制形成拉电流，此时

综合式(3)、(5)、(11)、(12)，最终带隙基准电压的公式可表示为：

其中S_i(i＝1,2,...,6)由控制信号CTLi(i＝1,2,...,6)的状态决定，当CTLi(i＝1,2,...,6)为低电平时S_i＝1，当CTLi(i＝1,2,...,6)为高电平时S_i＝0。通过改变CTLi(i＝1,2,...,6)的状态可达到基准电压系数调整的目的。

图1中启动电路由MOS管M1、M2、M3、M4、M5、M15、M16，电阻R3和反相器INV1组成。M1、M3和电阻R3构成自偏置电路，电路上电以后M2栅极电压大于其阈值电压。若电路未启动，M11和M12管都将处于截止状态，相应的M4、M5管也截止，因此M2管的漏极电压即反相器输入为低。反相器输出高电平，开关M15、M16导通，M13、M14管的栅极电压被拉高，M13、M14工作于饱和区，M11和M12管的栅极放电，栅极电压逐渐降低，直至M11和M12管饱和区导通，带隙电路完成启动。由于M2管的尺寸很小，当带隙电路完成启动后，M2的漏极电压升高，反相器输出变低，M15、M16截止关闭。

电容C1为弥勒补偿电容，跨接在运放输出和M14的漏极之间，能有效的补偿钳位电路的相位裕度，提高环路稳定性。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (10)

1.带隙基准电路，其特征在于，包括启动电路、PTAT电流产生电路以及电流转换电路；所述启动电路为PTAT电流产生电路以及电流转换电路提供启动电压，防止进入简并工作点；所述PTAT电流产生电路产生正温度系数电流IPTAT，电流转换电路复制IPTAT电流并产生零温度系数的带隙基准电压VBG。

2.根据权利要求1所述的带隙基准电路，其特征在于，所述PTAT电流产生电路包括三极管Q1、Q2，运算放大器OPA、电阻R1、补偿电容C1以及MOS管M6～M14，其中：

MOS管M7、M6和三极管Q1依次串接在电源正负极之间；

MOS管M9、M8、电阻R1和三极管Q2依次串接在电源正负极之间；

MOS管M11、M10和M13依次串接在电源正负极之间；

MOS管M12、M14依次串接在电源正负极之间；

所述三极管Q1、Q2的基极分别连接电源负级；

运算放大器OPA的正相输入端连接三极管Q1与MOS管M6的共接点X，反相输入端连接电阻R1与MOS管M8的共接点Y，输出端连接分别连接MOS管M13、M14的栅极，输出端还通过补偿电容C1连接MOS管M12、M14的共接点；

所述MOS管M7、M9、M11共栅极连接，MOS管M6、M8、M10、M12共栅极连接；MOS管M11的栅极与MOS管M10的漏极短接，MOS管M12的栅极与自身漏极短接。

3.根据权利要求2所述的带隙基准电路，其特征在于，所述电流转换电路，包括MOS管M17、M18、M19、M20，电阻R2、三极管Q3和电流补偿模块，所述MOS管M18、M17、电阻R2、三极管Q3依次串接在电源正负极之间，MOS管M20、M19依次串接在电源正极与电流补偿模块的输入端之间，向电流补偿模块输入偏置电流Ibias；MOS管M18、M20与MOS管M11共栅极连接，MOS管M17、M19与MOS管M10共栅极连接，三极管Q3的基极连接电源负级；所述电流补偿模块的输出端连接MOS管M17与电阻R2的共接点，输出补偿电流Iout。

4.根据权利要求3所述的带隙基准电路，其特征在于，所述电流补偿模块包括由偏置电路、镜像电流支路以及补偿电流相位选择电路；其中偏置电路对输入偏置电流Ibias镜像形成偏置电流Ic；镜像电流支路包括若干条对偏置电流Ic的镜像支路，每条镜像支路的电流满足一定的比例关系；补偿电流相位选择电路用于调整基准电压系数。

5.根据权利要求4所述的带隙基准电路，其特征在于，所述偏置电路包括NMOS管MM1～MM5和PMOS管MM6～MM8，所述NMOS管MM1与MM2依次串接在偏置电流Ibias输入端与电源负极之间，PMOS管MM6与NMOS管MM3依次串接电源正负极之间，PMOS管MM8、MM7与NMOS管MM5与MM4依次串接电源正负极之间；其中NMOS管MM1与PMOS管MM5共栅极连接，NMOS管MM1与PMOS管MM5共栅极连接；NMOS管MM2、MM3与PMOS管MM4共栅极连接；PMOS管MM6与MM7共栅极连接；NMOS管MM1、MM2与PMOS管MM6的栅极分别与自身漏极短接，PMOS管MM8的栅极与PMOS管MM7的漏极短接。

6.根据权利要求5所述的带隙基准电路，其特征在于，所述镜像电流支路中，各条支路分别包括三个依次串接的MOS管，其中两个分别与PMOS管MM8、MM7镜像连接，第三个MOS管的栅极由控制信号CTLi进行控制；各镜像电流支路的输出端分别连接补偿电流相位选择电路。

7.根据权利要求6所述的带隙基准电路，其特征在于，所述补偿电流相位选择电路包括NMOS管MM9、MM10、MM12、MM13，PMOS管MM11、MM14以及反相器INV；所述PMOS管MM11与NMOS管MM10、MM9依次串接在镜像电流支路输出端与电源负极之间，PMOS管MM14与NMOS管MM13、MM12依次串接在镜像电流支路输出端与电源负极之间；NMOS管MM9、MM10的栅极分别与NMOS管MM12、MM13的栅极共接，NMOS管MM9、MM10的栅极还分别与自身漏极短接；电流相位选择控制信号CTL6通过反相器INV连接PMOS管MM11栅极，与PMOS管MM14栅极直接连接；PMOS管MM14的漏极与NMOS管MM13的漏极共接点输出补偿电流Iout。

8.根据权利要求7所述的带隙基准电路，其特征在于，所述启动电路包括MOS管M1、M2、M3、M4、M5、M15、M16，电阻R3和反相器INV1；所述MOS管M3、电阻R3与MOS管M1依次串接在电源正负极之间，MOS管M3栅极接电源负极，MOS管M1的栅极短接自身漏极，构成自偏置电路；MOS管M5、M4、M2依次串接在电源正负极之间，MOS管M2的栅极接MOS管M1的栅极，MOS管M5、M4的栅极分别接MOS管M7、M6的栅极，MOS管M4与MOS管M2的共接点通过反相器INV1分别接MOS管M15、M16的栅极，MOS管M15的源极、漏极分别接MOS管M13的栅极、漏极，MOS管M16的源极、漏极分别接MOS管M14的栅极、漏极。

9.根据权利要求2所述的带隙基准电路，其特征在于，所述MOS管M7、M9、M11的尺寸完全相同，MOS管M6、M8、M10的尺寸也完全相同；三极管Q2是由N个与三极管Q1同尺寸的三极管并联组成。

10.根据权利要求3所述的带隙基准电路，其特征在于，所述MOS管M17、M18的尺寸分别是MOS管M8、M9的两倍；所述NMOS管MM9与MM12尺寸相同，NMOS管MM10与MM13尺寸相同。

Images