CN102393786A - 高阶温度补偿cmos带隙基准电压源 - Google Patents

Abstract

本发明公开一种高阶温度补偿 CMOS 带隙基准电压源，包括启动电路、带隙主体电路、反馈控制回路及输出电路，启动电路在电源上电时摆脱简并点的束缚而正常工作，带隙主体电路产生一带正温度系数电流，该带正温度系数电流由带隙主体电路镜像至反馈控制回路中而产生另一带负温度系数电流，这两带相反温度系数电流分别同比镜像至反馈控制回路和输出电路中，反馈控制回路中引入一个产生高阶补偿电流的补偿电阻，两同比镜像后的电流与补偿电流叠加后镜像至输出电路中的负载电阻上而得到与温度无关的基准电压。基于负反馈工作点的可控设计实现高阶温度系数补偿的稳定控制，实现了高精度的带隙基准源，工艺要求低、电路结构简单、面积小和适用范围广。

Description

高阶温度补偿CMOS带隙基准电压源

技术领域

本发明涉及一种基准电压源，特别是，一种高阶温度补偿CMOS带隙基准电压源。

背景技术

基准电压源是模拟电路中广泛应用的一个关键模块，可提供高精度、高稳定性的基准电压，其应用非常广泛，比如数模转换器、传感器、电源控制管理器和各种高精度测量仪表中，其精度直接影响到电路中各模块的性能，具有非常重要的作用。

产生基准电压的技术有很多，但带隙基准电压技术以其低温度系数、宽电源电压范围和与CMOS工艺兼容等特点已成为基准电压的主流技术。现有的带隙基准电压源是基于两个三极管基极-发射极电压的差ΔV_BE的正温度系数电压与三极管的基极-发射极负温度系数电压V_BE的线性补偿的原理，但一阶线性补偿不完全，因为V_BE的温度系数是非线性的。

随着精度要求的不断提高，一阶补偿的温度系数指标难以满足高性能模拟电路的要求，高阶温度补偿能实现较低的温度系数，但通常的高阶补偿电路较复杂，芯片占用面积较大，如文献“闭环曲率补偿的低压带隙基准源的设计”(范寿等电路与系统学报，2009(08)：13-16)，介绍了一种超低温漂带隙基准电压源的实现方法，可以实现1ppm/℃内的温度系数，但单路采用4个运算放大器进行电压钳位，大大增加了电路的复杂程度和面积。另外，在已有的各类高阶补偿电路结构中，均无法克服工艺漂移对系统性能的严重影响，尤其是采用亚阈值补偿技术的方法，基准温度系数的漂移达到几倍甚至是几百倍，申请号为201010159179.7的专利申请公开了一种高阶温度补偿的方法，即通过处于亚阈值MOS管的电压电流的指数特性补偿BE结温度的非线性，但此方法受工艺影响非常大，工艺稳定性还不如相应的一阶线性补偿基准，局限性较强，因此，较难得到实际的应用。

发明内容

本发明的目的是提供一种高阶温度补偿CMOS带隙基准电压源，基于反馈工作点的可控来实现高阶温度系数补偿的稳定控制。

为解决上述技术问题，本发明采用如下技术方案：

一种高阶温度补偿CMOS带隙基准电压源，包括启动电路、带隙主体电路、反馈控制回路及输出电路，所述的启动电路使该基准电压源在上电时摆脱简并点的束缚而正常工作、并为所述的带隙主体电路、所述的反馈控制回路提供启动电压，所述的带隙主体电路产生一个带正温度系数电流，该带正温度系数电流由所述的带隙主体电路镜像至所述的反馈控制回路中而产生另一个带负温度系数电流，这两个带相反温度系数电流同比镜像至所述的反馈控制回路和所述的输出电路中，所述的反馈控制回路中引入一个电阻以实现高阶温度补偿，在该电阻上产生高阶补偿电流，两个同比镜像后的电流与高阶补偿电流叠加后镜像至所述的输出电路中的输出负载电阻上而得到与温度无关的基准电压Vref。

其中，所述的启动电路为：电阻R8连接在供电电压VCC与NMOS管M23的漏极之间，NMOS管M23的栅极与PMOS管M25的栅极共接至NMOS管M23的漏极，PMOS管M25的源极接至供电电压VCC，NMOS管M23的源极接至NMOS管M24的漏极，NMOS管M24的源极接至地端，NMOS管M24的栅极接至带隙基准电压Vref。

其中，所述的带隙主体电路为：PMOS管M9的栅极与PMOS管M10的栅极共接，PMOS管M9的源极、PMOS管M10的源极共接至供电电压VCC，PMOS管M9的漏极接至PMOS管M17的源极，PMOS管M10的漏极接至PMOS管M18的源极，PMOS管M17的栅极与PMOS管M18的栅极共接，PMOS管M17的漏极通过电阻R6接至NMOS管M1的漏极，PMOS管M18的漏极通过电阻R5接至NMOS管M2的漏极，NMOS管M1的栅极与NMOS管M2的栅极共接，NMOS管M1的源极接至NMOS管M4的漏极，NMOS管M2的源极接至NMOS管M5的漏极，NMOS管M4的栅极与NMOS管M5的栅极，NMOS管M4的源极接至三极管Q1的发射极，三极管Q1的基极和集电极共接至地端，NMOS管M5的源极通过电阻R1接至三极管Q2的发射极，三极管Q2的基极和集电极共接至地端，PMOS管M18的漏极与PMOS管M9的栅极相短接，NMOS管M2的漏极与PMOS管M17的栅极相短接，PMOS管M17的漏极与NMOS管M1的栅极相短接，NMOS管M1的漏极与NMOS管M4的栅极相短接，PMOS管M17的漏极接至PMOS管M25的漏极。

其中，所述的反馈控制回路为：PMOS管M8的栅极与PMOS管M11的栅极共接、并与PMOS管M9共栅，PMOS管M16的栅极与PMOS管M19的栅极共接、并与PMOS管M17共栅，PMOS管M8的源极接至供电电压VCC、漏极接至PMOS管M16的源极，PMOS管M11的源极接至供电电源VCC、漏极接至PMOS管M19的源极，PMOS管M12的源极接至供电电压VCC、栅极接至PMOS管M19的漏极，PMOS管M13的源极接至供电电压VCC、栅极接至PMOS管M12的栅极共接，PMOS管M0的源极接至供电电压VCC、栅极接至PMOS管M12的漏极、漏极通过电阻R7接至地端，PMOS管M20的栅极接至PMOS管M0的漏极、源极接至PMOS管M12的漏极，PMOS管M21的源极接至PMOS管M13的漏极、栅极与PMOS管M20的栅极共接，NMOS管M3的漏极接至PMOS管M19的漏极、栅极与NMOS管M1的栅极共接，NMOS管M6的漏极接至NMOS管M3的源极、栅极与NMOS管M4的栅极共接，NMOS管M6的源极通过电阻R2接至地端，NMOS管M3的漏极与NMOS管M6的源极之间连接有频率补偿电容C0，PMOS管M21的漏极接至三极管Q3的发射极，三极管Q3的基极和集电极共接至地端，PMOS管M20的漏极通过电阻R3接至三极管Q3的发射极，PMOS管M20的漏极接至NMOS管M6的源极，PMOS管M16的漏极与PMOS管M21的漏极相短接。

其中，所述的输出电路为：PMOS管M7的源极接至供电电压VCC、栅极与PMOS管M9的栅极共接，PMOS管M15的源极接至PMOS管M7的漏极、栅极与PMOS管M17的栅极共接，PMOS管M14的源极接至供电电压VCC、栅极与PMOS管M12的栅极共接，PMOS管M22的源极接至PMOS管M14的漏极、栅极与PMOS管M20的栅极共接，PMOS管M22的漏极通过电阻R4接至地端，PMOS管M15的漏极接至PMOS管M22的漏极，从电阻R4的两端输出与温度无关的基准电压Vref。

本发明的有益效果是：本发明基于负反馈工作点的可控设计来实现高阶温度系数补偿的稳定控制，通过对可调节共源共栅MOS管和电阻的参数设计，实现了高精度高稳定性的带隙基准源，以克服现有高阶温度补偿基准电压源工艺要求高、电路结构复杂、面积大和适用范围小等局限。

附图说明

附图1为本发明的高阶温度补偿CMOS带隙基准电压源的电路图；

附图2为本发明的高阶温度补偿CMOS带隙基准电压源的参考电压为1.25V的输出温度特性曲线；

附图3为本发明的高阶温度补偿CMOS带隙基准电压源在给定温度范围内典型工艺角下的基准温度仿真曲线。

具体实施方式

下面结合附图所示的实施例对本发明的技术方案作以下详细描述：

一种高阶温度补偿CMOS带隙基准电压源，包括启动电路、带隙主体电路、反馈控制回路及输出电路，启动电路使该基准电压源在上电时摆脱简并点的束缚而正常工作、并为带隙主体电路、反馈控制回路提供启动电压，带隙主体电路产生一个带正温度系数电流，该带正温度系数电流由带隙主体电路镜像至反馈控制回路中而产生另一个带负温度系数电流，这两个带相反温度系数电流同比镜像至反馈控制回路和输出电路中，反馈控制回路中引入一个电阻以实现高阶温度补偿，在该电阻上产生高阶补偿电流，两个同比镜像后的电流与高阶补偿电流叠加后镜像至输出电路中的输出负载电阻上而得到与温度无关的基准电压Vref。

如附图1所示，本发明的基准电压源的电路具体实现：启动电路为：电阻R8连接在供电电压VCC与NMOS管M23的漏极之间，NMOS管M23的栅极与PMOS管M25的栅极共接至NMOS管M23的漏极，PMOS管M25的源极接至供电电压VCC，NMOS管M23的源极接至NMOS管M24的漏极，NMOS管M24的源极接至地端，NMOS管M24的栅极接至参考电压；带隙主体电路为：PMOS管M9的栅极与PMOS管M10的栅极共接，PMOS管M9的源极、PMOS管M10的源极共接至供电电压VCC，PMOS管M9的漏极接至PMOS管M17的源极，PMOS管M10的漏极接至PMOS管M18的源极，PMOS管M17的栅极与PMOS管M18的栅极共接，PMOS管M17的漏极通过电阻R6接至NMOS管M1的漏极，PMOS管M18的漏极通过电阻R5接至NMOS管M2的漏极，NMOS管M1的栅极与NMOS管M2的栅极共接，NMOS管M1的源极接至NMOS管M4的漏极，NMOS管M2的源极接至NMOS管M5的漏极，NMOS管M4的栅极与NMOS管M5的栅极，NMOS管M4的源极接至三极管Q1的发射极，三极管Q1的基极和集电极共接至地端，NMOS管M5的源极通过电阻R1接至三极管Q2的发射极，三极管Q2的基极和集电极共接至地端，PMOS管M18的漏极与PMOS管M9的栅极相短接，NMOS管M2的漏极与PMOS管M17的栅极相短接，PMOS管M17的漏极与NMOS管M1的栅极相短接，NMOS管M1的漏极与NMOS管M4的栅极相短接，PMOS管M17的漏极接至PMOS管M25的漏极；反馈控制回路为：PMOS管M8的栅极与PMOS管M11的栅极共接、并与PMOS管M9共栅，PMOS管M16的栅极与PMOS管M19的栅极共接、并与PMOS管M17共栅，PMOS管M8的源极接至供电电压VCC、漏极接至PMOS管M16的源极，PMOS管M11的源极接至供电电源VCC、漏极接至PMOS管M19的源极，PMOS管M12的源极接至供电电压VCC、栅极接至PMOS管M19的漏极，PMOS管M13的源极接至供电电压VCC、栅极接至PMOS管M12的栅极共接，PMOS管M0的源极接至供电电压VCC、栅极接至PMOS管M12的漏极、漏极通过电阻R7接至地端，PMOS管M20的栅极接至PMOS管M0的漏极、源极接至PMOS管M12的漏极，PMOS管M21的源极接至PMOS管M13的漏极、栅极与PMOS管M20的栅极共接，NMOS管M3的漏极接至PMOS管M19的漏极、栅极与NMOS管M1的栅极共接，NMOS管M6的漏极接至NMOS管M3的源极、栅极与NMOS管M4的栅极共接，NMOS管M6的源极通过电阻R2接至地端，NMOS管M3的漏极与NMOS管M6的源极之间连接有频率补偿电容C0，PMOS管M21的漏极接至三极管Q3的发射极，三极管Q3的基极和集电极共接至地端，PMOS管M20的漏极通过电阻R3接至三极管Q3的发射极，PMOS管M20的漏极接至NMOS管M6的源极，PMOS管M16的漏极与PMOS管M21的漏极相短接；输出电路为：PMOS管M7的源极接至供电电压VCC、栅极与PMOS管M9的栅极共接，PMOS管M15的源极接至PMOS管M7的漏极、栅极与PMOS管M17的栅极共接，PMOS管M14的源极接至供电电压VCC、栅极与PMOS管M12的栅极共接，PMOS管M22的源极接至PMOS管M14的漏极、栅极与PMOS管M20的栅极共接，PMOS管M22的漏极通过电阻R4接至地端，PMOS管M15的漏极接至PMOS管M22的漏极，从电阻R4的两端输出与温度无关的基准电压。

带隙主体电路产生PTAT(温度系数)电流。

$I_{\mathrm{PTAT}}=\frac{\mathrm{KT}}{q}\frac{\ln n}{R1}$

上式中n是三极管Q2和三极管Q1发射极面积的比值，K是波尔兹曼常数，T是绝对温度，q是电子的电荷。

电流I_PTAT通过PMOS管M9和PMOS管M10支路，镜像到PMOS管M11支路。

在负反馈控制回路中，PMOS管M0、PMOS管M12、PMOS管M20、电阻R7和电阻R2组成调节型共源共栅放大器，NMOS管M3、NMOS管M6和电阻R2组成共栅放大器，通过共栅放大器的输出节点A控制调节型共源共栅放大器的输入节点，即PMOS管M12的栅极，电容C0为频率补偿电容，这样形成了一个高稳定性的闭合环路，此环路在I_PTAT电流源的作用下，使节点D电位V_D＝V_B＝V_C，由于环路的自动调节作用，电阻R2的精度不用很高，因此对工艺敏感度不是很大。当电阻R2比标准值小的时候，结点D电压降低，因此结点A电压降低，导致PMOS管M12电流增加，此电流通过电阻R2来抑制结点D电压的降低；当电阻R2比标准值大的时候，结点D电压升高，因此结点A电压升高，导致PMOS管M12电流减少，此电流通过电阻R2来抑制点D电压的升高；同样，此环路也可以克服MOS管宽长比失配带来的影响。

负温度系数电流I_CTAT：

$I_{\mathrm{CTAT}}=\frac{V_{\mathrm{BE}1}}{R2}$

$=\frac{1}{R2}(V_{G0}\left(T\right)-(V_{G0}-V_{\mathrm{EB}0})\frac{T}{T_0}-V_T(\mathrm{\γ}-\mathrm{\α})\ln \frac{T}{T_0})$

式中V_G0为OK下硅材料的带隙电压，常温T0＝300K，γ、α分别为与三极管基区空穴迁移率和集电极电流指数温度系数相关的系数。因为三极管Q1为PTAT电流偏置，所以上式中α＝1。

PMOS管M12支路电流I₁₂＝I_CTAT-I_PTAT为具有负温度系数的电流。

选择PMOS管M13、PMOS管M14和PMOS管M7、PMOS管M8分别为同比例镜像，即I₇＝I₈＝a*I_PTAT；I₁₃＝I₁₄＝b*I₁₂。

因为PMOS管M13与PMOS管M8支路电流求和，PMOS管M14与PMOS管M7支路电流求和，则三极管Q3的发射极电流I_E3与电阻R4的电流I_R4完全相同，即若I_E3为零温度系数，那么同样，I_R4也为零温度系数，且大小相等。

本发明通过引入一个电阻R3来实现高阶补偿，由于负反馈环路的对节点电压D的钳位，V_B＝V_D，所以得到高阶补偿电流I_NL

$I_{\mathrm{NL}}=\frac{1}{R3}(V_{\mathrm{BE}1}-V_{\mathrm{BE}3})$

$=\frac{1}{R3}[(V_{G0}\left(T\right)-(V_{G0}-V_{\mathrm{EB}0})\frac{T}{T_0}-V_T(\mathrm{\γ}-1)\ln \frac{T}{T_0})-(V_{G0}\left(T\right)-(V_{G0}-V_{\mathrm{EB}0})\frac{T}{T_0}-V_T\left(\mathrm{\γ}\right)\ln \frac{T}{T_0})]$

$=\frac{1}{R3}{V}_T\ln \frac{T}{T_0}$

因此输出电路电流I_R4：

I_R4＝(I_NL+aI_PTAT+bI₁₂)＝(I_NL+(a-b)I_PTAT+bI_CTAT)

$I_{R4}=\frac{b}{R2}{V}_{G0}\left(T\right)+(\frac{k(a-b)\ln n}{\mathrm{qR}1}-\frac{V_{G0}-V_{\mathrm{EB}0}}{T_0})T+(\frac{1}{R3}-b(\mathrm{\γ}-1))V_T\ln T/T_0$

适当选择系数a、b和n使温度的一次项系数为0；适当选择R3使温度的高阶项系数为0。V_G0为OK下的硅材料的带隙电压，典型值为1.205V。

由上式知，

为与温度无关的带隙电压基准。只要电阻R4与电阻R2实现精确的比例，便可消除电阻自身的温度系数对Vref的影响，实现非常低的带隙温漂，受工艺漂移影响非常小。

附图2为附图1所示电路在参考电压为1.25V的输出温度特性曲线，从图中可以得到在-55℃～125℃温度范围内基准电压温度系数为1ppm/℃。

由于采用内部负反馈对工作点电压的控制，本发明电路的工艺稳定性相对于其它类型高阶补偿结构得到明显的提高。在给定的-55℃～125℃全温度范围内，对tt、ss、ff、fs、sf五种典型工艺角下的基准温度进行仿真验证，其温度系数分别为1、1.2、0.90、1.05和0.95ppm/℃，最大工艺温漂可以控制在0.2倍内，附图3给出了上述关系图。

本发明基于负反馈工作点的可控设计来实现高阶温度系数补偿的稳定控制，通过对可调节共源共栅MOS管和电阻的参数设计，实现了高精度高稳定性的带隙基准源，以克服现有高阶温度补偿基准电压源工艺要求高、电路结构复杂、面积大和适用范围小等局限。

上述实施例只为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精神所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。

Claims (5)

1.一种高阶温度补偿CMOS带隙基准电压源，其特征在于：包括启动电路、带隙主体电路、反馈控制回路及输出电路，所述的启动电路使该基准电压源在上电时摆脱简并点的束缚而正常工作、并为所述的带隙主体电路、所述的反馈控制回路提供启动电压，所述的带隙主体电路产生一个带正温度系数电流，该带正温度系数电流由所述的带隙主体电路镜像至所述的反馈控制回路中而产生另一个带负温度系数电流，这两个带相反温度系数电流同比镜像至所述的反馈控制回路和所述的输出电路中，所述的反馈控制回路中引入一个电阻以实现高阶温度补偿，在该电阻上产生高阶补偿电流，两个同比镜像后的电流与高阶补偿电流叠加后镜像至所述的输出电路中的输出负载电阻上而得到与温度无关的基准电压Vref。

2.根据权利要求1所述的高阶温度补偿CMOS带隙基准电压源，其特征在于：所述的启动电路为：电阻R8连接在供电电压VCC与NMOS管M23的漏极之间，NMOS管M23的栅极与PMOS管M25的栅极共接至NMOS管M23的漏极，PMOS管M25的源极接至供电电压VCC，NMOS管M23的源极接至NMOS管M24的漏极，NMOS管M24的源极接至地端，NMOS管M24的栅极接至带隙基准电压Vref。

3.根据权利要求2所述的高阶温度补偿CMOS带隙基准电压源，其特征在于：所述的带隙主体电路为：PMOS管M9的栅极与PMOS管M10的栅极共接，PMOS管M9的源极、PMOS管M10的源极共接至供电电压VCC，PMOS管M9的漏极接至PMOS管M17的源极，PMOS管M10的漏极接至PMOS管M18的源极，PMOS管M17的栅极与PMOS管M18的栅极共接，PMOS管M17的漏极通过电阻R6接至NMOS管M1的漏极，PMOS管M18的漏极通过电阻R5接至NMOS管M2的漏极，NMOS管M1的栅极与NMOS管M2的栅极共接，NMOS管M1的源极接至NMOS管M4的漏极，NMOS管M2的源极接至NMOS管M5的漏极，NMOS管M4的栅极与NMOS管M5的栅极，NMOS管M4的源极接至三极管Q1的发射极，三极管Q1的基极和集电极共接至地端，NMOS管M5的源极通过电阻R1接至三极管Q2的发射极，三极管Q2的基极和集电极共接至地端，PMOS管M18的漏极与PMOS管M9的栅极相短接，NMOS管M2的漏极与PMOS管M17的栅极相短接，PMOS管M17的漏极与NMOS管M1的栅极相短接，NMOS管M1的漏极与NMOS管M4的栅极相短接，PMOS管M17的漏极接至PMOS管M25的漏极。

4.根据权利要求3所述的高阶温度补偿CMOS带隙基准电压源，其特征在于：所述的反馈控制回路为：PMOS管M8的栅极与PMOS管M11的栅极共接、并与PMOS管M9共栅，PMOS管M16的栅极与PMOS管M19的栅极共接、并与PMOS管M17共栅，PMOS管M8的源极接至供电电压VCC、漏极接至PMOS管M16的源极，PMOS管M11的源极接至供电电源VCC、漏极接至PMOS管M19的源极，PMOS管M12的源极接至供电电压VCC、栅极接至PMOS管M19的漏极，PMOS管M13的源极接至供电电压VCC、栅极接至PMOS管M12的栅极共接，PMOS管M0的源极接至供电电压VCC、栅极接至PMOS管M12的漏极、漏极通过电阻R7接至地端，PMOS管M20的栅极接至PMOS管M0的漏极、源极接至PMOS管M12的漏极，PMOS管M21的源极接至PMOS管M13的漏极、栅极与PMOS管M20的栅极共接，NMOS管M3的漏极接至PMOS管M19的漏极、栅极与NMOS管M1的栅极共接，NMOS管M6的漏极接至NMOS管M3的源极、栅极与NMOS管M4的栅极共接，NMOS管M6的源极通过电阻R2接至地端，NMOS管M3的漏极与NMOS管M6的源极之间连接有频率补偿电容C0，PMOS管M21的漏极接至三极管Q3的发射极，三极管Q3的基极和集电极共接至地端，PMOS管M20的漏极通过电阻R3接至三极管Q3的发射极，PMOS管M20的漏极接至NMOS管M6的源极，PMOS管M16的漏极与PMOS管M21的漏极相短接。

5.根据权利要求4所述的高阶温度补偿CMOS带隙基准电压源，其特征在于：所述的输出电路为：PMOS管M7的源极接至供电电压VCC、栅极与PMOS管M9的栅极共接，PMOS管M15的源极接至PMOS管M7的漏极、栅极与PMOS管M17的栅极共接，PMOS管M14的源极接至供电电压VCC、栅极与PMOS管M12的栅极共接，PMOS管M22的源极接至PMOS管M14的漏极、栅极与PMOS管M20的栅极共接，PMOS管M22的漏极通过电阻R4接至地端，PMOS管M15的漏极接至PMOS管M22的漏极，从电阻R4的两端输出与温度无关的基准电压Vref。

Images