CN106484015A - 基准电压产生电路、及提供基准电压的方法 - Google Patents

基准电压产生电路、及提供基准电压的方法 Download PDF

Info

Publication number
CN106484015A
CN106484015A CN201510523798.2A CN201510523798A CN106484015A CN 106484015 A CN106484015 A CN 106484015A CN 201510523798 A CN201510523798 A CN 201510523798A CN 106484015 A CN106484015 A CN 106484015A
Authority
CN
China
Prior art keywords
servo loop
circuit
resistance
ptat
ctat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510523798.2A
Other languages
English (en)
Inventor
威廉·施奈德
王政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rui Technology Co Ltd
Original Assignee
Rui Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rui Technology Co Ltd filed Critical Rui Technology Co Ltd
Priority to CN201510523798.2A priority Critical patent/CN106484015A/zh
Priority to US14/845,244 priority patent/US9921601B2/en
Priority to EP16001859.4A priority patent/EP3136199B1/en
Publication of CN106484015A publication Critical patent/CN106484015A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

基准电压产生电路、及提供基准电压的方法。本发明提供了一种分数带隙电路和方法，可以在多种操作环境下提供相同的基准电压值，包括制造工艺、温度和电源电压的变化。本发明公开的分数带隙电路和方法还可以在紧凑的版图面积中允许低电源电压操作。

Description

基准电压产生电路、及提供基准电压的方法
技术领域
本发明涉及集成电路领域，尤其涉及一种基准电压产生电路和一种提供基准电压的方法。
背景技术
低电压、小体积的电子元件有利于消费电子产品的多个方面。从无线射频识别(RFID)到移动装置，例如手机，制造商们不断地在为其中的电子元件寻求更低的功耗和更小的封装尺寸。
用于电子装置中的一个此类元件为带隙基准电路。带隙基准电路通常用于产生与温度无关的基准电压。典型的带隙基准电路可能需要至少1.8V的电源电压。为了提供低于1.8V电源电压的带隙基准电路设计，通常需要采用三个pn结或者该电路设计需要具有三个稳态。但是，与高功耗的两pn结带隙基准电路相比，低功耗的三pn结带隙基准电路的制造通常更昂贵，更复杂。因此，制造商们必须在设计过程中在功耗与体积和成本之间做出取舍。
此外，与两态带隙基准电路的启动电路相比，三态带隙基准电路的启动电路的设计和实施也增加了复杂度。
因此，需要提供一种具有低功耗及高效面积利用的改进带隙基准电路。
发明内容
本发明解决的技术问题是现有技术的带隙基准电路的性能不佳。
在本发明的一实施例中，提供了一种基准电压产生电路，包括：第一伺服回路(例如，PTAT伺服回路)，所述第一伺服回路包括具有第一电流密度的第一pn结，和具有与所述第一电流密度不同的第二电流密度的第二pn结；第二伺服回路(例如，CTAT伺服回路)，所述第二伺服回路共享所述第一伺服回路的第一或者第二pn结；以及电阻，所述电阻耦合至所述第一伺服回路、所述第二伺服回路和地，其中所述电阻两端的电压为所述基准电压输出。
在另一实施例中，所述基准电压产生电路包括用来确保所述电路进入所需的稳定状态的启动电路和具有能够在低电源电压下操作的镜像复制电流的增益增强技术。
在另一实施例中，所述PTAT伺服回路的电流和所述CTAT伺服回路的电流以可配置的比例结合，所述可配置的比例确定以下的一个或多个：稳定的温度无关电流，电阻温度相关特性的解除，或者具有可配置温度相关特性的稳定电流源。
在另一实施例中，提供一种产生基准电压的方法。所述方法包括通过具有第一pn结的第一伺服回路产生第一电流。所述方法还包括通过第二pn结产生第二电流，其中，第二伺服回路共享所述第一伺服回路的第一或者第二pn结。所述方法还包括从电阻输出所述基准电压，所述电阻耦合至所述第一伺服回路、所述第二伺服回路和地。
本发明的上述或者其他方面、目的和特征可以通过下面的结合对应的附图对多个实施例进行的描述而更加清晰。
附图说明
图1示出了本发明一实施例的分数带隙电路的方框和电路示意图；
图2示出了本发明一实施例的与绝对温度成比例的PTAT伺服回路的方框和电路示意图；
图3示出了本发明一实施例的与绝对温度互补的CTAT伺服回路的方框和电路示意图；
图4示出了本发明一实施例的分数带隙电路的方框和电路示意图；
图5示出了本发明一实施例的具有增益增强的PTAT伺服回路的方框和电路示意图；
图6示出了本发明一实施例的用于所述带隙电路之外的其他电路的产生具有多种不同温度相关性的电流的方框和电路示意图；
图7示出了本发明一实施例的启动电路的方框和电路示意图；
图8示出了本发明一实施例的传统电阻版图设计的示意图；
图9示出了本发明一实施例的U形电阻单元版图设计的示意图；
图10示出本发明一实施例的产生基准电压的方法的流程图。
具体实施方式
本说明书中所使用的词“示例”或“例子”是指“作为一个例子、实例或者例证”。本说明书作为“示例”或者“例子”的任意方面或实施例均不应当解释为相对于其他方面或者实施例更优选或者具有优点。
在一实施例中，提供了一种描述为分数带隙电路(fractional bandgap circuit，本文简称为FBC)的带隙基准电路，可以提供低电流、低电压和温度无关的基准输出。在一实施例中，所述FBC采用了两个伺服回路，其中第一个产生与绝对温度成比例(PTAT)的电流，第二个产生与绝对温度互补的电流。所述两个伺服回路通过具有温度无关电压的电阻结合。在一实施例中，所述CTAT和PTAT具有比例关系，使得所述电压无关电阻的温度无关相关性可以被解除，且所述FBC具有极小的甚至没有温度相关性。
在一实施例中，所述FBC采用具有不同电流密度的两个pn结的第一伺服回路产生第一PTAT电流。与其他采用三pn结的带隙电路设计不同，本发明的FBC采用了两个pn结，可以节省制造过程的面积及利用更低成本的晶圆加工工艺。
在一实施例中，采用增益增强的伺服回路与所述PTAT伺服回路连接，能够在低电源电压下获得精确镜像复制。在一实施例中，第三伺服回路，并没有采用第三pn结，而是采用上述的两个pn结中的一个来产生与绝对温度互补的第二电流(CTAT)。复制所述CTAT伺服回路内部电流的电流镜在低电源电压下并不需要伺服来允许准确的镜像复制。被镜像复制的PTAT和CTAT电路可以通过连接至地的电阻结合，来产生与硅带隙电压具有固定分数关系的输出电压。在一实施例中，所述输出电压与工艺、温度和电源电压无关。通过增加修整技术(例如，采用冗余电阻或者镜像复制电流，或者两者均采用)可以允许将其修整至所需的非常精确的电平。本领域技术人员还可以采用其他可行的修整技术。
在一些实施例中，被镜像复制的PTAT和CTAT电流并不相等且具有相反的温度关系。所述FBC的输出电阻可以具有一些已知的温度相关特性，产生固定输出基准电压的被镜像复制的PTAT和CTAT电流可以以设定比例结合，由于所述输出电阻的温度相关特性，可以使得结合电流的温度特性被精确补偿。例如，如果所述输出电阻的温度相关特性为负相关，通过增加额外的PTAT电流来对电流的比例进行调节来补偿该温度相关特性。结果产生的分数带隙输出电压将会为温度无关的。
在一些实施例中，两个额外的镜像复制电流相加来产生稳定、温度无关电流。例如，通过采用两个相等但是具有相反温度系数的贡献电流。在一些实施例中，通过进一步的镜像复制，所述温度无关电流被用来产生稳定的温度无关偏置电流，其被所述设计的内部组件利用来维持准确的性能和可靠的电路行为。此外，此外，通过再进一步的镜像复制，所述电流被用来产生和提供多个稳定的温度无关的电流，其被所述分数带隙外的其他电路所使用。
在一实施例中，所述CTAT电流可以进一步被镜像复制产生为其他电路使用的稳定CTAT电流源，来补偿这些其他电路的PTAT特性。在另一实施例中，所述PTAT电流可以进一步被镜像复制产生为其他电路使用的稳定PTAT电流源，来补偿这些其他电路的CTAT特性。例如，由于温度测量电路可能基于与绝对温度读数成比例的PTAT回路和整体的带隙基准电压，所述温度测量电路可以获益于所述稳定的PTAT电流源。
在一实施例中，可以根据需要将一个镜像复制的PTAT电流和一个镜像复制的CTAT电流成比例结合来产生在大范围内具有任意温度相关特性的电流，该电流可能是其他电路所需的。例如，-40到100℃的大范围。在肉类存储单元中，当人们想要知道其温度时，其感兴趣的仅是一个较小范围，例如，-2到+6℃，具有0.25℃的精度。在本发明实施例的范围内，还可以为其他实施方式和温度范围。
本发明的FBC具有两个稳定状态，其可以使用多种两态兼容的启动电路。在一实施例中，假设所述FBC处于两个稳定状态中的任意一个，一种新型的启动电路被用来确保所述电路进入所需的稳定状态。所述启动电路可以包括一个小电容和两个晶体管，且可以通过小面积和低成本电路制造。在一实施例中，FBC采用了上述的启动电路在启动后来进行具有零电流的初始化操作。关于该启动电路可以参考下面的结合图7的进一步描述。
在一实施例中，通过翻转电阻单元，U形电阻单元版图技术可以在小面积上获得大电阻。如前所述，缩小电路的尺寸对现实应用的电子组件是非常有益的。对于带隙电路，电阻可能会占据电路总面积的很大比例。在一实施例中，通过采用交替翻转U形电阻单元来使用跨越电阻长度的最小间隙，可以获得高密度的版图。关于该电阻单元版图可以参考下面结合图9的进一步描述。
图1示出了本发明一实施例中的分数带隙电路的方框和电路示意图。如图1所示，所述FBC100采用两个伺服回路来分别产生PTAT(例如，第一伺服回路110)和CTAT(例如，第二伺服回路120)电流。这些电流可以以所需的比例镜像复制注入电阻，R0(例如，电阻130)入地。所述电阻两端的电压为初级输出电压，vBgf 150。所述FBC还同样地产生了温度无关电流，iZtc140.
注入R0的两个电流的和可能并不是温度无关的。但是，这两个电流可以设置有一定比例来具有对电阻R0的温度相关特性补偿，R0为高阻值(例如1000Ω/sq，或者其他阻值)电阻(例如，多晶硅)。在另一方面，相加构成温度无关电流iZtc的所述两个电流，具有相等但相反的温度系数。在一些实施例中，R0由多个串联的相同小电阻构成。
在一实施例中，所述PTAT伺服回路的电流和所述CTAT伺服回路的电流以可配置的比例结合。所述可配置的比例决定了一个稳定的温度无关电流、一个消除了温度相关的电阻、或者一个具有可配置温度相关特性的稳定电流源中的一个或多个。
图2示出了本发明一实施例的PTAT伺服回路的方框和电路示意图。在一实施例中，所述PTAT伺服回路将一对具有比例关系的电流注入一对不等的垂直PNP晶体管(例如，如图所示的Q1 205和Q2 210)。这些BJT由垂直PNP晶体管单元的共图心(common-centroided)的相同平行小单元构成：为高电流密度器件Q1 205的b1单元，为低电流密度Q2 210的b2。流入这些器件的电流源由具有相同和共图心的pMOS晶体管构成，为流入Q1 205的电流的m1晶体管单元，和为Q2 210的m2单元。因此，所述电流密度的比例为(b2/b1)*(m1/m2)。在本文中，所述比例被称为“γ”，且该比例与工艺、温度和电源电压变化无关。
在一实施例中，图示的PTAP伺服回路调节M1和M2的主要电流，使得点q1 215的电压(VBE1)与点eq1 220的电压相等，所述点eq1 220的电压施加于R1 225和Q2 210串联组合的两端。因此，R1 225两端的电压ΔVBE等于Q1 205和Q2 210两端的VBE电压的差值。
根据肖克莱方程：
和所述电流密度比γ，Q1 205和Q2 210的电压差为：
也就是绝对温度乘以一个常数，因此电阻电流为(ΔVBE)/R1，或者因此，所述电阻的电流和所述电流源的电流是PTAT。Q1 205和Q2 210的电压VBE1和VBE2是CTAT，与绝对温度互补，产生PTAT电流。
在一实施例中，R1 225由相同的电阻单元片段组成。电阻单元R1 225可以与用于产生输出电压150vBgf的主要电阻R0 130中的单元相同和共图心。
在一实施例中，穿过M1 230和M2 235的电流具有恒定的比例m1/m2。当所述回路在调节过程中，由于漏极电压非常相近，源极、栅极和体端被连接在一起，该比例会非常精确。由于M2 235的电流与R1 225的电流相等，所述电流为PTAT。在一实施例中，流经M1 230和M2 235的电流以一定的比例镜像复制流经另外两个晶体管，M3 240和M3B 245，从所述模块(例如，如图1所示)提供两个PTAT电流。在一实施例中，晶体管M3 240和M3B 245由与M1 230和M2 235相同的和共图心的单元组成。
图3示出了本发明一实施例的CTAT伺服回路的方框和电路示意图。在一实施例中，所述CTAT伺服回路300调节流经另一电阻R2 305的电流使得点eq2的电阻电压(VR2)与所述PTAT伺服回路200在Q2产生的VBE2相等。在一实施例中，VBE2为CTAT电流，所以电阻R2 305(和M4 310)的电流为CTAT。
在一实施例中，图3所示的电阻R2 305由串联的相同的电阻单元片段组成，且分别与图1和图2的R0 130和R1 225的这些单元相同且共图心。因此，这些电阻之间的比例将会保持精确恒定。由于所述伺服回路使得R2 305的电压等于CTAT电压VBE2 325，因此流经该电阻的电流I4330为CTAT，也就是流经所述晶体管M4 310的电流。在一实施例中，该电流以固定比例镜像复制流经两个额外的晶体管，M5 315和M5B 320。在一实施例中，M5 315和M5B 320从图1所示的模块提供两个CTAT电流(另外一个未示出的额外晶体管，可以提供从所述CTAT伺服回路直接到FBC外部的另一集成电路的另外一个镜像复制CTAT电流，其也没有在图1中示出)。
图4为本发明另一实施例的分数带隙电路的方框和电流示意图。如图4所示，所述分数带隙电路400包括CTAT和PTAT伺服回路两者。由图4所示的简化整体示意图，带隙输出电压可以由以下方程得出：
VR1＝I2R1＝VBE1-VBE2＝ΔVBE
I3＝A·I2 I5＝B·I4 I5＝B·I4
vBgf＝R0·(I5+I3)
为不受R0的选择影响的全带隙表达式。A、B、R2和R1的值使得的的总电压为温度无关。在一实施例中，所述分数带隙输出的最终值为全带隙电压的固定分数值。
在一实施例中，vBgf 405的大小根据构成R0 410的电阻单元的数量来配置。例如，通过集成电路制造掩膜的模拟多路复用器或者通过金属选项(例如，金属成分的数量和配置)来分接所述R0 410电阻堆叠(例如，具有额外可选电阻单元)，从而来配置vBgf的值。例如，如果所述FBC被配置用来产生大约365mV的分数带隙电压，通过分接所述电阻R0 410可以产生相同的有效分数带隙电压。
在一实施例中，用来确定所述分数带隙输出(例如，如图4所示)的最终大小的所述电阻R0 410可以为串联的一叠电阻单元，来允许精确的比例化和共图心化。在一些实施例中，通过R0中的30个电阻单元来获得0.36V的基础分数带隙输出。但是，通过从顶层之下分接所述R0堆叠以及调整电阻单元的数量可以输出其他的电压值。电阻单元的交替数量可以提供其他/可配置的分数带隙输出电压。如图4所示，所述PTAT伺服回路中的电阻R1415具有ΔVBE PTAT电压，其不是温度无关的。
图5示本发明一实施例中具有增益增强的PTAT伺服回路的方框和电路示意图。如图5的FBC的一个可能配置示例所示，大约0.68V的最小电源电压和大约190nA的电源电流可以大约产生5％的温度、电源和工艺变化。该示例配置的输出电压可以为大约365mV，使得FBC设计可能使用大约6500μm2的面积。在低温下，所述PTAT伺服回路Q1两端的正向VBE1电压(CTAT电压)可能会升至大约680mV左右。因此，如果所述电源电压降至大约700mV，其镜像复制自M1 505和M2 510的，来自所述PTAT伺服回路M3 515的电流，将会不准确。所述电源电压减去M1 505所需的一个较小顶部电压(overheadvoltage)将会趋近VBE1。导致所述镜像复制不准确的一个原因是M3 515(和M3B 520)的漏源电压可能会远大于M1 505和M2 510。在一些实施例中，如图5所示，对所述PTAT伺服回路增加一个增益增强型回路来改善FBC的准确性。
如图5所示的增益增强回路控制串联增加至输出晶体管M3 515和M3B520的共栅共源晶体管的栅极。所述共栅共源晶体管的栅极偏压影响M3 515和M3B 520的VDS。在一实施例中，伺服所述栅偏压使得点x1 525关于vdda的电压与点q1关于vdda的电压相匹配，能够使得M3 515的所有终端与M1 505的所有终端匹配且电流相等，增加了整体电流精确度。点x2 530的电压应当与点x1 525的电压接近，iPtat2输出540的精确度不是至关重要的。因此，仅仅采用了一个伺服回路。但是，在另一实施例中，另一个伺服回路可以类似地伺服MC2 550的栅极，使得点x2 530的电压与点x1 525的电压相同。
在另外一些实施例中，可以对所述CTAT伺服回路添加类似的增益增强机制，但是，由于M4 310的漏极/源极电压并不与M1 230和M2 235一样的低，其精确度并不会在与所述PTAT伺服回路相比的这些电压(例如，大约700mV)受到影响。因此，可以采用q2，而不是q1作为所述CTAT伺服回路的基础，其具有更高的电压。此外，较大的基准电压需要结合更大的R2或者更大的电阻电流，但是两者中没有一个是本发明所需求的。因此，在一些实施例中，较低的q2电压被用作所述CTAT伺服回路的优选基准。如图5所示的示例中的FBC使用的示例特征，在-40℃，q2的电压可以为大于(680mV-(nkT/q)lnγ)，或者大约613mV。
图6示出了本发明一实施例的用于所述带隙电路之外的其他电路的产生具有多种不同温度相关性的电路的方框和电路图。在一实施例中，通过结合来自带隙电路640的有比例关系的PTAT电流670与具有比例关系的CTAT电流660，可以产生具有零温度相关性的零TC(zero-TC)电流。该电流可以流入二极管连接的nMOS晶体管MN0。MN0的栅极电压记为“biasN”且具有与漏极电流一直的电压电平。所述栅极电压可用于具有不同m数量的，镜像复制至MN1、MN2、MN3等等的电流，来产生多个用于其他电路的温度无关电流。为了更好的精确度，所述MNi镜像复制晶体管可以，甚至共图心地，被连接至MN0，产生运送至其他电路的输出电流，
此外，还可以通过，如M3C，产生与绝对温度具有比例关系的电流，或者如M5C，产生与绝对温度互补的电流，来用于同一芯片上的其他电路，这些电路出于其他目的需要这些电流进行温度补偿。
在一实施例中，增加另一栅极具有biasPtat的PTAT晶体管，例如M3C，可以从带隙电路640产生PTAT电流680。这种PTAT电流可以仅仅流经电阻后入地。由于该电流仅仅为I2(例如，图2中的I2)的倍数且所述电阻可以由如R1(例如，图2所示的R1)的相同单元组成，该电阻两端的相对于地的电压与绝对温度成比例，且可以形成具有绝对温度的数值表示输出的模拟到数字(A-to-D)转换器的输入。
图7为本发明一实施例的启动电路的方框和电路图。如此处参考所述FBC的描述，其操作具有两个可能的稳定点。不利稳定状态是指当运算放大器的输出跟随vdda(vdda rail)且电流源没有产生电流，因此所述运算放大器的输入在跟随地(ground rail)。在PTAT和CTAT两个伺服回路中，所述运算放大器输出705首先跟随vdda随其上升。图7所示的启动电路700被设计用于在上电期间下拉PTAT伺服回路的运算放大器输出，直至类似于所述回路电流源的晶体管M12 710的电流足以上拉b点715的电压来关断该启动电流。当b点715的电压被上拉时，所述回路电流源将会变得足够大来促使所述回路上升至所需的稳定点。电容，C1 720，帮助确保在任意上电过程中点b 715的电压接近于地。当M12 710的电流跟随伺服回路电流源上升，C1 720被充电至电源电压，且M11 725(例如，PMOS晶体管)将会确保被关闭。当电源电压足够高能够获得脱离PTAT伺服回路的电流I1、I2和I3的电流，接着，由于所述运算放大器被下拉开启I1、I2和I3，M12 710也将会具有电流。当启动后关闭了M11725时，所述启动电路将会开启上拉点b 715至Vdd的M12 710。因此，所述启动电路在启动后的电流可以认为是零。在一实施例中，图7所示的只有三个启动元件的启动电路700被认为是完整的和具有功能的与所述FBC集成，所述三个启动元件为：两个晶体管(例如，M11 725和M12 710)，和一个单电容(例如，电容C1 720)。进一步地，在生产或制造过程中，所述单电容C1 720可能在物理上与M11 725和M12 710的顶部耦合，使得所述电容720自身具有极小或者没有表面区域。
在一实施例中，所述启动电路应用于所述PTAT伺服回路200的q1和eq1。例如，所述启动电路700可以耦合至图4上面的运算放大器。与所述PTAT伺服回路200相比，只要q2输入的启动正确，所述CTAT伺服回路300就可以保证启动正确，因此，所述CTAT伺服回路可以在没有启动电路的情况下实施。所述启动电路可以确保所述PTAT伺服回路在所述两个稳定点中的正确稳定点正常启动。
在一实施例中，具有启动电路的FBC使用了用于所述运算放大器的偏置电流。例如，所述FBC自身被用于产生该偏置电流。如前所述，所述启动电流通过下拉两个回路中的电流源的栅极来提供最初的偏置电流。因此，这些输入源将会为biasN点(和二极管方式连接的nMOS晶体管)提供初始电流。一旦所述带隙电路稳定，包括所述PTAT和CTAT伺服回路两者，所述biasN点处于稳定电压且在所述运算放大器中产生所需的偏置电流。
需要说明的是，上述的偏置电流的设定自身在所述带隙电路中作为一个整体构成了反馈回路。本领域的技术人员应当理解，所增加的这个回路(以及所述带隙电路中的所有反馈回路)都应当被确保像平常一样处于稳定。
图8示出了常规电阻单元版图示意图。如图所示，多晶硅电阻单元800为简单的在每段具有接触点的长窄线。例如，线的长度可以为0.6μm或者更大。作为常规设计的一个示例，多晶硅的间隙可以强制设置为最小值0.34μm，与多晶硅间隙的设计规则相比，其仅为0.25μm。根据这些示例特性，每单元面积的总电阻仅为大约1.675kΩ/μm2。
图9示出了一实施例中翻转U形电阻单元的版图示意图。在一实施例中，本文描述的FBC使用的电流非常小，因此其需要非常大的电阻来获得大约几百毫伏的电压。例如，电阻电压为350mV，当电流仅为35nA时，其需要10MΩ的电阻。当电阻率为1000Ω/sq，且推荐线宽为2μm，最小间距为0.25μm时，10MΩ电阻的面积将会大于43.5×103μm2。在一些实施例中，如图1-5的示例中的电阻R1、R2和R3总共为29.23MΩ或者在具有冗余时面积更大，总面积将会超过124×103μm2。这对于实际应用来说，面积过大；且对整个带隙电路来说，也是其预算面积的很多倍。
所述FBC电阻可以采用多个单元来允许共图心和合理解决方案来选择所需电阻比例的值。所述电阻单元尺寸可以被定为上述三个主要电阻(例如，R1，R2和R3)的任意一个的总电阻的一小部分。图9所示的电阻单元的版图为翻转U形配置，且如图所示，电阻版图在交替方向上利用了紧凑的物理排列方式。在一实施例中，该U形电阻单元设计允许所述单元使用最小的间隙，以及将终端接触点的开销降低到了占总面积的一个很小比例。
在一实施例中，所述电阻可以在输入950与所述FBC连接，并继续通过接合点(tap)955将两个电阻单元连接在一起。图9所示的电阻单元可以通过最终的电阻单元和输出960连接在一起。在一些实施例中，图9所示为单电阻，但是图9所示的电阻的多个实例可以以上述的共图心图案的方式结合在一起。在一实施例中，为了获得准确的FBC的电压，所述电流通过共图心形式与FBC电阻匹配。例如，如图4所示，R1、R2和R0以具有共同电阻单元阵列的共图心设计的方式排列。
用于传统的大电阻设计的技术会导致1.68×103Ω/μm2的密度。在其版图中，采用了线宽为0.6μm的多晶硅。并且与允许的0.25μm的最小间隙相比，其版图设计技术需要0.34μm的间隙。当推进至相同窄多晶硅线宽度至0.24μm时，可以获得6.71×103Ω/μm2的密度。与图9所示的单位面积电阻大约为1.675×103Ω/μm2的示例电阻版图相比，翻转U形电阻单元可以获得11×103Ω/μm2或者更高的单位面积电阻。因此，具有U形设计的大电阻在硅衬底上所占用的面积将会大大减少。在另一图示的示例中，图1所示的FBC中的电阻的总面积大约为2800μm2。
在一实施例中，所述FBC的电阻以共图心的排列方式将大量的小电阻单元进行排列，以在电阻比例中获得最大的匹配精度。例如，三个电阻R0、R1和R2可以以队列[R0R1R2R0R1R1R0R2R1R0]排列，其中，所述的4个R0单元可以串联，且它们的几何中心位于所述队列排列的中心。上述的两个R2单元也可以串联，且它们的几何中心也位于所述队列排列的中心。本示例中的共图心排列的电阻比例可以为：R0:R1:R2＝2:2:1。同图心排列可以防止电阻值的作为位置函数的线性变化。假设连接电阻单元的金属的电阻可以忽略时，上述的变化可以达到平均值。
图10示出了本发明一实施例的产生基准电压的方法的流程图。在块1005中，本实施例(例如，通过实施包括本发明的FBC电路的一个电路来产生基准电压的方法)从启动电路(例如，电路700)初始化基准电压产生电路(例如，FBC100)。
在块1010中，本实施例在基准电压产生电路内，通过包括第一pn结的第一伺服回路产生第一电流。例如，所述第一伺服回路可以为PTAT伺服回路(例如，PTAT伺服回路110)。
在块1015中，本实施例在基准电压产生电路内，通过第二pn结产生第二电流，其中，第二伺服回路共享所述第一伺服回路的所述第一或者第二pn结。例如，所述第二伺服回路可以为CTAT伺服回路(例如，伺服回路120)。
在块1020中，本实施例通过增益增强伺服回路从所述基准电压产生电路镜像复制电流。例如，所述增益增强伺服回路如图5所示。
在块1025中，本实施例采用耦合至所述第一伺服回路、第二伺服回路和地的电阻输出所述基准电压产生电路的输出基准电压。在一些实施例中，所述电压根据所述电阻的金属组成、或者模拟多路复用器确定。
前面的论述中仅描述了本发明的若干示例实施例。本领域技术人员可以从上述描述中理解的是，在不脱离本发明的精神和范围的情况下，可以对附图和权利要求作出多种变化。
此外，在上所述实施例对应的附图中，信号采用线条表示。一些线条可能更粗一些以表示多条复合的信号路径，和/或在一端具有箭头以表示主要的信息流向。但是这些标志并不用于限制本发明。当然，线条还被用于连接一个或多个示例实施例来促进对电路和逻辑单元的理解。任何由设计需求或者选择表示的代表信号，可能实际上包括一个或多个信号，该信号可以沿任一方向传输并以任何适宜类型的信号组合进行实施。
说明书的通篇以及权利要求中，术语“连接”是指相互连接的事物之间的直接电学连接，而没有中间器件。术语“耦合”或者是指相互连接的事物之间的直接电学连接，或者是指通过一个或多个无源或有源的中间器件实现的间接连接。术语“电路”是指以一定方式进行排列来相互合作，继而实现所需功能的一个或多个无源和/或有源器件。术语“信号”是指至少一个电流信号、电压信号或者数据/时钟信号。“一”、“一个”和“该”还包含了复数概念。“在…内”同时包括“在内”和“在上”的含义。
如本说明书所使用，除非另有规定或说明，表示顺序的形容词“第一”、“第二”和“第三”等，用于描述通用的对象，仅表明相似对象的不同实例被提及，而并不用于暗示如此描述的对象必须具有时间、空间、队列或者其他任何形式的确定的顺序。所述术语“大体上”在本文中是指在目标的10％内。
为了对实施例的描述，除非另有说明，晶体管是指金属氧化物半导体(MOS)晶体管，其包括漏极、源极、栅极和衬底端。源极和漏极端可以是相同的端，且在本说明书中可交换使用。本领域技术人员应当理解的是，在不脱离本发明思想的范围内，也可以使用其他晶体管，例如，双极结型晶体管(BJT PNP/NPN)、BiCMOS、CMOS等等。

Claims (18)

1.一种基准电压产生电路，其特征在于，包括：
第一伺服回路，所述第一伺服回路包括具有第一电流密度的第一pn结，和具有与所述第一电流密度不同的第二电流密度的第二pn结；
第二伺服回路，所述第二伺服回路共享所述第一伺服回路的第一或者第二pn结；以及
电阻，所述电阻耦合至所述第一伺服回路、所述第二伺服回路和地，其中所述电阻两端的电压为所述基准电压输出。
2.如权利要求1所述的电路，其特征在于，所述第一伺服回路为与绝对温度成比例的PTAT伺服回路，且所述第二伺服回路为与绝对温度互补的CTAT伺服回路。
3.如权利要求2所述的电路，其特征在于，所述PTAT伺服回路的电流和所述CTAT伺服回路的电流以可配置的比例结合，所述可配置的比例确定以下的一个或多个：
稳定的温度无关电流，
电阻温度相关特性的解除，或者
具有可配置温度相关特性的稳定电流源。
4.如权利要求1所述的电路，其特征在于，还包括稳定CTAT电流源，所述稳定CTAT电流源耦合至另一电路，用于补偿所述另一电路的PTAT相关特性。
5.如权利要求1所述的电路，其特征在于，还包括稳定PTAT电流源，所述稳定PTAT电流源耦合至另一电路，用于补偿所述另一电路的CTAT相关特性。
6.如权利要求1所述的电路，其特征在于，所述基准电压输出由所述电阻的金属组成或者模拟多路复用器确定。
7.如权利要求1所述的电路，其特征在于，还包括启动电路，所述启动电路包括单电容和两个晶体管。
8.如权利要求1所述的电路，其特征在于，还包括增益增强伺服回路，所述增益增强伺服回路具有电流镜像复制来增加输出精度。
9.如权利要求1所述的电路，其特征在于，还包括多个电阻，所述多个电阻以翻转U形的配置进行排列。
10.一种提供基准电压的方法，其特征在于，包括：
通过第一伺服回路产生第一电流，所述第一伺服回路包括第一pn结；
通过第二pn结产生第二电流，其中，第二伺服回路共享所述第一伺服回路的第一或者第二pn结；以及
从电阻输出所述基准电压，所述电阻耦合至所述第一伺服回路、所述第二伺服回路和地。
11.如权利要求10所述的方法，其特征在于，还包括：所述第一伺服回路为与绝对温度成比例的PTAT伺服回路，且所述第二伺服回路为与绝对温度互补的CTAT伺服回路。
12.如权利要求11所述的方法，其特征在于，还包括：以可配置的比例将所述PTAT伺服回路的电流和所述CTAT伺服回路的电流结合，所述可配置的比例确定以下的一个或多个：
稳定的温度无关电流，
电阻温度相关特性的解除，或者
具有可配置温度相关特性的稳定电流源。
13.如权利要求10所述的方法，其特征在于，还包括：将稳定CTAT电流源连接至另一电路来补偿所述另一电路的PTAT相关特性。
14.如权利要求10所述的方法，其特征在于，还包括：将稳定PTAT电流源连接至另一电路来补偿所述另一电路的CTAT相关特性。
15.如权利要求10所述的方法，其特征在于，还包括：根据所述电阻的金属组成或者模拟多路复用器来确定所述基准电压输出。
16.如权利要求10所述的方法，其特征在于，还包括：通过启动电路进行初始化，所述启动电路包括单电容和两个晶体管。
17.如权利要求10所述的方法，其特征在于，还包括：通过增益增强伺服回路来镜像复制电流以增加输出精度。
18.如权利要求10所述的方法，其特征在于，还包括：将多个电阻以翻转U形的配置进行排列。
CN201510523798.2A 2015-08-24 2015-08-24 基准电压产生电路、及提供基准电压的方法 Pending CN106484015A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510523798.2A CN106484015A (zh) 2015-08-24 2015-08-24 基准电压产生电路、及提供基准电压的方法
US14/845,244 US9921601B2 (en) 2015-08-24 2015-09-03 Fractional bandgap circuit with low supply voltage and low current
EP16001859.4A EP3136199B1 (en) 2015-08-24 2016-08-24 Fractional bandgap with low supply voltage and low current

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510523798.2A CN106484015A (zh) 2015-08-24 2015-08-24 基准电压产生电路、及提供基准电压的方法

Publications (1)

Publication Number Publication Date
CN106484015A true CN106484015A (zh) 2017-03-08

Family

ID=58098029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510523798.2A Pending CN106484015A (zh) 2015-08-24 2015-08-24 基准电压产生电路、及提供基准电压的方法

Country Status (2)

Country Link
US (1) US9921601B2 (zh)
CN (1) CN106484015A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109582078A (zh) * 2017-09-29 2019-04-05 凯为有限责任公司 用于低电压的电流模式带隙的方法和电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6366071B1 (en) * 2001-07-12 2002-04-02 Taiwan Semiconductor Manufacturing Company Low voltage supply bandgap reference circuit using PTAT and PTVBE current source
US20070075699A1 (en) * 2005-10-05 2007-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Sub-1V bandgap reference circuit
CN101901018A (zh) * 2009-05-26 2010-12-01 上海华虹Nec电子有限公司 电压基准电路
CN102393786A (zh) * 2011-10-28 2012-03-28 中国兵器工业集团第二一四研究所苏州研发中心 高阶温度补偿cmos带隙基准电压源
CN103389766A (zh) * 2013-07-08 2013-11-13 电子科技大学 一种亚阀值非带隙基准电压源

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3697923A (en) * 1971-09-13 1972-10-10 Hubbell Inc Harvey Ribbon resistor with supporting means
JPS6065629A (ja) * 1983-09-20 1985-04-15 Fujitsu Ltd 抵抗ラダ−回路網
US5304978A (en) * 1992-08-10 1994-04-19 Mosebach Manufacturing Company Resistor grid assembly having "U" bend resistor elements
GB2323479A (en) * 1997-03-19 1998-09-23 Eaton Ltd Mounting resistor elements
US6825721B2 (en) * 2002-07-12 2004-11-30 Texas Instruments Incorporated Amplifier gain boost circuitry and method
US7321225B2 (en) * 2004-03-31 2008-01-22 Silicon Laboratories Inc. Voltage reference generator circuit using low-beta effect of a CMOS bipolar transistor
US7224210B2 (en) * 2004-06-25 2007-05-29 Silicon Laboratories Inc. Voltage reference generator circuit subtracting CTAT current from PTAT current
JP2006121448A (ja) * 2004-10-22 2006-05-11 Matsushita Electric Ind Co Ltd 電流源回路
US7798707B2 (en) * 2006-12-15 2010-09-21 Schnaitter William N Systems and methods for determining device temperature
US20080265860A1 (en) * 2007-04-30 2008-10-30 Analog Devices, Inc. Low voltage bandgap reference source
US7768343B1 (en) 2007-06-18 2010-08-03 Marvell International Ltd. Start-up circuit for bandgap reference
US7541872B2 (en) * 2007-07-09 2009-06-02 Texas Instruments Incorporated Startup circuit for subregulated amplifier
TW200910050A (en) 2007-08-22 2009-03-01 Faraday Tech Corp Bandgap reference circuit
US7780346B2 (en) * 2007-10-31 2010-08-24 Texas Instruments Incorporated Methods and apparatus for a fully isolated NPN based temperature detector
US7750728B2 (en) * 2008-03-25 2010-07-06 Analog Devices, Inc. Reference voltage circuit
US8390363B2 (en) 2008-11-25 2013-03-05 Linear Technology Corporation Circuit, trim and layout for temperature compensation of metal resistors in semi-conductor chips
US8106707B2 (en) * 2009-05-29 2012-01-31 Broadcom Corporation Curvature compensated bandgap voltage reference
US9098098B2 (en) * 2012-11-01 2015-08-04 Invensense, Inc. Curvature-corrected bandgap reference
US9740229B2 (en) * 2012-11-01 2017-08-22 Invensense, Inc. Curvature-corrected bandgap reference
JP5401617B1 (ja) * 2013-01-24 2014-01-29 有限会社 ナプラ 受動素子内蔵基板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6366071B1 (en) * 2001-07-12 2002-04-02 Taiwan Semiconductor Manufacturing Company Low voltage supply bandgap reference circuit using PTAT and PTVBE current source
US20070075699A1 (en) * 2005-10-05 2007-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Sub-1V bandgap reference circuit
CN101901018A (zh) * 2009-05-26 2010-12-01 上海华虹Nec电子有限公司 电压基准电路
CN102393786A (zh) * 2011-10-28 2012-03-28 中国兵器工业集团第二一四研究所苏州研发中心 高阶温度补偿cmos带隙基准电压源
CN103389766A (zh) * 2013-07-08 2013-11-13 电子科技大学 一种亚阀值非带隙基准电压源

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109582078A (zh) * 2017-09-29 2019-04-05 凯为有限责任公司 用于低电压的电流模式带隙的方法和电路

Also Published As

Publication number Publication date
US20170060167A1 (en) 2017-03-02
US9921601B2 (en) 2018-03-20

Similar Documents

Publication Publication Date Title
US10198022B1 (en) Ultra-low power bias current generation and utilization in current and voltage source and regulator devices
CN103488234B (zh) 具有电压生成电路的半导体器件
US8063623B2 (en) Analog compensation circuit
CN102033563B (zh) 与温度无关的参考电路
US20100259315A1 (en) Circuit and Methods for Temperature Insensitive Current Reference
US8791684B2 (en) Reference voltage generator
CN103677054B (zh) 带隙基准电压发生器
KR101888724B1 (ko) 단일 온도에서 트림가능한 곡률 보상된 밴드-갭 설계
CN105974996B (zh) 一种基准电压源
JP2007052789A (ja) バンドギャップ基準回路
JP2008108009A (ja) 基準電圧発生回路
KR20100080958A (ko) 기준 바이어스 발생 회로
US10222817B1 (en) Method and circuit for low voltage current-mode bandgap
CN207623828U (zh) 一种集成温度保护以及曲率补偿功能的带隙基准电路
US8093956B2 (en) Circuit for adjusting the temperature coefficient of a resistor
CN104298298B (zh) 参考电压产生电路
US9811106B2 (en) Reference circuit arrangement and method for generating a reference voltage
Jeong et al. 65nW CMOS temperature sensor for ultra-low power microsystems
GB2405707A (en) Low voltage bandgap reference circuit
US9304528B2 (en) Reference voltage generator with op-amp buffer
CN106484015A (zh) 基准电压产生电路、及提供基准电压的方法
CN101364122B (zh) 同时提供精准电压与精准电流的参考电路
Shi et al. A wide supply range bandgap voltage reference with curvature compensation
EP3136199B1 (en) Fractional bandgap with low supply voltage and low current
JP2004341877A (ja) 基準電圧発生回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170308

WD01 Invention patent application deemed withdrawn after publication