CN102117091A - 高稳定性全cmos基准电压源 - Google Patents

Abstract

高稳定性全CMOS基准电压源，包括偏置电流产生电路(1)、参考电流电路(2)、差分电路(3)、输出电路(4)和启动电路(5)；能输出与电源无关的、具有正温度系数和正电源系数的、负电源系数的三路电流，该三路输出电流通过三个MOS管镜像输出后并联，并通过输出电路(4)输出具有低的温度和电源电压系数的基准电压；启动电路(5)防止该初始电压偏置在高电位时不能启动的情况。本发明采用了全CMOS器件，结构简单，有效利用了芯片空间，降低了功耗；通过三路基准输出电流相加，并合理设置输出镜像管的宽长比，得到符合应用要求的电流输出，并输出具有低的温度和电源电压系数的基准电压，输出精度高。

Description

高稳定性全CMOS基准电压源

技术领域 本发明涉及调节电变量或辞变量系统中应用具有自调节性能的非控制元件或非控制元件的组合来调节电变量的非回授系统，尤其是涉及用场效应型晶体管来调节直流电压或电流的电路，特别是涉及对电源电压波动和温度高稳定性的全CMOS基准电压源。

背景技术 在目前的高性能模拟、数字和电源管理系统中，系统的正确工作都离不开独立于温度和电源变化的稳定基准电压源，基准源电路的稳定性直接关系到整个电路的性能。为了提高基准电压的精度，现有技术已经出现了许多经过温度补偿的高性能基准源电路来解决此问题。

目前常用的基准电压源是带隙基准电压源，采用双极型器件实现。带隙基准电压源大部分是利用双结晶体管BJT电流和电压的指数关系，使基准源电压通常具有与温度无关的特性，这是因为V_BE和V_T具有相反的温度系数TCF，通过对V_BE和V_T进行适当的权加求和，就可以得到零温度系数的输出电压。传统的带隙式基准电压源就是利用这个原理，使基准电压的温度系数在某一特定温度值时相抵消，达到零温度系数，而在该特定温度值附近，基准电压随温度的变化很小。而一般的带隙基准电路的基准电压都大于带隙电压，难以实现低压，并且在标准CMOS工艺中双极型晶体管是利用衬底PNP管实现的，为了利用ΔV_BE的温度特性，需要根据设计将多个PNP管并联，占用了宝贵的芯片面积。

现有技术多数CMOS基准电路对温度和电源的变化一般都是非线性的，并且多随温度或电源电压单调变化。常见的有两种CMOS基准电路，第一种即常见的与电源无关的偏置，一般是利用电流镜镜像的两路电流分别接两个宽长比成一定比例的MOS管，其中一路加一个电阻，利用电阻上的电压等于两个MOS管的栅源电压差，来获得与电源电压无关的电流输出，但这种电流仍然受温度的影响，并且一般不是单调变化；第二种即常用的PTAT参考电流源输出的电流与绝对温度成正比，这种电流通过设置合理温度系数的电阻便可以得到随温度线性变化的电流，再进行电源电压的调节，得到的电流对温度和电源的依赖都比较小，但仍不是很精确。前述两种CMOS基准电路各有优点，但由于可调节处数量的限制，导致其不可能有太高的精度。由于该两种所述CMOS基准电路对电源电压的变化都是正系数的(即使第一种电路也随电源电压有较小的正变化)，因此必须设计一种能使CMOS基准电路输出电流随电源电压负变化的电路，用于平衡CMOS基准电路的输出。

发明内容 本发明要解决的技术问题在于避免上述现有技术的不足之处，而对现有技术做进一步的改进，通过对普通的CMOS基准电压源增加一路随电源电压负变化的CMOS电流，使总输出电压的温度和电源系数同时满足要求，从而设计出一种电路结构简单、功耗低、输出精度高的全CMOS型基准电压源。

本发明为解决所述技术问题而提出的技术方案是，设计一种全CMOS基准电压源，尤其是，包括提供与电源无关的电压电流源的偏置电流产生电路、提供具有正电源系数和正温度系数的参考电流源的参考电流电路、提供具有负电源系数并且在低温时有正温度系数和在高温时有负温度系数的差分电流源的差分电路、具有NMOS场效应晶体管和电阻串联的输出电路，以及防止电路因初始电压偏置在高电位而无法启动工作的启动电路；所述电流源分别产生三路电流，通过三个精心设置宽长比的镜像MOS场效应晶体管将所述三路电流并联相加，使总电流对电源电压的敏感性和受温度的影响降至最低，再通过输出电路的电阻输出基准电压。

所述偏置电流产生电路、参考电流电路、差分电路和启动电路的直流电输入端均和直流电源VDD连接；所述偏置电流产生电路具有一路输入端和第一、二、三路输出端，所述参考电流电路具有一路输入端和一路输出端，所述差分电路具有第一、二、三路输入端和一路输出端，所述输出电路、启动电路均具有一路输入端和一路输出端；所述偏置电流产生电路、参考电流电路的输入端，差分电路的第一路输入端均和启动电路的输出端连接，防止该三个电路因初始电压偏置在高电位时不能启动的情况；所述偏置电流产生电路的第二、三路输出端分别和差分电路的第二、三输入端连接；所述偏置电流产生电路的第一路输出端、参考电流电路和差分电路的输出端分别产生三路电流，该三路输出电流通过三个镜像MOS管输出后，并联连接输出至输出电路的输入端，再由输出电路的输出端输出具有低的温度和电源电压系数的基准电压；所述偏置电流产生电路输出与电源无关的电流，所述参考电流电路输出具有正温度系数和正电源系数的电流，所述差分电路输出负电源系数的电流；所述输出电路的输出端还和启动电路的输入端连接。

所述偏置电流产生电路包括至少七个MOS管和一个电阻R5；PMOS管P8、P9、P1和P2的源极均和直流电VDD连接，NMOS管N9、N10和N4的源极均接电源地；PMOS管P8、P9连接组成一个电流镜，P8和P9的源极相连并作为偏置电流产生电路的直流电输入端；电阻R5一端分别和PMOS管P8的漏极、NMOS管N10栅极连接并引出偏置电流产生电路的第二路输出端，其另一端分别和NMOS管N10的漏极、NMOS管N9的栅极连接；PMOS管P8的栅极和P9的栅极、漏极连接输出不随直流电源VDD变化的电流I1；PMOS管P1和P2的栅极相连引出所述偏置电流产生电路的输入端，同时分别与所述启动电路的输出端、P9的漏极相连；NMOS管N4的漏极和栅极均与P1的漏极连接，N4的栅极引出所述偏置电流产生电路的第三路输出端；PMOS管P2的漏极引出所述偏置电流产生电路的第一路输出端以输出电流I3。

所述参考电流电路包括至少六个MOS管和一个电阻R4；PMOS管P6、P7和P3的源极均和直流电源VDD连接，NMOS管N6和N7串联，N7的源极接电源地，NMOS管N8的源极串联电阻R4接电源地；PMOS管P6、P7连接组成一个电流镜，P6的栅极和P7的栅极、漏极连接；PMOS管P3的栅极和P7的漏极相连引出输入端和所述启动电路的输出端相连；NMOS管N6的漏极和PMOS管P6的漏极、N8的栅极连接，N6、N7的栅极和N8的栅极连接，N6的源极和N7的漏极连接；PMOS管P3的漏极引出所述参考电流电路的输出端以输出电流I4。

所述差分电路包括至少五个MOS管和两个电阻R1、R2；PMOS管P4、P5的源极均和直流电源VDD连接，NMOS管N3的源极接电源地；PMOS管P4、P5连接组成一个电流镜，P4、P5的栅极连接引出第一路输入端和P4的漏极、所述启动电路的输出端连接；P4的漏极和NMOS管N1的漏极连接；NMOS管N1、N2的源极连接并和NMOS管N3的漏极连接，N1、N3的栅极分别引出第二、三路输入端并分别和所述偏置电流产生电路的第二输出端、第三输出端连接；电阻R1和R2串联组成分压器，电阻R1一端和直流电源VDD、NMOS管N2的漏极连接；电阻R2的一端接电源地，另一端和电阻R1、NMOS管N2的栅极连接；P5的漏极引出所述差分电路的输出端以输出电流I5。

所述输出电路包括至少一个MOS管和一个电阻R3；NMOS管N5和电阻R3串联连接，其源极连接电阻R3接电源地；N5的栅极引出所述输出电路的输入端，并和所述偏置电流产生电路、参考电流电路和差分电路分别产生三路电流的并联输出端连接，N5的漏极引出所述输出电路的输出端输出基准电压。

所述启动电路包括至少三个MOS管；PMOS管P10和NMOS管N12组成反相器；P10的源极和直流电VDD连接，NMOS管N11和N12的源极连接并接电源地；P10的漏极和N12的漏极、N11的栅极连接；P10、N12的栅极连接引出所述启动电路的输入端，N11的漏极引出启动电路的输出端。

与现有技术相比较，本发明具有电路结构简单、功耗低、输出精度高的有益效果。具体来说，由于采用了金CMOS器件，结构实现上比现有技术采用了电容的结构要简单，且没有电容的设计也有效利用了芯片空间，缩减了芯片面积，同时功耗也较低；提供的三路输出电流对温度和电源电压的变化有正有负，通过将三路基准输出电流相加，并合理设置输出镜像管的宽长比，可以得到随电源和温度变化都符合应用要求的电流输出，通过合理设置输出级，可以输出具有低的温度和电源电压系数的基准电压，输出基准电压变化＜0.3％/V，表现了良好的电源的变化抑制性，对温度的敏感性也＜15ppm/℃。

附图说明

图1是本发明高稳定性全CMOS基准电压源的实现原理示意图；

图2是本发明全CMOS型基准电压源的电路原理图；

图3是图1中偏置电流产生电路中局部电路11的电路原理图；

图4是图1中参考电流电路中局部电路21的电路原理图；

图5是本发明全CMOS型基准电压源用Cadence模拟的输出电压随电源电压变化曲线图；

图6是本发明全CMOS型基准电压源用Cadence模拟的输出电压随温度变化曲线图。

具体实施方式 以下结合附图所示之优选实施例作进一步详述。

本发明在具体实施时，提供三路电流，其对温度和电源电压的变化有正有负，将该三路电流基准电流相加，并合理设置输出镜像管的宽长比来输出随电源和温度变化都符合以应用要求的输出电流，通过合理设置输出级来输出具有低的温度和电源电压系数的基准电压。如图1所示，图中B1至B3是三个不同的电流源，Q1至Q3是三个镜像MOS管，调整它们的宽长比，改变电流大小，使总电流的大小最少受电源电压波动和温度影响，Q4和R为输出电路输出基准电压V_ref。

参照图2，本发明优选实施例全CMOS型基准电压源包括偏置电流产生电路1、参考电流电路2、差分电路3、输出电路4和启动电路5；偏置电流产生电路1、参考电流电路2、差分电路3和启动电路5的直流电输入端均和直流电源VDD连接；偏置电流产生电路1具有一路输入端和第一、二、三路输出端，参考电流电路2具有一路输入端和一路输出端，所述差分电路3具有第一、二、三路输入端和一路输出端，输出电路4、启动电路5均具有一路输入端和一路输出端；偏置电流产生电路1、参考电流电路2的输入端，差分电路3的第一路输入端均和启动电路5的输出端连接，防止该三个电路因初始电压偏置在高电位时不能启动的情况；偏置电流产生电路1的第二、三路输出端分别和差分电路3的第二、三输入端连接；偏置电流产生电路1的第一路输出端、参考电流电路2和差分电路3的输出端分别产生三路电流，该三路输出电流通过三个镜像MOS管输出后，并联连接输出至输出电路4的输入端，再由输出电路4的输出端输出具有低的温度和电源电压系数的基准电压；偏置电流产生电路1输出与电源无关的电流，参考电流电路2输出具有正温度系数和正电源系数的电流，差分电路3输出负电源系数的电流；输出电路4的输出端还和启动电路5的输入端连接。

偏置电流产生电路1包括四个PMOS管P8、P9、P1、P2，三个NMOS管N4、N9、N10和一个电阻R5，该偏置电流产生电路的局部电路11如图3所示，PMOS管P8、P9、P1和P2的源极均和直流电VDD连接，NMOS管N9、N10和N4的源极均接电源地；PMOS管P8、P9连接组成一个电流镜，P8和P9的源极相连并作为偏置电流产生电路1的直流电输入端；电阻R5一端分别和PMOS管P8的漏极、NMOS管N10栅极连接并引出偏置电流产生电路1的第二路输出端，其另一端分别和NMOS管N10的漏极、NMOS管N9的栅极连接；PMOS管P8的栅极和P9的栅极、漏极连接输出不随直流电源VDD变化的电流I1；PMOS管P1和P2的栅极相连引出偏置电流产生电路1的输入端，同时分别与启动电路5的输出端、P9的漏极相连；NMOS管N4的漏极和栅极均与P1的漏极连接，N4的栅极引出偏置电流产生电路1的第三路输出端；PMOS管P2的漏极引出偏置电流产生电路1的第一路输出端以输出电流I3。

参考电流电路2包括三个PMOS管P3、P6、P7和三个NMOS管N6、N7、N8和一个电阻R4，该参考电流电路的局部电路21如图4所示。PMOS管P6、P7和P3的源极均和直流电源VDD连接，NMOS管N6和N7串联，N7的源极接电源地，NMOS管N8的源极串联电阻R4接电源地；PMOS管P6、P7连接组成一个电流镜，P6的栅极和P7的栅极、漏极连接；PMOS管P3的栅极和P7的漏极相连引出输入端和启动电路5的输出端相连；NMOS管N6的漏极和PMOS管P6的漏极、N8的栅极连接，N6、N7的栅极和N8的栅极连接，N6的源极和N7的漏极连接；PMOS管P3的漏极引出参考电流电路2的输出端以输出电流I4。

差分电路3包括两个PMOS管P4、P5，三个NMOS管N1、N2、N3和两个电阻R1、R2；PMOS管P4、P5的源极均和直流电源VDD连接，NMOS管N3的源极接电源地；PMOS管P4、P5连接组成一个电流镜，P4、P5的栅极连接引出第一路输入端和P4的漏极、启动电路5的输出端连接；P4的漏极和NMOS管N1的漏极连接；NMOS管N1、N2的源极连接并和NMOS管N3的漏极连接，N1、N3的栅极分别引出第二、三路输入端并分别和偏置电流产生电路1的第二输出端、第三输出端连接；电阻R1和R2串联组成分压器，电阻R1一端和直流电源VDD、NMOS管N2的漏极连接；电阻R2的一端接电源地，另一端和电阻R1、NMOS管N2的栅极连接；P5的漏极引出差分电路3的输出端以输出电流I5。

输出电路4包括一个NMOS管N5和一个电阻R3；NMOS管N5和电阻R3串联连接，其源极连接电阻R3接电源地；N5的栅极引出所述输出电路4的输入端，并和偏置电流产生电路1、参考电流电路2和差分电路3分别产生三路电流的并联输出端连接，N5的漏极引出输出电路4的输出端输出基准电压。

启动电路5包括一个PMOS管P10和两个NMOS管N11、N12；PMOS管P10和NMOS管N12组成反相器；P10的源极和直流电VDD连接，NMOS管N11和N12的源极连接并接电源地；P10的漏极和N12的漏极、N11的栅极连接；P10、N12的栅极连接引出启动电路5的输入端，N11的漏极引出启动电路的输出端。

偏置电流产生电路1输出与电源无关的偏置电流，如图3所示，利用PMOS管P8、P9组成的电流镜镜像出两路电流I1分别连接两个宽长比成一定比例的PMOS管P1、P2，两个PMOS管P1、P2都偏置在饱和区，其中P1串联电阻R5，利用电阻R5上的电压等于两个PMOS管P1、P2的栅源电压差，来获得与电源电压无关的电流I3输出，但这路电流I3仍然受温度的影响，并且在很大温度范围内不是单调变化。参考电流电路2输出的电流I4与绝对温度成正比，这路电流I4通过设置合理温度系数的电阻便可以得到随温度线性变化的电流，再进行电源电压的调节，得到的电流对温度和电源的依赖都比较小，但仍不是很精确。偏置电流产生电路1和参考电流电路2的基准电路对电源电压的变化都是正系数的，即使是偏置电流产生电路1产生的电流也随电源电压有较小的正变化，因此必须再添加一种输出电流随电源电压负变化的电路来平衡上述两种电路的输出，这种电路可采用差分电路3来得到。差分电路具有电流抽取效应，利用电流抽取效应，可得到具有负电源电压系数的输出电流，本实施方式中具有该特点的电流为差分电路3输出的电流I5。

图3中具体显示了偏置电流产生电路1输出的与电源电压无关的电压源V1和电流I1。P8和P9相连以组成一个电流镜，使左右两边的电流相等，即流过N10和N9的电流相等，当N10和N9同时处在饱和状态时，N10的栅源电压等于N9的栅源电压加R5上的电压，即

$\sqrt{\frac{2I1}{{\mathrm{\μ}}_N{C}_{\mathrm{ox}}{(W/L)}_N}+V_{\mathrm{TH}10}}=\sqrt{\frac{2I1}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}K{(W/L)}_N}}+V_{\mathrm{TH}9}+I1R5$

V_TH9、V_TH10分别是N9和N10的阈值电压，μ_n是迁移率，C_ox是单位面积栅极氧化层电容，K为N9和N10的宽长比的比值，因为N9和N10的源极都接电源地，所以该两个NMOS管的阈值电压相等，计算上式可得

$I1=\frac{2}{{\mathrm{\μ}}_n{C}_{\mathrm{ox}}{(W/L)}_N}\frac{1}{{R5}^2}{(1-\frac{1}{\sqrt{K}})}^2$

其电流的大小与电源电压无关，只是工艺和温度的函数。由于R5具有正温度系数，μ_nCx(W/L)_N具有负温度系数，使I1在低温时具有正温度系数，在高温时具有负温度系数。I1通过P9和外部相连的PMOS组成镜像管，来获得不随电源电压变化的电流。V1输出不随电源变化的电压，为外部的差分电路3提供偏置。

总之，I1和V1不随电源电压变化，并且在低温时具有正温度系数，在高温时具有负温度系数。

图4具体显示了参考电流电路2产生的参考电流I2的具体电路。PMOS管P6和P7连成一个电流镜形式，使左右两路的电流大小相等，NMOS管N6和N7串联起来，其中N6处在饱和状态，N7处在线性区，以提高温度系数的大小。N8使R4的电压等于N7的栅源电压减去一个阈值电压，电流结果和1/KR²成比例，该式中R为R4的电阻值，K为NMOS管的传输系数，R有正温度系数，K有负温度系数，通过合理的设置，可以使I2在很大温度范围内是随温度正变化的。I2随电源电压的变化具有正系数。如图2所示，I2通过P7和外部相连的PMOS管P3组成镜像管，来获得正电源系数和正温度系数的电流I4。I2具有正电源系数和正温度系数。

为了补偿前述I3、I4提供的电流中随电源电压的正系数，图2显示了还需连接一个差分电路3，由PMOS管P4、P5，NMOS管N1、N2、N3以及电阻R1、R2共同组成，P5输出的电流I5具有负电源系数。另外，偏置电流产生电流1产生的电压V1作为差分电路3的输出至N1的进行偏置。I1通过P1的镜像，并通过N4的分压，产生的电压和N3连接为差分电路3提供尾电流源偏置。由于N1被V1偏置，所以不随电源电压的变化而变化，N3的栅极被R1和R2组成的分压器偏置，所以对电源电压的变化很敏感。当电源电压升高时，B点的电压升高，A点的电压保持不变，与此同时，N3的偏置保持不变，所以尾电流源的电流值不变，流过A点的电流减小，即表现出负电源系数，这个电流通过P4和P5组成的电流镜得到I5输出，即I5具有负电源系数。其电流值在低温时具有正温度系数，在高温时具有负温度系数。

综上所述，本发明电路产生了三路电流：

偏置电流产生电路1输出的一路电流I3，由I1镜像而来，不随电源电压变化，并在低温时具有正温度系数，在高温时具有负温度系数；

参考电流电路2输出的一路电流I4，由I2镜像而来，表现出正的温度系数和正的电源系数；

差分电路3输出的一路电流I5，表现出负的电源系数，并在低温时具有正温度系数，在高温时具有负温度系数。

I3、I4和I5三路电流通过并联相加，总电流通过适当调节P2、P3、P5的宽长比，可以不受电源电压变化的影响，并具有正温度系数。通过输出电路4转化成电压输出，输出电压不受电源电压变化的影响，其中输出级为N5，N5为二极管连接，具有负温度系数通过适当调节宽长比的大小，可使电压输出不受温度变化的影响。

如图2所示，PMOS管P10和NMOS管N11、N12组成启动电路，通过拉低PMOS管P1至P5的栅极电压来启动电路。由于P1至P5的栅极电压初值不确定，为了使器件在正确的工作点工作，必须设置启动电路5。如果P1至P5的栅极电压处在高电位，则器件不正常工作，此时P1至P5的漏极电压为低电位，通过P10和N12组成的反相器，使N11导通，N11的栅电压处于高电位导通，使其漏极电压即P1至P5的栅极电压处于低电位，电路正常启动，而后N11被关断。完成了电路正常启动后，启动电路5自动与主体CMOS型基准电压源电路脱离，并不影响主体电路工作。

图5和图6为Cadence模拟的本发明电路输出电压随温度和电源电压的变化曲线，从图中可以看出图5中随电源电压变化的输出电压，1.2V时电压为522.23mv，从1.1V到1.3V，电压变化0.26mv，变化为0.24％/v；图6是随温度变化的输出电压曲线显示，30度时电压为522.25mv，从-40度到125度，电压变化了1.03mv，变化为11ppm/℃。

以上内容是结合具体的优选实施方式对本发明所作的详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明由所提交的权利要求书确定的专利保护范围。

Claims (7)

1.一种高稳定性全CMOS基准电压源，其特征在于：

包括提供与电源无关的电压电流源(B1)的偏置电流产生电路(1)、提供具有正电源系数和正温度系数的参考电流源(B2)的参考电流电路(2)、提供具有负电源系数并且在低温时有正温度系数和在高温时有负温度系数的差分电流源(B3)的差分电路(3)、具有NMOS场效应晶体管和电阻串联的输出电路(4)，以及防止电路因初始电压偏置在高电位而无法启动工作的启动电路(5)；所述电流源(B1、B2、B3)分别产生三路电流，通过三个精心设置宽长比的镜像MOS场效应晶体管将所述三路电流并联相加，使总电流对电源电压的敏感性和受温度的影响降至最低，再通过输出电路(4)的电阻输出基准电压。

2.根据权利要求1所述的高稳定性全CMOS基准电压源，其特征在于：

所述偏置电流产生电路(1)、参考电流电路(2)、差分电路(3)和启动电路(5)的直流电输入端均和直流电源VDD连接；所述偏置电流产生电路(1)具有一路输入端和第一、二、三路输出端，所述参考电流电路(2)具有一路输入端和一路输出端，所述差分电路(3)具有第一、二、三路输入端和一路输出端，所述输出电路(4)、启动电路(5)均具有一路输入端和一路输出端；所述偏置电流产生电路(1)、参考电流电路(2)的输入端，差分电路(3)的第一路输入端均和启动电路(5)的输出端连接，防止该三个电路因初始电压偏置在高电位时不能启动的情况；所述偏置电流产生电路(1)的第二、三路输出端分别和差分电路(3)的第二、三输入端连接；所述偏置电流产生电路(1)的第一路输出端、参考电流电路(2)和差分电路(3)的输出端分别产生三路电流，该三路输出电流通过三个镜像MOS管输出后，并联连接输出至输出电路(4)的输入端，再由输出电路(4)的输出端输出具有低的温度和电源电压系数的基准电压；所述偏置电流产生电路(1)输出与电源无关的电流，所述参考电流电路(2)输出具有正温度系数和正电源系数的电流，所述差分电路(3)输出负电源系数的电流；所述输出电路(4)的输出端还和启动电路(5)的输入端连接。

3.根据权利要求1或2所述的高稳定性全CMOS基准电压源，其特征在于：

所述偏置电流产生电路(1)包括至少七个MOS管和一个电阻R5；PMOS管P8、P9、P1和P2的源极均和直流电VDD连接，NMOS管N9、N10和N4的源极均接电源地；PMOS管P8、P9连接组成一个电流镜，P8和P9的源极相连并作为偏置电流产生电路(1)的直流电输入端；电阻R5一端分别和PMOS管P8的漏极、NMOS管N10栅极连接并引出偏置电流产生电路(1)的第二路输出端，其另一端分别和NMOS管N10的漏极、NMOS管N9的栅极连接；PMOS管P8的栅极和P9的栅极、漏极连接输出不随直流电源VDD变化的电流I1；PMOS管P1和P2的栅极相连引出所述偏置电流产生电路(1)的输入端，同时分别与所述启动电路(5)的输出端、P9的漏极相连；NMOS管N4的漏极和栅极均与P1的漏极连接，N4的栅极引出所述偏置电流产生电路(1)的第三路输出端；PMOS管P2的漏极引出所述偏置电流产生电路(1)的第一路输出端以输出电流I3。

4.根据权利要求1或2所述的高稳定性全CMOS基准电压源，其特征在于：

所述参考电流电路(2)包括至少六个MOS管和一个电阻R4；PMOS管P6、P7和P3的源极均和直流电源VDD连接，NMOS管N6和N7串联，N7的源极接电源地，NMOS管N8的源极串联电阻R4接电源地；PMOS管P6、P7连接组成一个电流镜，P6的栅极和P7的栅极、漏极连接；PMOS管P3的栅极和P7的漏极相连引出输入端和所述启动电路(5)的输出端相连；NMOS管N6的漏极和PMOS管P6的漏极、N8的栅极连接，N6、N7的栅极和N8的栅极连接，N6的源极和N7的漏极连接；PMOS管P3的漏极引出所述参考电流电路(2)的输出端以输出电流I4。

5.根据权利要求1或2所述的高稳定性全CMOS基准电压源，其特征在于：

所述差分电路(3)包括至少五个MOS管和两个电阻R1、R2；PMOS管P4、P5的源极均和直流电源VDD连接，NMOS管N3的源极接电源地；PMOS管P4、P5连接组成一个电流镜，P4、P5的栅极连接引出第一路输入端和P4的漏极、所述启动电路(5)的输出端连接；P4的漏极和NMOS管N1的漏极连接；NMOS管N1、N2的源极连接并和NMOS管N3的漏极连接，N1、N3的栅极分别引出第二、三路输入端并分别和所述偏置电流产生电路(1)的第二输出端、第三输出端连接；电阻R1和R2串联组成分压器，电阻R1一端和直流电源VDD、NMOS管N2的漏极连接；电阻R2的一端接电源地，另一端和电阻R1、NMOS管N2的栅极连接；P5的漏极引出所述差分电路(3)的输出端以输出电流I5。

6.根据权利要求1或2所述的高稳定性全CMOS基准电压源，其特征在于：

所述输出电路(4)包括至少一个MOS管和一个电阻R3；NMOS管N5和电阻R3串联连接，其源极连接电阻R3接电源地；N5的栅极引出所述输出电路(4)的输入端，并和所述偏置电流产生电路(1)、参考电流电路(2)和差分电路(3)分别产生三路电流的并联输出端连接，N5的漏极引出所述输出电路(4)的输出端输出基准电压。

7.根据权利要求1或2所述的高稳定性全CMOS基准电压源，其特征在于：

所述启动电路(5)包括至少三个MOS管；PMOS管P10和NMOS管N12组成反相器；P10的源极和直流电VDD连接，NMOS管N11和N12的源极连接并接电源地；P10的漏极和N12的漏极、N11的栅极连接；P10、N12的栅极连接引出所述启动电路(5)的输入端，N11的漏极引出启动电路的输出端。

Images