CN103412610A - 低功耗无电阻全cmos电压基准电路 - Google Patents

Abstract

本发明涉及一种电压基准电路。本发明针对现有的基准电路需要使用电阻和工艺要求高以及功耗大的问题，公开了一种低功耗无电阻全CMOS电压基准电路。本发明的技术方案是，低功耗无电阻全CMOS电压基准电路，包括偏置电流模块、正温电压模块、负温电压模块及电压叠加模块。本发明利用电压叠加输出电压基准，并通过场效应晶体管结构参数的选择，降低电压基准的温度系数。本发明提出的低功耗无电阻全CMOS电压基准电路，功耗低且不需要使用电阻，也不需要使用任何类型的双极型晶体管，可以采用标准CMOS工艺制作成集成电路，这样使得其适用范围和灵活性得到显著改善。

Description

低功耗无电阻全CMOS电压基准电路

技术领域

本发明属于集成电路技术领域，具体涉及一种低功耗无电阻全CMOS（ComplementaryMetal Oxide Semiconductor）电压基准电路。

背景技术

基准源是所有电子系统中不可或缺的一个模块，其特性直接关系到系统的整体性能。因此高性能基准源在众多应用中扮演着重要的角色，其覆盖了纯模拟电路，混合信号电路和纯数字电路。在众多的基准源中，带隙基准源使用最为广泛，但它需要使用电阻，而且对工艺要求高，功耗大，有时需使用双极型工艺或BiCMOS（bipolar compIementary metal oxidesemiconductor）工艺才能实现。

发明内容

本发明的目的是为了解决现有的基准电路需要使用电阻和工艺要求高以及功耗大的问题，提出了一种新型的低功耗无电阻全CMOS电压基准电路。

本发明的技术方案是，低功耗无电阻全CMOS电压基准电路，包括偏置电流模块、正温电压模块、负温电压模块及电压叠加模块，其特征在于：

所述偏置电流模块包括PMOS管MP0、PMOS管MP1、PMOS管MP2、PMOS管MP3和NMOS管MN0、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MNC1；所诉PMOS管MP0的源极连接电源电压，栅极与漏极相连输出偏置电压VB1，并且连接PMOS管MP1、PMOS管MP2、PMOS管MP3的栅极和NMOS管MN0的漏极；MP1的源极连接电源电压，漏极连接NMOS管MN1的漏极和NMOS管MN0、NMOS管MNC1的栅极；MP2的源极连接电源电压，漏极连接NMOS管MN2的漏极和栅极、NMOS管MN1的栅极；MP3的源极连接电源电压，漏极连接NMOS管MN4的漏极、NMOS管MN3的栅极、NMOS管MN4的栅极；NMOS管MN0的源极连接地电位；NMOS管MN1的源极连接地电位；NMOS管MN2的源极连接NMOS管MN3的漏极；NMOS管MN3和NMOS管MN4的源极连接地电位；NMOS管MNC1的漏极和源极均连接地电位；

所述正温电压模块包括PMOS管MPT1、PMOS管MPT2、PMOS管MPT3、PMOS管MPT4、PMOS管MPT5和NMOS管MNT1、NMOS管MNT2、NMOS管MNT3、NMOS管MNT4、NMOS管MNT5、NMOS管MNT6、NMOS管MNT7、NMOS管MNT8、NMOS管MNT9、NMOS管MNT10；所述PMOS管MPT1的源极连接电源电压，栅极连接PMOS管MPT2、PMOS管MPT3、PMOS管MPT4、PMOS管MPT5的栅极并连接偏置电压VB1，PMOS管MPT1的漏极连接NMOS管MNT1的漏极和NMOS管MNT1的栅极、NMOS管MNT2的栅极；PMOS管MPT2的源极连接电源电压，PMOS管MPT2的漏极连接NMOS管MNT3的漏极和NMOS管MNT3的栅极、NMOS管MNT4的栅极；PMOS管MPT3的源极连接电源电压，PMOS管MPT3的漏极连接NMOS管MNT5的漏极和NMOS管MNT5的栅极、NMOS管MNT6的栅极；PMOS管MPT4的源极连接电源电压，PMOS管MPT4的漏极连接NMOS管MNT7的漏极和NMOS管MNT7的栅极、NMOS管MNT8的栅极；PMOS管MPT5的源极连接电源电压，PMOS管MPT5的漏极连接NMOS管MNT9的漏极和NMOS管MNT9的栅极、NMOS管MNT10的栅极；NMOS管MNT1的源极连接NMOS管MNT2的漏极和NMOS管MNT4的源极；MNMOS管NT2的源极连接地电位；NMOS管MNT3的源极连接NMOS管MNT4的漏极和NMOS管MNT6的源极；NMOS管MNT5的源极连接NMOS管MNT6的漏极和NMOS管MNT8的源极；NMOS管MNT7的源极连接NMOS管MNT8的漏极和NMOS管MNT10的源极；NMOS管MNT9的源极连接NMOS管MNT10的漏极并输出正温电压VDS；

负温电压模块及电压叠加模块包括PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M10和NMOS管M9、NMOS管M11、NMOS管M12管；PMOS管M1的源极连接电源电压，PMOS管M1的栅极连接PMOS管M2的栅极并连接偏置电压VB1，PMOS管M1的漏极连接PMOS管M8的源极和PMOS管M6的栅极；PMOS管M2的源极连接电源电压，PMOS管M2的漏极连接PMOS管M6的源极、PMOS管M7的源极和PMOS管M3的漏极；PMOS管M8的栅极和漏极均连接地电位；PMOS管M6的漏极连接NMOS管M9的漏极和NMOS管M9的栅极、NMOS管M11的栅极；NMOS管M9的源极连接地电位；PMOS管M7的栅极和漏极相连并与PMOS管M10的源极相连；PMOS管M10的栅极和漏极均与地电位相连；PMOS管M3的源极与电源电压相连，PMOS管M3的栅极与PMOS管M4的栅极、PMOS管M5的栅极以及PMOS管M4的漏极、NMOS管M11的漏极相连；PMOS管M4的源极与电源电压相连；NMOS管M11的源极连接地电位；PMOS管M5的漏极连接NMOS管M12的漏极并输出基准电压VREF；NMOS管M12的栅极连接输入正温电压VDS，NMOS管M12的源极连接地电位。

进一步的，所述低功耗无电阻全CMOS电压基准电路制作成集成电路。

具体的，所述集成电路采用标准CMOS工艺制作。

本发明的有益效果是，本发明的低功耗无电阻全CMOS电压基准电路，与现有的电压基准电路相比，在电路结构方面，其不需要使用电阻；在工艺方面，其可以使用标准CMOS工艺实现；并且功耗低。

附图说明

图1本发明电路结构框图；

图2本发明所提出的偏置电流模块电路结构图；

图3本发明所提出的正温电压模块电路结构图；

图4本发明所提出的负温电压模块模块及电压叠加模块电路结构图。

其中：MP0、MP1、MP2、MP3，MPT1、MPT2、MPT3、MPT4、MPT5、M1、M2、M3、M4、M5、M6、M7、M8、M10为PMOS管（P型场效应晶体管）；MN0、MN1、MN2、MN3、MN4、MNC1、MNT1、MNT2、MNT3、MNT4、MNT5、MNT6、MNT7、MNT8、MNT9、MNT10、M9、M11、M12为NMOS管（N型场效应晶体管）。

具体实施方式

下面结合附图和具体实施方式对本发明作进一步的阐述。

本发明低功耗无电阻全CMOS电压基准电路结构如图1所示，由偏置电流模块、正温电压模块、负温电压模块及电压叠加模块构成。下面分别描述模块的电路结构及连接关系。

如图2所示，偏置电流模块电路结构包括PMOS管MP0、PMOS管MP1、PMOS管MP2、PMOS管MP3和NMOS管MN0、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MNC1。该偏置电流模块采用带有负反馈的自偏置结构，MN1、MN2、MN3、MN4、MP1、MP2和MP3构成电流源的核心电路，MN0和MP0是负反馈部分，用来稳定电流，MNC1起电容的作用，用于稳定反馈环路。MN1和MN2工作在亚阈值区，它们的栅源电压之差是一个与温度成正比（PTAT，Proportional to absolute temperature）的电压，工作在线性区的MN3将此PTAT电压转换成电流。由亚阈值区和线性区电流公式以及图1中的电路连接关系可以得到电流表达式为Ibias=δT^2-n，其中δ是与温度无关的常数，T表示温度，n是NMOS管中电子迁移率的温度系数。

偏置电流模块中，电路具体连接关系如图1所示。PMOS管MP0的源极连接电源电压VDD，栅极与漏极相连输出偏置电压VB1，并且连接PMOS管MP1、PMOS管MP2、PMOS管MP3的栅极和NMOS管MN0的漏极。MP1的源极连接电源电压，漏极连接NMOS管MN1的漏极和NMOS管MN0、NMOS管MNC1的栅极。MP2的源极连接电源电压VDD，漏极连接NMOS管MN2的漏极和栅极、NMOS管MN1的栅极。MP3的源极连接电源电压VDD，漏极连接NMOS管MN4的漏极、NMOS管MN3的栅极、NMOS管MN4的栅极。NMOS管MN0的源极连接地电位VSS。NMOS管MN1的源极连接地电位VSS。NMOS管MN2的源极连接NMOS管MN3的漏极。NMOS管MN3和NMOS管MN4的源极连接地电位VSS。NMOS管MNC1的漏极和源极均连接地电位VSS。

如图3所示，正温电压模块电路结构包括PMOS管MPT1、PMOS管MPT2、PMOS管MPT3、PMOS管MPT4、PMOS管MPT5和NMOS管MNT1、NMOS管MNT2、NMOS管MNT3、NMOS管MNT4、NMOS管MNT5、NMOS管MNT6、NMOS管MNT7、NMOS管MNT8、NMOS管MNT9、NMOS管MNT10。MPT1-MPT5用于提供电流，MNT1-MNT10均工作在亚阈值区，用于产生PTAT电压。V_GS10-V_GS9=ηV_Tln72，其中η是亚阈值区斜率，V_T是热电压，常数72是MNT9与MNT10的宽长比之比。由于MNT10的电流流过MNT8，所以流过MNT8的电流是流过MNT7的电流的两倍，从而V_GS8-V_GS7=ηV_Tln144。同理，V_GS6-V_GS5=ηV_Tln216，V_GS4-V_GS3=ηV_Tln288，V_GS2-V_GS1=ηV_Tln360。以上5个PTAT电压叠加起来构成总的PTAT电压V_DS=ηV_Tln72+ηV_Tln144+ηV_Tln216+ηV_Tln288+ηV_Tln360。其中，V_GS1-V_GS10分别表示MNT1-MNT10的栅源电压，MNT7与MNT8的宽长比之比、MNT5与MNT6的宽长比之比、MNT3与MNT4的宽长比之比、MNT1与MNT2的宽长比之比都是常数72。

正温电压模块中，电路连接关系如图2所示。PMOS管MPT1的源极连接电源电压VDD，栅极连接PMOS管MPT2、PMOS管MPT3、PMOS管MPT4、PMOS管MPT5的栅极并连接偏置电压VB1，PMOS管MPT1的漏极连接NMOS管MNT1的漏极和NMOS管MNT1的栅极、NMOS管MNT2的栅极。PMOS管MPT2的源极连接电源电压VDD，PMOS管MPT2的漏极连接NMOS管MNT3的漏极和NMOS管MNT3的栅极、NMOS管MNT4的栅极。PMOS管MPT3的源极连接电源电压VDD，PMOS管MPT3的漏极连接NMOS管MNT5的漏极和NMOS管MNT5的栅极、NMOS管MNT6的栅极。PMOS管MPT4的源极连接电源电压VDD，PMOS管MPT4的漏极连接NMOS管MNT7的漏极和NMOS管MNT7的栅极、NMOS管MNT8的栅极。PMOS管MPT5的源极连接电源电压VDD，PMOS管MPT5的漏极连接NMOS管MNT9的漏极和NMOS管MNT9的栅极、NMOS管MNT10的栅极。NMOS管MNT1的源极连接NMOS管MNT2的漏极和NMOS管MNT4的源极。MNMOS管NT2的源极连接地电位VSS。NMOS管MNT3的源极连接NMOS管MNT4的漏极和NMOS管MNT6的源极。NMOS管MNT5的源极连接NMOS管MNT6的漏极和NMOS管MNT8的源极。NMOS管MNT7的源极连接NMOS管MNT8的漏极和NMOS管MNT10的源极。NMOS管MNT9的源极连接NMOS管MNT10的漏极并输出正温电压VDS；

如图4所示，负温电压模块及电压叠加模块电路结构包括PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M10和NMOS管M9、NMOS管M11、NMOS管M12管。电路具体连接关系是：PMOS管M1的源极连接电源电压VDD，PMOS管M1的栅极连接PMOS管M2的栅极并连接偏置电压VB1，PMOS管M1的漏极连接PMOS管M8的源极和PMOS管M6的栅极；PMOS管M2的源极连接电源电压VDD，PMOS管M2的漏极连接PMOS管M6的源极、PMOS管M7的源极和PMOS管M3的漏极。PMOS管M8的栅极和漏极均连接地电位VSS。PMOS管M6的漏极连接NMOS管M9的漏极和NMOS管M9的栅极、NMOS管M11的栅极。NMOS管M9的源极连接地电位VSS。PMOS管M7的栅极和漏极相连并与PMOS管M10的源极相连。PMOS管M10的栅极和漏极均与地电位VSS相连。PMOS管M3的源极与电源电压VDD相连，PMOS管M3的栅极与PMOS管M4的栅极、PMOS管M5的栅极以及PMOS管M4的漏极、NMOS管M11的漏极相连。PMOS管M4的源极与电源电压VDD相连。NMOS管M11的源极连接地电位VSS。PMOS管M5的漏极连接NMOS管M12的漏极并输出基准电压VREF。NMOS管M12的栅极连接输入正温电压VDS，NMOS管M12的源极连接地电位VSS。

其中的负温电压模块实际上完成对PMOS管阈值电压|V_THP|的提取。V_GSM6=V_GSM7+V_GSM10-V_GSM8。M6、M7、M8、M10均工作在饱和区且电流均为I_bias。饱和区漏极电流公式为I_D=K(V_GS-V_TH)²，其中

μ_P是空穴迁移率，C_OX表示栅极氧化物单位面积电容，

是宽长比，V_TH是阈值电压。电路中，M7和M10具有相同的宽长比。 $\left|V_{\mathrm{GSM}8}\right|=\sqrt{\frac{{2I}_{\mathrm{bias}}}{K_8}}+\left|V_{\mathrm{THP}}\right|,$ $\left|V_{\mathrm{GSM}\mathrm{7,10}}\right|=\sqrt{\frac{{2I}_{\mathrm{bias}}}{K_{\mathrm{7,10}}}}+\left|V_{\mathrm{THP}}\right|,$ 则

又K_7,10=4K₈，所以|V_GSM6|=|V_THP|。其中，

表示PMOS管MN8的宽长比，K₇、K₁₀类似。PMOS管的阈值电压可以表示为|V_THP(T)|=|V_THP(T₀)|-α_VTP(T-T₀)，其中T₀为参考温度，α_VTP是PMOS管的阈值电压温度系数，α_VTP>0。

M9将M6的电流镜像到M11，M4又将M11的电流镜像到M5，从而M6的电流等于M12的电流。利用相同的MOS管流过相同的电流时，其栅源电压相等的特性，将M6的栅源电压转换成M12的栅源电压，即|V_GSM12|=|V_GSM6|=|V_THP|。其中，|V_GSM12|表示PMOS管M12的栅源电压绝对值，|V_GSM6|类似。M12的栅极连接PTAT电压V_DS，那么M12的源极电压VREF可以表示为VREF=|V_THP|+V_DS=|V_THP(T₀)|-α_VTP(T-T₀)+5ηV_Tln72。当一阶温度补偿完全实现时，有VREF=|V_THP(T₀)|+α_VTPT₀，此时

其中k是玻耳兹曼常数，q是单位电荷量。

本发明所提出的低功耗无电阻全CMOS电压基准电路，通过Hspice仿真表明，在温度范围从-20℃至80℃，tt corner下VREF温度系数仅有5.2ppm/℃。典型情况下（tt corner，27℃），在低频时，该基准的PSRR(PowerSupplyRejectionRatio)为46db。典型情况下（tt corner，27℃），电源电压VDD=3V时，总的电流消耗是184.4nA，总功耗为553.2nW。

综上可以看出，本发明提出的低功耗无电阻全CMOS电压基准电路，功耗低且不需要使用电阻，也不需要使用任何类型的双极型晶体管，可以采用标准CMOS工艺制作成集成电路，这样使得其适用范围和灵活性得到显著改善。

Claims (3)

1.低功耗无电阻全CMOS电压基准电路，包括偏置电流模块、正温电压模块、负温电压模块及电压叠加模块，其特征在于：

所述偏置电流模块包括PMOS管MP0、PMOS管MP1、PMOS管MP2、PMOS管MP3和NMOS管MN0、NMOS管MN1、NMOS管MN2、NMOS管MN3、NMOS管MN4、NMOS管MNC1；所诉PMOS管MP0的源极连接电源电压，栅极与漏极相连输出偏置电压VB1，并且连接PMOS管MP1、PMOS管MP2、PMOS管MP3的栅极和NMOS管MN0的漏极；MP1的源极连接电源电压，漏极连接NMOS管MN1的漏极和NMOS管MN0、NMOS管MNC1的栅极；MP2的源极连接电源电压，漏极连接NMOS管MN2的漏极和栅极、NMOS管MN1的栅极；MP3的源极连接电源电压，漏极连接NMOS管MN4的漏极、NMOS管MN3的栅极、NMOS管MN4的栅极；NMOS管MN0的源极连接地电位；NMOS管MN1的源极连接地电位；NMOS管MN2的源极连接NMOS管MN3的漏极；NMOS管MN3和NMOS管MN4的源极连接地电位；NMOS管MNC1的漏极和源极均连接地电位；

所述正温电压模块包括PMOS管MPT1、PMOS管MPT2、PMOS管MPT3、PMOS管MPT4、PMOS管MPT5和NMOS管MNT1、NMOS管MNT2、NMOS管MNT3、NMOS管MNT4、NMOS管MNT5、NMOS管MNT6、NMOS管MNT7、NMOS管MNT8、NMOS管MNT9、NMOS管MNT10；所述PMOS管MPT1的源极连接电源电压，栅极连接PMOS管MPT2、PMOS管MPT3、PMOS管MPT4、PMOS管MPT5的栅极并连接偏置电压VB1，PMOS管MPT1的漏极连接NMOS管MNT1的漏极和NMOS管MNT1的栅极、NMOS管MNT2的栅极；PMOS管MPT2的源极连接电源电压，PMOS管MPT2的漏极连接NMOS管MNT3的漏极和NMOS管MNT3的栅极、NMOS管MNT4的栅极；PMOS管MPT3的源极连接电源电压，PMOS管MPT3的漏极连接NMOS管MNT5的漏极和NMOS管MNT5的栅极、NMOS管MNT6的栅极；PMOS管MPT4的源极连接电源电压，PMOS管MPT4的漏极连接NMOS管MNT7的漏极和NMOS管MNT7的栅极、NMOS管MNT8的栅极；PMOS管MPT5的源极连接电源电压，PMOS管MPT5的漏极连接NMOS管MNT9的漏极和NMOS管MNT9的栅极、NMOS管MNT10的栅极；NMOS管MNT1的源极连接NMOS管MNT2的漏极和NMOS管MNT4的源极；MNMOS管NT2的源极连接地电位；NMOS管MNT3的源极连接NMOS管MNT4的漏极和NMOS管MNT6的源极；NMOS管MNT5的源极连接NMOS管MNT6的漏极和NMOS管MNT8的源极；NMOS管MNT7的源极连接NMOS管MNT8的漏极和NMOS管MNT10的源极；NMOS管MNT9的源极连接NMOS管MNT10的漏极并输出正温电压VDS；

负温电压模块及电压叠加模块包括PMOS管M1、PMOS管M2、PMOS管M3、PMOS管M4、PMOS管M5、PMOS管M6、PMOS管M7、PMOS管M8、PMOS管M10和NMOS管M9、NMOS管M11、NMOS管M12管；PMOS管M1的源极连接电源电压，PMOS管M1的栅极连接PMOS管M2的栅极并连接偏置电压VB1，PMOS管M1的漏极连接PMOS管M8的源极和PMOS管M6的栅极；PMOS管M2的源极连接电源电压，PMOS管M2的漏极连接PMOS管M6的源极、PMOS管M7的源极和PMOS管M3的漏极；PMOS管M8的栅极和漏极均连接地电位；PMOS管M6的漏极连接NMOS管M9的漏极和NMOS管M9的栅极、NMOS管M11的栅极；NMOS管M9的源极连接地电位；PMOS管M7的栅极和漏极相连并与PMOS管M10的源极相连；PMOS管M10的栅极和漏极均与地电位相连；PMOS管M3的源极与电源电压相连，PMOS管M3的栅极与PMOS管M4的栅极、PMOS管M5的栅极以及PMOS管M4的漏极、NMOS管M11的漏极相连；PMOS管M4的源极与电源电压相连；NMOS管M11的源极连接地电位；PMOS管M5的漏极连接NMOS管M12的漏极并输出基准电压VREF；NMOS管M12的栅极连接输入正温电压VDS，NMOS管M12的源极连接地电位。

2.根据权利要求1所述的低功耗无电阻全CMOS电压基准电路，其特征在于，所述低功耗无电阻全CMOS电压基准电路制作成集成电路。

3.根据权利要求2所述的低功耗无电阻全CMOS电压基准电路，其特征在于，所述集成电路采用标准CMOS工艺制作。

Images