CN102147632B - 一种无电阻的带隙基准电压源 - Google Patents

Abstract

本发明公开了一种无电阻带隙基准电压源。具体包括启动电路，自偏置电流源电路，和带有PTAT失调的电压跟随器，其中，启动电路与自偏置电流源电路连接，带有PTAT失调的电压跟随器与自偏置电流源电路相连。本发明提供的无电阻带隙基准电压源，由于电路结构没有使用电阻，因而可以和CMOS工艺相兼容，进而降低了设计的复杂度，减少了芯片的面积；此外本发明的基准电压源通过所述的自偏置电流源电路和带有PTAT失调的电压跟随器，使得基准电压在具有较低的温度系数的同时，提高了带隙基准电压源的电源抑制比。

Description

一种无电阻的带隙基准电压源

技术领域

本发明属于电源技术领域，具体涉及一种带隙基准电压源的设计。

背景技术

在基准电压源的设计过程中，通常采用基于硅的带隙电压产生固定电压的技术来产生基准电压，其原理在于，将一个正温度系数的电压和一个负温度系数的电压以一定的比例叠加，产生不随环境温度、电源电压变化的电压值。当温度接近0K时，这个基准电压接近硅的带隙电压，称为“带隙基准”电压。

正温度系数的电压通常来自于两个双结型晶体管的基极-发射极电压之差△V_BE，负温度系数的电压即是双结型晶体管的基极-发射极电压V_BE，这两个电压要以一定的比例叠加，才能抵消温度系数，使得到的电压具有比较好的温度特性。基准电压可表示为：

V_REF=V_BE+K×ΔV_BE    公式(1)

公式（1）中的系数K通常是两个同类型电阻的比值。而标准的数字电路，并没有提供相应的电阻模型，这里可以用开关电容实现等效电阻的方法来解决，但是需要额外的电路来产生时钟信号，增加了电路的复杂度，同时会引入噪声；芯片内部集成电容，又会增加芯片版图的面积，增加成本。

文献“Buck A E,McDonald C L,Lewis H．et a 1．A CMOS bandgap reference withoutresistors．IEEE JOURNAL ofSolid—State Circuits，2002.37(1)：81-83”很好地解决了以上的问题，电路结构中的MOS均工作于强反型或截止区，故不存在器件模型精确性的问题。但是电路正常工作所需的电源电压太高，不适用于低压应用环境；电源抑制比并不高，温度特性也不是很好；为了抑制MOS管的沟道长度调制效应，不得不增加器件的沟道长度，从而增加了芯片的面积。文献“Tetsuya Hiros，et a1．Temperature-compensated CMOS currentreference circuit for ultralow-power subthreshold LSIs，IEICE Electronics Express,Vol.5,No.6,pp.204-210,Mar.2008”提出的无电阻的带隙基准源电路，部分MOS管工作于亚阈值区，但是在这一区间并没有精确的模型来描述MOS管的特性，因而增加了设计的复杂度。

发明内容

本发明的目的是为了解决现有的无电阻的带隙基准源电路存在的问题，提出了一种无电阻带隙基准电压源。

本发明技术方案为：一种无电阻带隙基准电压源，包括启动电路，自偏置电流源电路，和带有PTAT失调的电压跟随器电路，其中，启动电路与自偏置电流源电路连接，带有PTAT失调的电压跟随器与自偏置电流源电路相连。

进一步的，自偏置电流源电路包括PMOS管MP1、MP2、MP3，NMOS管MN1、MN2、MN3、MN4、MN6，三极管Q1、Q2、Q3，其中，PMOS管的源极与衬底均接外部电源，NMOS管的衬底均接地，三极管的基极与集电极均接地，PMOS管MP3的栅漏短接，同时与MP1和MP2的栅极连接，PMOS管MP1、MP2、MP3的漏极分别与NMOS管MN1、MN3、MN4的漏极连接，MP3的漏极作为自偏置电流源电路的Vbias点，NMOS管MN1栅漏短接，并且与MN2和MN3的栅极连接，MN1的源极与MN2的漏极连接，NMOS管MN2的源极与三极管Q1的发射极连接，NMOS管MN3的漏极与MN4的栅极连接，同时连接MN6的栅极，NMOS管MN3的源极与三极管Q2的发射极连接，同时连接带有PTAT失调的电压跟随器的正向输入端，NMOS管MN4的源极与三极管Q3的发射极连接，MN6的源极与漏极接地。

进一步的，带有PTAT失调的电压跟随器包括NMOS管M1、M2，第一电流源、第二电流源、第三电流源和电流镜，其中，NMOS管M1与M2的栅极分别作为电压跟随器的正向与负向输入端，漏极分别与第一电流源和第二电流源正端连接，源极串联第三电流源后接地，第一电流源、第二电流源的负端分别接外部电源，正端通过电流源接地，所述第一电流源、第二电流源和第三电流源的电流大小之比为A+1：B+1：A+B，其中，A、B为常数。

进一步的，带有PTAT失调的电压跟随器包括10个PMOS管MPA1-MPA10，12个NMOS管MNA1-MNA12，其中，所有的NMOS管的衬底均接地，MPA1-MPA6的源极和衬底均接外部电源，MPA1-MPA5的栅极相互连接，并连接自偏置电流源电路的Vbias点，MPA1的漏极与MNA1的漏极连接，MNA1的源极和衬底接地，其栅漏短接，并且与MNA2、MNA4、MNA6、MNA8的栅极连接，MPA6的栅漏短接，并且连接MPA7和MPA8的栅极以及MNA2的漏极，MNA2的源极与MNA3的漏极连接，MNA3的源极接地，其栅极与MNA5、MNA7、MNA9的栅极以及MNA6的漏极连接，MPA2的漏极与MPA9的源极以及MNA10的栅极连接，MPA9的衬底与源连接，其栅极为电压跟随器的正向输入端，漏极接地电位，MPA3的漏极与MPA10的源极以及MNA11的栅极连接，MPA10的源极与衬底短接，其栅极为电压跟随器的负向输入端，漏极接地，MNA10与MNA11的源极相互连接，并且连接MNA4的漏极，MNA4的源极与MNA5的漏极连接，MNA5的源极接地，MNA10与MNA11的漏极分别连接MPA4与MPA5的漏极，MPA7与MPA8的源极与衬底短接，并分别连接MPA4与MPA5的漏极，MPA7的漏极与MNA6的漏极连接，MNA6的源极与MNA7的漏极连接，MNA7的源极接地，MPA8的漏极与MNA8的漏极连接，MNA8的漏极与MPA8的漏极连接并作为电压跟随器的输出端，MNA9的源极接地电位，MNA12的栅极连接电压跟随器的输出端，MNA12的源极与漏极均接地。

本发明的有益效果是：本发明提供的无电阻带隙基准电压源，由于电路结构没有使用电阻，因而可以和CMOS工艺相兼容，进而降低了设计的复杂度，减少了芯片的面积；此外本发明的基准电压源通过所述的自偏置电流源电路和带有PTAT失调的电压跟随器，使得基准电压在具有较低的温度系数的同时，提高了带隙基准源的电源抑制比。

附图说明

图1为本发明的无电阻带隙基准源的电路示意图。

图2为本发明的带有PTAT失调电压的跟随器的原理图。

图3为本发明的带有PTAT失调电压的跟随器的具体电路图。

图4为本发明实施例的无电阻带隙基准源温度特性的仿真示意图。

图5为本发明实施例的无电阻带隙基准源电压调整率的仿真示意图。

图6为本发明实施例的无电阻带隙基准源电源抑制比的仿真示意图。

具体实施方式

下面结合附图和具体的实施例对本发明作进一步的阐述。

如图1所示，无电阻带隙基准电压源，包括启动电路，自偏置电流源电路，和带有PTAT失调的电压跟随器电路，其中，启动电路与自偏置电流源电路连接，带有PTAT失调的电压跟随器与自偏置电流源电路相连。

这里，自偏置电流源电路如图包括PMOS管MP1、MP2、MP3，NMOS管MN1、MN2、MN3、MN4、MN6，三极管Q1、Q2、Q3，其中，PMOS管的源极与衬底均接外部电源，NMOS管的衬底均接地，三极管的基极与集电极均接地，MP3的栅漏短接，同时与MP1和MP2的栅极连接，MP1、MP2、MP3的漏极分别与MN1、MN3、MN4的漏极连接，MP3的漏极作为自偏置电流源电路的Vbias点，MN1栅漏短接，并且与MN2和MN3的栅极连接，MN1的源极与MN2的漏极连接，MN2的源极与Q1的发射极连接，MN3的漏极与MN4的栅极连接，同时连接MN6的栅极，MN3的源极与Q2的发射极连接，同时连接带有PTAT失调的电压跟随器的正向输入端，MN4的源极与Q3的发射极连接，MN6的源极与漏极接地VSS。

带有PTAT失调电压的跟随器作为折叠式cascode差分运算放大器，运算放大器是以电压跟随器方式连接，故其输出为：

V_REF=V_BE(Q)+V_OS=V_BE(Q)+L×V_PTAT    公式(2)

公式(2)的中L是与温度无关的常数，V_BE中的负温度系数项V_BE(Q)和正温度系数的V_PTAT以一定的比例叠加，温度系数相互抵消，使得V_REF电压值与温度变化无关。

启动电路包括PMOS管MPS1，NMOS管MS、MNS1，其中，MPS1的源极与衬底均接外部电源VDD，其栅极与MNS1的栅极连接，并且连接到自偏置电流源的A点，即MN1的栅极，MPS1的漏极与MNS1的漏极相连接，同时连接到MS的栅极上，MS的漏极连接到自偏置电流源电路的Vbias点，MS和MNS1的源极与衬底均接地电位VSS。

这里带有PTAT失调的电压跟随器实际上是一个折叠式cascode差分运算放大器，其最为一般的设计方案如图2所示，包括NMOS管M1、M2，电流源(A+1)I、(B+1)I、(A+B)I，与电流镜，其中，NMOS管M1与M2的栅极分别为电压跟随器的正向与负向输入端，它们的漏极分别与电源源(A+1)I和(B+1)I正端连接，源极串联电流源(A+B)I后接地VSS，电流源(A+1)I、(B+1)I的负端都接外部电源VDD，正端通过电流源接地VSS。这里(A+1)I、(B+1)I和(A+B)I指的是这三个电流源的电流大小之比为A+1：B+1：A+B，其中，A、B为常数。

电压跟随器的输入对管工作于饱和区，则输入管的栅源电压V_GS和偏置电流I_D的关系为：

$V_{\mathrm{GS}}=V_{\mathrm{TH}}+\sqrt{\frac{{2I}_D}{\mathrm{\μ}{C}_{\mathrm{OX}}(W/L)}}$ 公式(3)

公式(3)中，V_TH为MOS管的阈值电压，C_OX为栅氧化层电容，μ为MOS管载流子的迁移率，W/L为MOS管的宽长比。

由于两个输入管偏置在不同电流下，其中流过M1的电流为AI，而流过M2的电流为BI，故输入端引入的失调电压V_OS为：

$V_{\mathrm{OS}}=V_{\mathrm{IN}-}-V_{\mathrm{IN}+}=\sqrt{\frac{2\mathrm{BI}}{\mathrm{\μ}{C}_{\mathrm{OX}}{(W/L)}_{M_2}}}-\sqrt{\frac{2\mathrm{AI}}{\mathrm{\μ}{C}_{\mathrm{OX}}{(W/L)}_{M_1}}}$ 公式(4)

公式（4）中A和B均为常数。为了使电压源有比较好的线性度，要求输入管M1、M2的跨导要相等。MOS管的跨导值为

从而M1和M2需要满足以下公式：

${B(W/L)}_{M_2}=A{(W/L)}_{M_1}$ 公式(5)

这样，M1和M2有相同的跨导值公式(3)可以变换为：

$V_{\mathrm{IN}-}-V_{\mathrm{IN}+}=M\sqrt{\frac{I}{\mathrm{\μ}}}$ 公式(6)

公式(6)中， $M=\sqrt{\frac{{2B}^2}{C_{\mathrm{OX}}A{(W/L)}_{M_1}}}-\sqrt{\frac{2A}{C_{\mathrm{OX}}{(W/L)}_{M_1}}}$ 是与温度无关的量。

MOS管的载流子迁移率与温度的关系为：

$\mathrm{\μ}=\mathrm{\μ}\left(T_0\right){\left(\frac{T}{T_0}\right)}^{\mathrm{\α}}$ 公式(7)

公式(7)中，μ(T₀)表示的是T₀温度时载流子迁移率，参数α取值范围为-1.5~-2，一般取-1.5。为了保证输入端的失调电压V_OS为PTAT电压，公式(6)中的电流I与温度T需要满足如下关系：

I∝T^2+α公式(8)

由于折叠式cascode差分运算放大器的偏置电流由自偏置电流源电路提供，故要求自偏置电流源电路提供的电流也要满足公式(8)的要求。

图3是带有PTAT失调电压跟随器的一种实现方式。为了提高电源抑制比，该折叠式放大器采用cascode结构。电路中的MPA9和MPA10起到电平移位的作用。MPA1,MPA6,MNA1,MNA2和MNA3构成偏置电路，为跟随器提供偏置，MNA12等效为一个MOS电容，用来滤除噪声并稳定基准电压。

其中，MP1、MP2、MN1、MN2、MN3、Q1和Q2组成了电流发生器,MP3、MN4、Q3采样B点的电压，并通过负反馈使得A点和B点电压保持相等。电路中MN6的接法形成一个MOS电容，用来稳定环路。电路中Q1、Q2和Q3的发射极面积之比分别是N:1:1，MN1、MN2、MN3和MN4具有相同的宽长比，MP1、MP2和MP3也具有相同的宽长比，MN10和MN11的宽长比满足A(W/L)_MN10=B(W/L)_MN11。

为了方便叙述,可设(W/L)_MN1=(W/L)_MN2=(W/L)_MN3=(W/L)_MN4=(W/L)_N，(W/L)_MP1=(W/L)_MP2=(W/L)_MP3=(W/L)_P。由于MN2的V_GD>V_THN，故MN2工作于线性区。根据基尔霍夫定律：

V_GS(MN1)+V_DS(MN2)+V_EB(Q1)=V_GS(MN3)+V_EB(Q2)公式(9)

由于MN1、MN2具有相同电流密度，故V_GS(MN1)=V_GS(MN3)。Q1、Q2发射极面积之比为N:1，偏置在相同的电流下，故V_EB(Q2)-V_EB(Q1)=V_TlnN。V_T为热电压kT/q=26mv300K。从而可以得到：

V_DS(MN2)=V_EB(Q2)-V_EB(Q1)=V_TlnN    公式(10)

MN2工作于线性区，流过电流为I，可得：

I=μC_OX(W/L)_N(V_GS(MN2)-V_TH-1/2V_DS(MN2))×V_DS(MN2)公式(11)

而V_GS(MN2)=V_GS(MN1)+V_DS(MN2)，则公式(11)可以记为：

I=μC_OX(W/L)_N(V_GS(MN1)-V_TH+1/2V_DS(MN2))×V_DS(MN2)公式(12)

$V_{\mathrm{GS}\left(\mathrm{MN}1\right)}=\sqrt{\frac{2I}{\mathrm{\μ}{C}_{\mathrm{OX}}{(W/L)}_N}}+V_{\mathrm{TH}}$ 公式(13)

把公式(10)和公式(13)代入到公式(12)，可得：

$I=\mathrm{\μ}{C}_{\mathrm{OX}}{(W/L)}_N(\sqrt{\frac{2I}{\mathrm{\μ}{C}_{\mathrm{OX}}{(W/L)}_N}}+\frac{1}{2}{V}_T\ln N)V_T\ln N$ 公式(14)

从公式(14)求解出I，可得：

I=JT^2+α

其中， $J=\left[{(1+\sqrt{2})}^2{\mathrm{\μ}}_{\left(T_0\right)}{C}_{\mathrm{OX}}{(W/L)}_N{(k\ln N/q)}^2\right]/\left(2{T_0}^{\mathrm{\α}}\right)$ 是一个与温度无关的量。由于该电流源为放大器提供电流偏置，故把公式(15)代入公式(6)，可得：

${V_{\mathrm{IN}-}-V}_{\mathrm{IN}+}=M\sqrt{J\frac{{T_0}^{\mathrm{\α}}}{\mathrm{\μ}\left(T_0\right)}}T$ 公式(16)

从公式(16)可以看出引入的失调电压为PTAT电压，再把公式(16)代入公式(2)，可得：

${V_{\mathrm{REF}}=V}_{\mathrm{EB}}+M\sqrt{J\frac{{T_0}^{\mathrm{\α}}}{\mathrm{\μ}\left(T_0\right)}}T$ 公式(17)

其中 $M\sqrt{J\frac{{T_0}^{\mathrm{\α}}}{\mathrm{\μ}\left(T_0\right)}}=\frac{{(1+\sqrt{2})}^2}{2}\frac{k\ln N}{q}(\sqrt{\frac{B^2}{A}}-\sqrt{A})\sqrt{\frac{{(W/L)}_N}{{(W/L)}_{M_1}}}$ 是一个与温度无关的量，通过恰当设计(W/L)_N、

A和B这几个变量，可以使得正温度系数项和V_EB中的负温度系数项抵消，从而使得基准电压在一定的温度范围内具有很好的温度特性。

图1中，自偏置电流源电路中MP3、MN4、Q3采样B点的电压，并通过负反馈环路调节使得A点和B点电压保持相等，从而抑制了MOS管沟道长度调制效应。所以对于MOS管而言，长的沟道长度并不是必要的，从而可以减小芯片的版图面积。电路中的负反馈环路增益和主极点分别为：

$T_0\≈{\left(\frac{g_{\mathrm{mN}}}{1+g_{\mathrm{mN}}/g_{\mathrm{mQ}}}\right)}^2{R}_{\mathrm{ON}\left(\mathrm{MN}2\right)}\left[(\frac{g_{\mathrm{MN}}}{g_{\mathrm{mQ}}}{r}_{\mathrm{oN}}+\frac{1}{g_{\mathrm{mQ}}}+r_{\mathrm{oN}})\right|\left|r_{\mathrm{oP}}\right]$ 公式(18)

$P_{\mathrm{do}\min \mathrm{ant}}=\frac{1}{2\mathrm{\π}[\frac{g_{\mathrm{mN}}}{g_{\mathrm{mQ}}}{r}_{\mathrm{oN}}+\frac{1}{g_{\mathrm{mQ}}}+r_{\mathrm{oN}}|\left|r_{\mathrm{oP}}\right]C_{\mathrm{MN}6}}$ 公式(19)

公式中g_mN和g_mQ分别是NMOSFET和BJT的跨导；r_oN和r_oP分别是NMOSFET和PMOSFET的输出电阻；C_MN6是MN6等效的MOS电容；R_ON(MN2)是MN2的导通电阻。

可以看出，本发明所述的带隙基准电压源包括3部分：启动电路、自偏置电流源电路和带有PTAT失调的电压跟随器。基准电压V_REF即是C点的电压V_EB和放大器引入失调电压V_OS之和。由于电流源是自偏置的，存在零电流状态，会影响电路的正常工作，故需要启动电路来摆脱零电流状态。当电路处于零电流状态时，MP1、MP2和MP3的栅极电位为高电位，MN1、MN2和MN3的栅极电位为低电位。这将使得MNS1和MPS1组成的反相器输出为高电位，MS导通，把MP1、MP2和MP3的栅极电位拉低，电路中开始有电流流过，电路摆脱零电流状态。电路正常工作以后，A点的电位将使得反向器输出为低电位，MS截止，启动电路不再影响主体电路的正常工作。

温度特性的仿真波形如图4所示。带隙基准电压源工作于3.6v的电源电压下，常温下的基准电压值为1.2256V。在-40℃到155℃的温度范围内，基准电压值只变化了0.28%，其温度系数为14.3ppm/℃。

电压调整率的仿真波形如图5所示。带隙基准电压源的工作电压从2.7v变化到5v，其基准电压值变化仅为4.51mv，故其线电压调整率为1.96mv/v。

带隙基准源的电源抑制比的仿真波形如图6所示。本发明的带隙基准电压源通过自偏置电流源电路和折叠式cascode差分放大器，提高了带隙基准电压源的电源抑制比。1kHz频率处，带隙基准电压源的电源抑制比达到57dB；10kHz频率处,带隙基准电压源的电源抑制比达到43.5dB。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (4)

1.一种无电阻带隙基准电压源，其特征在于，包括启动电路，自偏置电流源电路和带有PTAT失调的电压跟随器，其中，启动电路与自偏置电流源电路连接，带有PTAT失调的电压跟随器与自偏置电流源电路相连，

所述的自偏置电流源电路包括PMOS管MP1、MP2、MP3，NMOS管MN1、MN2、MN3、MN4、MN6，三极管Q1、Q2、Q3，其中，PMOS管的源极与衬底均接外部电源，NMOS管的衬底均接地，三极管的基极与集电极均接地，MP3的栅漏短接，同时与MP1和MP2的栅极连接，MP1、MP2、MP3的漏极分别与MN1、MN3、MN4的漏极连接，MP3的漏极作为自偏置电流源电路的Vbias点，MN1栅漏短接，并且与MN2和MN3的栅极连接，MN1的源极与MN2的漏极连接，MN2的源极与Q1的发射极连接，MN3的漏极与MN4的栅极连接，同时连接MN6的栅极，MN3的源极与Q2的发射极连接，同时连接带有PTAT失调的电压跟随器的正向输入端，MN4的源极与Q3的发射极连接，MN6的源极与漏极接地。

2.根据权利要求1所述的无电阻带隙基准电压源，其特征在于，所述的带有PTAT失调的电压跟随器包括NMOS管M1、M2，第一电流源、第二电流源、第三电流源和电流镜，其中，NMOS管M1与M2的栅极分别作为电压跟随器的正向与负向输入端，漏极分别与第一电流源和第二电流源正端连接，源极串联第三电流源后接地，第一电流源、第二电流源的负端分别接外部电源，正端通过电流镜接地，所述第一电流源、第二电流源和第三电流源的电流大小之比为A+1：B+1：A+B，其中，A、B为常数。

3.根据权利要求1所述的无电阻带隙基准电压源，其特征在于，所述的带有PTAT失调的电压跟随器包括10个PMOS管MPA1-MPA10，12个NMOS管MNA1-MNA12，其中，所有的NMOS管的衬底均接地，MPA1-MPA6的源极和衬底均接外部电源，MPA1-MPA5的栅极相互连接，并连接自偏置电流源电路的Vbias点，MPA1的漏极与MNA1的漏极连接，MNA1的源极和衬底接地，其栅漏短接，并且与MNA2、MNA4、MNA6、MNA8的栅极连接，MPA6的栅漏短接，并且连接MPA7和MPA8的栅极以及MNA2的漏极，MNA2的源极与MNA3的漏极连接，MNA3的源极接地，其栅极与MNA5、MNA7、MNA9的栅极以及MNA6的漏极连接，MPA2的漏极与MPA9的源极以及MNA10的栅极连接，MPA9的衬底与源连接，其栅极为电压跟随器的正向输入端，漏极接地电位，MPA3的漏极与MPA10的源极以及MNA11的栅极连接，MPA10的源极与衬底短接，其栅极为电压跟随器的负向输入端，漏极接地，MNA10与MNA11的源极相互连接，并且连接MNA4的漏极，MNA4的源极与MNA5的漏极连接，MNA5的源极接地，MNA10与MNA11的漏极分别连接MPA4与MPA5的漏极，MPA7与MPA8的源极与衬底短接，并分别连接MPA4与MPA5的漏极，MPA7的漏极与MNA6的漏极连接，MNA6的源极与MNA7的漏极连接，MNA7的源极接地，MPA8的漏极与MNA8的漏极连接，MNA8的漏极与MPA8的漏极连接并作为电压跟随器的输出端，MNA9的源极接地电位，MNA12的栅极连接电压跟随器的输出端，MNA12的源极与漏极均接地。

4.根据权利要求1至3所述的任一无电阻带隙基准电压源，其特征在于，所述的启动电路包括PMOS管MPS1，NMOS管MS、MNS1，其中，MPS1的源极与衬底均接外部电源VDD，其栅极与MNS1的栅极连接，并且连接到NMOS管MN1的栅极，MPS1的漏极与MNS1的漏极相连接，同时连接到MS的栅极上，MS的漏极连接到自偏置电流源电路的Vbias点，MS和MNS1的源极与衬底均接地电位。

Images