CN104516391A - 一种低功耗低温漂的cmos基准电压源 - Google Patents

Abstract

本发明公开了一种低功耗低温漂的CMOS基准电压源，包括：启动电路、偏置电压产生电路、主偏置电流产生电路与基准电压产生电路；其中，所述启动电路、偏置电压产生电路、主偏置电流产生电路与基准电压产生电路的直流输入端均与直流电源VDD相连；所述启动电路与偏置电压产生电路均与主偏置电流产生电路相连，该主偏置电流产生电路与基准电压产生电路相连，由该基准电压产生电路输出低功耗低温漂的基准电压Vref。本发明公开的CMOS基准电压源在CMOS工艺上易于实现，具有良好的兼容性，且可在低电压下实现低功耗低温漂的基准电压。

Description

一种低功耗低温漂的CMOS基准电压源

技术领域

本发明涉及数模混合集成电路以及射频集成电路技术领域，尤其涉及一种低功耗低温漂的CMOS基准电压源。

背景技术

基准电压源广泛应用于模拟、混合信号集成电路与系统级芯片中，用于提供适当的偏置电压或参考电压，其性能好坏直接影响着系统的性能。如运算放大器(Op-Amp)、模数转换器(ADC)、数模转换器(DAC)、低压降线性稳压器(LDO)、压控振荡器(VCO)和锁相环(PLL)及时钟数据恢复(CDR)等电路，都需要输出不随温度、电源电压变化的精确而稳定的基准电压。在集成电路中，有三种常用的基准电压源：掩埋齐纳(Zener)基准电压源、XFET基准电压源和带隙(Bandgap)基准电压源。

随着片上系统(SOC)的快速发展，系统要求模拟集成模块能够兼容标准CMOS工艺；在SOC上，数字集成模块的噪声容易通过电源和地耦合到模拟集成模块，这就要求模拟集成模块具有良好的电源噪声抑制能力。随着I C设计不断向深亚微米工艺发展，要求模拟集成电路的电源电压能够降至1V甚至更低电压，同时移动电子设备的逐渐增多，需要模拟集成模块具有较低的功耗。

尽管掩埋齐纳基准电压源和XFET基准电压源的温度稳定性非常好，但是它们的制造流程都不能兼容标准CMOS工艺，而且掩埋齐纳基准电压源的输出一般大于5V。相比之下，目前最常用的是带隙基准电压源。

图1所示是传统带隙基准电压源，由CMOS运算放大器、二极管和电阻构成，特点是没有使用BJT管，可以兼容CMOS工艺。当二极管的正向偏压远大于热电压时，二极管的I-V关系可以写成：

$\begin{array}{c}I=I_s\·(e^{q\·V_f/k\·T}-1)\\ \≈I_s\·e^{q\·V_f/k\·T}\\ =I_s\·e^{V_f/V_T}\end{array}---\left(1\right)$

其中，I是流过二极管上的电流，I_s是饱和电流，q是单位电荷，k是玻尔兹曼常数，T是绝对温度，V_T＝k·T/q表示热电压；V_f是二极管的正向偏压，可以根据式(1)表示成：

$V_f=V_T\ln \frac{I}{I_s}---\left(2\right)$

传统带隙基准电路里运放的一对输入电压V_a和V_b通过反馈控制被认为相等，即V_a＝V_b。根据式(2)，二极管D1的正向偏压V_f1和N个二极管并联组成的D2正向偏压V_f2之间的电压差可以表示成：

${\mathrm{dV}}_f=V_{f1}-V_{f2}=V_T\ln (\frac{I_1}{I_2}\·\frac{I_{s2}}{I_{s1}})=V_T\ln (\frac{R_2}{R_1}\·N)---\left(3\right)$

其中，I₁,I₂和分别是流过二极管D1和D2所在支路的电流，I_s1,I_s2分别是二极管D1和D2的饱和电流。根据式(3)，输出基准电压可以表示为：

$V_{\mathrm{ref}}=V_{f1}+\frac{R_2}{R_3}{\mathrm{dV}}_f=V_{f1}+\frac{R_2}{R_3}{V}_T\ln (\frac{R_2}{R_1}\·N)---\left(4\right)$

将式(4)两边分别对温度T求偏导，可得：

$\frac{{\∂V}_{\mathrm{ref}}}{\∂T}=\frac{{\∂V}_{f1}}{\∂T}+\frac{R_2}{R_3}\ln (\frac{R_2}{R_1}\·N)\·\frac{{\∂V}_T}{\∂T}---\left(5\right)$

在室温下，V_f1≈750mV时， $\frac{{\∂V}_{f1}}{\∂T}\≈-1.5\mathrm{mV}/K,$ $\frac{{\∂V}_T}{\∂T}\≈+0.087\mathrm{mV}/K,$ 令 $\frac{{\∂V}_{\mathrm{ref}}}{\∂T}=0,$ 可得：

$\frac{R_2}{R_3}\ln (\frac{R_2}{R_1}\·N)\≈17.2---\left(6\right)$

将式(6)代入式(4)可得：

V_ref≈V_f1+17.2V_T≈1.25V≡V_{ref_conv}   (7)

显然，传统带隙基准电压源的输出电压基本恒定在1.25V左右，使得电源电压Vcc不能低于1.25V，无法满足当前低电压低功耗的设计要求。

图2是现有技术中一种利用电阻分压技术的经典改进型带隙基准电压源。该带隙基准电压可表示为：

$V_{\mathrm{ref}}=R_4(\frac{V_{f1}}{R_2}+\frac{{\mathrm{dV}}_f}{R_3})\≡V_{\mathrm{ref}\_\mathrm{Banba}}---\left(8\right)$

如果式(8)中的电阻值R2、R3和二极管参数V_f1、dV_f与式(4)中的对应一样，那么该带隙基准电压和传统结构的带隙基准电压之间的关系可表示为：

$V_{\mathrm{ref}\_\mathrm{Banba}}=\frac{R_4}{R_2}(V_{f1}+\frac{R_2}{R_3}{\mathrm{dV}}_f)=\frac{R_4}{R_2}{V}_{\mathrm{ref}\_\mathrm{conv}}---\left(9\right)$

式(9)表明，该带隙基准电压源可以通过改变电阻比值R₄/R₂，使得输出基准电压值不再局限在传统的1.25V左右。由于晶体管P1、P2和P3工作在饱和区，P1、P2和P3的漏源电压会随着P1、P2和P3的漏电流减小而变小，所以当输出基准电压低于V_f时，其电源电压V_CC理论上可以降到V_f；但实际上其所用工艺中增强型NMOS管的阈值电压(V_thn＝+0.7V)超过二极管正向偏压V_f，为此，该带隙基准电压源中运放输入采用了较低阈值电压的本征NMOS晶体管(V_thi＝-0.2V)，实际可达到的最低电源电压为2.1V，而且该带隙基准电压源的温度系数较高(±59ppm/℃)。

图3是现有技术中一种电源电压1V左右的基于图2所示结构改进的带隙基准电压源采用诸多技术来改善运放较低输入共模电平问题，如源极-衬底正向偏置技术和直流电平转换电流镜像技术，而且采用自偏置技术来偏置运算放大器。该带隙基准电压可表示为：

$V_{\mathrm{ref}}=\frac{R_3}{R_2}[V_{\mathrm{EB}2}+\left(\frac{R_2}{R_1}\ln N\right)\·V_T]\≡V_{\mathrm{ref}\_\mathrm{Leung}}---\left(10\right)$

比较式(9)和式(10)，两个带隙基准电压源原理上是一样的，通过电阻分压(R₃/R₂)技术来降低基准电压的。当电阻R_2B1和R_2B2(或R_2A1和R_2A2)上的电压之和等于BJT管Q2上的压降V_EB2时，节点N1和N2上的电压等于(R_2B2/(R_2B1+R_2B2))·V_EB2，所以图3所示带隙基准电压源的最低工作电源电压为：

$V_{s\left(\min \right)}=\left(\frac{R_{2B2}}{R_{2B1}+R_{2B2}}\right)\·V_{\mathrm{EB}2}+\left|V_{\mathrm{thp}}\right|+2\left|V_{\mathrm{DS}\left(\mathrm{sat}\right)}\right|---\left(11\right)$

当节点N1和N2上的电压(R_2B2/(R_2B1+R_2B2))·V_EB2较小时，其最低工作电源电压V_s(min)将变小。因此，在保持和图2所示带隙基准电压源相同总电阻值的前提下，图3所示带隙基准电压源可以在任何CMOS工艺上实现低压带隙基准电压源，且不需要采用低阈值电压器件，而且可以通过同时调整电阻R_2A1和R_2B1实现调整电阻比例(R₂/R₁)来获得较低的温度系数(15ppm/℃)；但是，图3所示带隙基准电压源的温度系数实际只考虑了单边温度变化的影响(0℃～100℃)，尤其在低温下，该带隙基准电压源中采用的运算放大器由于阈值电压升高将无法工作在高增益区，输出基准电压会迅速下降，温度系数进而恶化(上升到62ppm/℃)，而且该运算放大器采用寄生BJT管进行直流电平转换等电路结构，不可避免存在失调等问题，增加整体功耗(18uAVDD＝1.5V)。

图4是现有技术中一种采用电压自动调节技术抑制电源噪声的高PSRR的CMOS带隙基准电压源，包括电压自动调节电路和基准产生器两部分。该电压自动调节技术的主要组成部分是一个低阻抗接地支路(LIB)，包括PMOS管PMS3和NMOS管NMS2、NMS3，通过检测电压V_REG的变化并反馈电流进入PMOS管PMS2来减小电压V_REG上的波动，LIB的接地阻抗越小，电源噪声的抑制能力越强，该电压自动调节电路的PSRR可表示为：

$\mathrm{PSRR}=-201g\frac{{\mathrm{\υ}}_{\mathrm{dd}}}{{\mathrm{\υ}}_{\mathrm{reg}}}\≈-201g(\frac{g_{m\_\mathrm{PMS}3}\·g_{m\_\mathrm{NMS}3}}{g_{\mathrm{ds}\_\mathrm{PMS}3}\·g_{\mathrm{ds}\_\mathrm{PMS}2}}+1)---\left(12\right)$

其中，υ_dd和υ_reg分别为电源电压VDD和电压V_REG上的波动，g_{m_PMS3}和g_{m_NMS3}分别为PMOS管PMS3和NMOS管NMS2的跨导，g_{ds_PMS3}和g_{ds_PMS2}分别为PMOS管PMS3和PMS2的漏源跨导。因为饱和区MOS管的g_m远大于g_ds，所以可以通过对PMOS管PMS2和PMS3采用长沟道设计来获得高PSRR。该基准产生器采用的是共源共栅结构，进一步改善整个带隙基准电压源的PSRR(-115dBDC，-90dB10MHz)，该带隙基准电压表达式为：

$V_{\mathrm{BG}}=V_{\mathrm{BE}3}+M\frac{R_4}{R_3}{V}_T\ln N---\left(13\right)$

其中，M是PMOS管PM3和PM2的宽长比之比，N是BJT管Q2和Q1的发射结面积之比，V_BE3是BJT管Q3上的正向偏置电压。通过选择合适的电阻比R₄/R₃以及M与N的值，该带隙基准电压源可以获得较低的温度系数(11.6ppm/℃，-40/℃～125/℃)。但是其共源共栅结构以及电压自动调节技术，限制了该带隙基准电压源的低压低功耗应用。

发明内容

本发明的目的是提供一种低功耗低温漂的CMOS基准电压源，在CMOS工艺上易于实现，具有良好的兼容性，且可在低电压下实现低功耗低温漂的基准电压。

本发明的目的是通过以下技术方案实现的：

一种低功耗低温漂的CMOS基准电压源，包括：启动电路、偏置电压产生电路、主偏置电流产生电路与基准电压产生电路；

其中，所述启动电路、偏置电压产生电路、主偏置电流产生电路与基准电压产生电路的直流输入端均与直流电源VDD相连；所述启动电路与偏置电压产生电路均与主偏置电流产生电路相连，该主偏置电流产生电路与基准电压产生电路相连，由该基准电压产生电路输出低功耗低温漂的基准电压Vref。

进一步的，所述启动电路与偏置电压产生电路均与主偏置电流产生电路相连，该主偏置电流产生电路与基准电压产生电路相连，由该基准电压产生电路输出低功耗低温漂的基准电压Vref包括：

启动电路的输出端与主偏置电流产生电路的第一输入端相连，且该启动电路的输入端与该主偏置电流产生电路的第一输出端相连；

偏置电压产生电路的输出端与主偏置电流产生电路的第二输入端相连；

主偏置电流产生电路的第二与第三输出端分别对应的与基准电压产生电路的第一与第二输入端相连；由该基准电压产生电路的输出端输出基准电压Vref。

进一步的，所述启动电路包括：PMOS管PM1和NMOS管NM1与NM2；其中，PM1的源极作为启动电路的直流输入端连接电源VDD，PM1的漏极分别与NM1的栅极和NM2的漏极相连；NM1的漏极作为启动电路的输出端与主偏置电流产生电路的第一输入端相连；NM2的栅极作为启动电路的输入端与主偏置电流产生电路的第一输出端相连；PM1的栅极、NM1的源极以及NM2的源极分别接地；

偏置电压产生电路包括：4个PMOS管PM2、PM3、PM4和PM5；其中，PM2的源极作为偏置电压产生电路的直流输入端连接直流电源VDD；PM2的栅极和漏极以及PM3的源极共接在一起，PM3的栅极和漏极以及PM4的源极共接在一起，PM4的栅极和漏极以及PM5的源极共接在一起作为偏置电压产生电路的输出端与主偏置电流产生电路的第二输入端相连，PM5的栅极和漏极接地；

主偏置电流产生电路包括：4个PMOS管PM6、PM7、PM8和PM9，2个NMOS管NM3和NM4，以及电阻R1；其中，PM6和PM7的源极相连并作为主偏置电流产生电路的直流输入端连接直流电源VDD；PM6的漏极与PM8的源极相连，PM7的漏极与PM9的源极相连，PM6的栅极、PM7的栅极、PM9的漏极以及NM4的漏极共接在一起，作为主偏置电流产生电路的第一输入端与启动电路的输出端相连，且在正常启动工作后，作为主偏置电流产生电路的第二输出端与基准电压产生电路的第一输入端相连；PM8和PM9的栅极共接在一起，作为主偏置电流产生电路的第二输入端与偏置电压产生电路的输出端相连，且作为主偏置电流产生电路的第三输出端与基准电压产生电路的第二输入端相连；PM8的漏极与电阻R1的一端以及NM3的栅极共接在一起，作为主偏置电流产生电路的第一输出端与到启动电路的输入端相连；NM3的漏极和电阻R1的另一端以及NM4的栅极共接在一起，NM3和NM4的源极分别接地；

基准电压产生电路包括：PMOS管PM10与PM11、NMOS管NM5以及电阻R2与R3；其中，PM10的源极作为基准电压产生电路的直流输入端连接直流电源VDD；PM10和PM11的栅极分别作为基准电压产生电路的第一输入端和第二输入端分别对应的与主偏置电流产生电路的第二输出端和第三输出端相连；PM10的漏极与PM11的源极相连，PM11的漏极分别连接电阻R2和电阻R3的一端，并作为基准电压产生电路的输出端，输出基准电压Vref；电阻R2的另一端连接NM5的漏极，电阻R3的另一端接地；NM5的栅极与NM5的漏极共接，NM5的源极接地。

由上述本发明提供的技术方案可以看出，该方案不包含双极型晶体管，易于CMOS工艺实现；通过调整基准电压产生电路中电阻比值可以获得较低的基准电压；偏置电压产生电路、主偏置电流产生电路和基准电压产生电路中的核心MOS管均工作在弱反型区，它们所需的电压余度和功耗都较小，同时启动电路功耗可忽略不计，使得整体电路可实现低压低功耗设计；利用主偏置电流产生电路产生的PTAT电流和基准电压产生电路中弱反型MOS管栅源电压的负温度特性进行温度补偿，不存在采用放大器所引起的失调和补偿缺陷问题，可以获得低温度系数的基准电压。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。

图1为背景技术提供的传统带隙基准电压源的电路图；

图2为背景技术提供的一种利用电阻分压技术的经典改进型带隙基准电压源的电路图；

图3为背景技术提供的一种可工作于1V左右的带隙基准电压源的电路图；

图4为背景技术提供的一种采用电压自动调节技术抑制电源噪声的高PSRR的CMOS带隙基准电压源的结构示意图；

图5为本发明实施例提供的一种低功耗低温漂的CMOS基准电压源的结构示意图；

图6为本发明实施例中提供的一种低功耗低温漂的CMOS基准电压源的电路结构示意图；

图7为本发明实施例提供的在不同温度下的输出基准电压值变化曲线图；

图8为本发明实施例提供的在不同电源电压下的输出基准电压值变化曲线图。

具体实施方式

下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明的保护范围。

实施例

图5为本发明实施例提供的一种低功耗低温漂的CMOS基准电压源的结构示意图。如图5所示，其主要包括：

启动电路1、偏置电压产生电路2、主偏置电流产生电路3与基准电压产生电路4；

其中，所述启动电路1、偏置电压产生电路2、主偏置电流产生电路3与基准电压产生电路4的直流输入端均与直流电源VDD相连；所述启动电路1与偏置电压产生电路2均与主偏置电流产生电路3相连，该主偏置电流产生电路3与基准电压产生电路4相连，由该基准电压产生电路4输出低功耗低温漂的基准电压Vref。具体来说：启动电路1保证整个基准电压源电路在直流电源接通后能够快速稳定地进入正常工作状态，同时在启动整个电路后自动断开，不再对整体电路产生任何影响，且自身功耗可忽略不计；偏置电压产生电路2产生低功耗的且大小合适的偏置电压提供给主偏置电流产生电路3；主偏置电流产生电路3中采用的低压共源共栅电流镜电路结构；主偏置电流产生电路3产生一个与绝对温度成正比(PTAT)的小电流，镜像给基准电压产生电路4；基准电压产生电路4利用主偏置电流产生电路3产生的PTAT电流和弱反型MOS管栅源电压的负温度特性进行温度补偿，在较低电源电压下产生一个低功耗低温漂的基准电压Vref。

进一步的，所述启动电路1与偏置电压产生电路2均与主偏置电流产生电路3相连，该主偏置电流产生电路3与基准电压产生电路4相连，由该基准电压产生电路4输出低功耗低温漂的基准电压Vref包括：

启动电路1的输出端与主偏置电流产生电路3的第一输入端相连，且该启动电路1的输入端与该主偏置电流产生电路3的第一输出端相连；

偏置电压产生电路2的输出端与主偏置电流产生电路3的第二输入端相连；

主偏置电流产生电路3的第二与第三输出端分别对应的与基准电压产生电路4的第一与第二输入端相连；由该基准电压产生电路4的输出端输出基准电压Vref。

为便于理解，下面结合附图6对上述四个电路做进一步介绍。

图6为本发明实施例中提供的一种低功耗低温漂的CMOS基准电压源的电路结构示意图；具体来说：

所述启动电路1包括：PMOS管PM1和NMOS管NM1与NM2；其中，PM1的源极作为启动电路1的直流输入端连接电源VDD，PM1的漏极分别与NM1的栅极和NM2的漏极相连；NM1的漏极作为启动电路1的输出端与主偏置电流产生电路3的第一输入端相连；NM2的栅极作为启动电路1的输入端与主偏置电流产生电路3的第一输出端相连；PM1的栅极、NM1的源极以及NM2的源极分别接地；

偏置电压产生电路2包括：4个PMOS管PM2、PM3、PM4和PM5；其中，PM2的源极作为偏置电压产生电路2的直流输入端连接直流电源VDD；PM2的栅极和漏极以及PM3的源极共接在一起，PM3的栅极和漏极以及PM4的源极共接在一起，PM4的栅极和漏极以及PM5的源极共接在一起作为偏置电压产生电路2的输出端与主偏置电流产生电路3的第二输入端相连，PM5的栅极和漏极接地；

主偏置电流产生电路3包括：4个PMOS管PM6、PM7、PM8和PM9，2个NMOS管NM3和NM4，以及电阻R1；其中，PM6和PM7的源极相连并作为主偏置电流产生电路3的直流输入端连接直流电源VDD；PM6的漏极与PM8的源极相连，PM7的漏极与PM9的源极相连，PM6的栅极、PM7的栅极、PM9的漏极以及NM4的漏极共接在一起，作为主偏置电流产生电路3的第一输入端与启动电路1的输出端相连，且在正常启动工作后，作为主偏置电流产生电路3的第二输出端与基准电压产生电路4的第一输入端相连；PM8和PM9的栅极共接在一起，作为主偏置电流产生电路3的第二输入端与偏置电压产生电路2的输出端相连，且作为主偏置电流产生电路3的第三输出端与基准电压产生电路4的第二输入端相连；PM8的漏极与电阻R1的一端以及NM3的栅极共接在一起，作为主偏置电流产生电路3的第一输出端与到启动电路1的输入端相连；NM3的漏极和电阻R1的另一端以及NM4的栅极共接在一起，NM3和NM4的源极分别接地；

基准电压产生电路4包括：PMOS管PM10与PM11、NMOS管NM5以及电阻R2与R3；其中，PM10的源极作为基准电压产生电路4的直流输入端连接直流电源VDD；PM10和PM11的栅极分别作为基准电压产生电路4的第一输入端和第二输入端分别对应的与主偏置电流产生电路3的第二输出端和第三输出端相连；PM10的漏极与PM11的源极相连，PM11的漏极分别连接电阻R2和电阻R3的一端，并作为基准电压产生电路4的输出端，输出基准电压Vref；电阻R2的另一端连接NM5的漏极，电阻R3的另一端接地；NM5的栅极与NM5的漏极共接，NM5的源极接地。

上述电路工作过程如下：当接通直流电源VDD后，启动电路1率先工作，PMOS管PM1处于导通状态，拉高了NMOS管NM1的栅极电压，使得NMOS管NM1开始导通，此时NMOS管NM2由于栅极电压还是低电平一直处于截止状态，随着NMOS管NM1的开始导通，NMOS管NM1的漏极电压开始下降，即PMOS管PM6和PM7的栅极电压开始下降，PMOS管PM6和PM7开始导通并产生电流，让主偏置电流产生电路3脱离零稳态开始正常工作；在这过程中，NMOS管NM3的栅极电压开始上升，即NMOS管NM2的栅极电压开始上升，NMOS管NM2开始导通，使得NMOS管NM2的漏极电压开始下降，即NMOS管NM1的栅极电压开始下降，使得NMOS管NM1开始截止；最后，NMOS管NM2导通，NMOS管NM1截止，使得启动电路1对主偏置电流产生电路3和基准电压产生电路4都没有任何影响；在稳定后，启动电路1上只有PMOS管PM1和NMOS管NM2处于导通状态，通过调节PMOS管PM1和NMOS管NM2的尺寸，启动电路1的功耗可以忽略不计。偏置电压产生电路2中利用4个二极管连接的PMOS管(PM2、PM3、PM4和PM5)来产生偏置电压，其中PMOS管PM4的栅(漏)极电压输出作为主偏置电流产生电路3中PMOS管PM8和PM9的栅极偏置电压。主偏置电流产生电路3中所有晶体管均采用相对较长沟道，同时采用共源共栅输出结构，有效减小了沟道长度调制效应和输出负载的影响，并且NMOS管NM3、NM4的源端和衬底分别相连消除了体效应的影响，主偏置电流产生电路3产生具有正温度相关的电流，由PMOS管PM10和PM11镜像电流到基准电压产生电路4，在电阻R2上产生正温度系数的电压，与处于弱反型的NMOS管NM5具有的负温度系数的栅源电压(漏源电压)进行温度补偿，得到低温度系数的输出基准电压。电阻R3的目的是为了让基准电压输出值可调整到1V以下，适合较低基准电压的应用。

上述电路的工作原理如下：本发明所提供的电路中不包含双极型晶体管，易于CMOS工艺实现；通过调整基准电压产生电路4中电阻比值可以获得较低的基准电压；偏置电压产生电路2、主偏置电流产生电路3和基准电压产生电路4中的核心MOS管均工作在弱反型区，它们所需的电压余度和功耗都较小，同时启动电路1功耗可忽略不计，使得整体电路可实现低压低功耗设计；利用主偏置电流产生电路3产生的PTAT电流和基准电压产生电路4中弱反型MOS管栅源电压的负温度特性进行温度补偿，不存在采用放大器所引起的失调和补偿缺陷问题，可以获得低温度系数的基准电压。通过上述电路结构，本发明的CMOS基准电源可在低电压下实现低功耗低温漂的基准电压。

在弱反型区，MOS管的I-V特性和BJT管的特性相似，弱反型MOS管的漏极电流可以表示为：

$I_D=I_{D0}\·\frac{W}{L}\·e^{q(V_{\mathrm{GS}}-V_{\mathrm{th}})/\left(\mathrm{nkT}\right)}---\left(14\right)$

其中,I_D0为产生电流，为MOS管的宽长比，q是单位电荷，n是斜率因子，k是玻尔兹曼常数，T是绝对温度，V_GS是MOS管的栅源电压，V_th是MOS管的阈值电压。从式(14)中我们可以得到，在给定漏极电流下，弱反型MOS管的栅源电压可以表示为：

$V_{\mathrm{GS}}=\frac{\mathrm{nkT}}{q}\ln \frac{I_D}{I_{D0}\·W/L}+V_{\mathrm{th}}---\left(15\right)$

式(15)中V_th可以表示为：

$V_{\mathrm{th}}=-V_{\mathrm{ms}}-2V_{\mathrm{fp}}+\frac{{Q^{\′}}_{b0}-{Q^{\′}}_{\mathrm{ss}}}{{C^{\′}}_{\mathrm{ox}}}---\left(16\right)$

其中，Q'_ss指表面态电荷，是个常数，C'_ox是单位面积的栅氧化层电容，

$V_{\mathrm{ms}}=V_G-V_{\mathrm{fp}}=\frac{\mathrm{kT}}{q}\ln \frac{N_{D,\mathrm{poly}}}{n_i}-V_{\mathrm{fp}}---\left(17\right)$

$V_{\mathrm{fp}}=-\frac{\mathrm{kT}}{q}\ln \frac{N_A}{n_i}---\left(18\right)$

${Q^{\′}}_{b0}=\sqrt{2q{N}_A{\mathrm{\ϵ}}_{\mathrm{si}}|-2V_{\mathrm{fp}}|}---\left(19\right)$

将式(17)～(19)代入式(16)可得：

$V_{\mathrm{th}}=-\frac{\mathrm{kT}}{q}\ln \frac{N_{D,\mathrm{poly}}}{N_A}+\frac{2\sqrt{\mathrm{kT}{N}_A{\mathrm{\ϵ}}_{\mathrm{si}}\ln \frac{N_A}{n_i}}-{Q^{\′}}_{\mathrm{ss}}}{{C^{\′}}_{\mathrm{ox}}}---\left(20\right)$

其中，N_D,poly指的是n+掺杂多晶硅栅里施主原子的掺杂浓度，N_A指的是衬底里受主原子的掺杂浓度，n_i指的是本征载流子浓度，ε_si是硅的相对介电常数。

再将式(20)代入式(15)，弱反型MOS管的栅源电压可表示为：

$V_{\mathrm{GS}}=\frac{\mathrm{nkT}}{q}\ln \frac{I_D}{I_{D0}\·W/L}-\frac{\mathrm{kT}}{q}\ln \frac{N_{D,\mathrm{poly}}}{N_A}+\frac{2\sqrt{\mathrm{kT}{N}_A{\mathrm{\ϵ}}_{\mathrm{si}}\ln \frac{N_A}{n_i}}-{Q^{\′}}_{\mathrm{ss}}}{{C^{\′}}_{\mathrm{ox}}}---\left(21\right)$

将式(21)两边分别对绝对温度T求偏导，可得：

$\begin{array}{c}\frac{{\∂V}_{\mathrm{GS}}}{\∂T}=\frac{\mathrm{nk}}{q}\ln \frac{I_D}{I_{D0}\·W/L}-\frac{k}{q}\ln \frac{N_{D,\mathrm{poly}}}{N_A}+\frac{2\sqrt{\mathrm{kT}{N}_A{\mathrm{\ϵ}}_{\mathrm{si}}\ln \frac{N_A}{n_i}}}{{C^{\′}}_{\mathrm{ox}}\·2T}\\ \≈\frac{\mathrm{nk}}{q}\ln \frac{I_D}{I_{D0}\·W/L}-\frac{k}{q}\ln \frac{N_{D,\mathrm{poly}}}{N_A}\\ =-\frac{k}{q}\ln \frac{N_{D,\mathrm{poly}}\·{(I_{D0}\·W/L)}^n}{N_A\·{\left(I_D\right)}^n}\end{array}---\left(22\right)$

从式(22)可以看出弱反型MOS管的V_GS显示的是负温度相关特性。

因此我们只要再产生一个正温度相关的电压与之相互补偿，就可以得到一个低温度系数的基准电压，这个正温度系数的电压可以通过产生一个正温度相关电流并让它流过一个电阻来产生。

本发明实施例中，主偏置电流产生电路3由PMOS管PM6、PM7、PM8、PM9和NMOS管NM3、NM4以及电阻R1构成，产生所需的正温度相关电流。NMOS管NM3的宽长比是(W/L)₃，NMOS管NM4的宽长比是(W/L)₄，NMOS管NM4与NM3的宽长比之比为M，NMOS管NM3的栅源电压和漏极电压以及阈值电压分别为V_GS3和V_DS3以及V_th3，NMOS管NM4的栅源电压和阈值电压分别为V_GS4和V_th4，流过PMOS管PM6、PM8和电路R1及NMOS管NM3所在支路的电流为I，流过PMOS管PM7和PM9及NMOS管NM4所在支路的电流为I_PTAT，流过PMOS管PM10和PM11所在基准电压产生电路的总电流为I_PTAT。NMOS管NM3和NM4均处于弱反型区，根据式(1)可得：

$I=I_{D0}\·{\left(\frac{W}{L}\right)}_3\·e^{q{(V_{\mathrm{GS}}-V_{\mathrm{th}})}_3/\left(\mathrm{nkT}\right)}---\left(23\right)$

$I_{\mathrm{PTAT}}=I_{D0}\·{\left(\frac{W}{L}\right)}_4\·e^{q{(V_{\mathrm{GS}}-V_{\mathrm{th}})}_4/\left(\mathrm{nkT}\right)}---\left(24\right)$

因为电流I_PTAT与电流I镜像，所以有I_PTAT＝I，且NMOS管NM3、NM4的源端和衬底分别相连，不存在体效应影响，可认为NMOS管NM3和NM4的阈值电压相等,即V_th3＝V_th4，整理可得：

$I_{\mathrm{PTAT}}=\frac{\mathrm{mkT}/q}{(V_{\mathrm{GS}3}-V_{\mathrm{GS}4})/I}\ln M=\frac{\mathrm{nkT}/q}{(V_{\mathrm{GS}3}-V_{\mathrm{DS}3})/I}\ln M=\frac{\mathrm{nkT}/q}{R_1}\ln M---\left(25\right)$

对式(25)两边分别对温度T求偏导，可得：

$\frac{{\∂I}_{\mathrm{PTAT}}}{\∂T}=\frac{\mathrm{nk}/q}{R_1}\ln M---\left(26\right)$

可以看到，电流I_PTAT正是我们想要产生的正温度相关电流。

本发明实施例中，基准电压产生电路4由PMOS管PM10、PM11和NMOS管NM5以及电阻R2、R3构成。NMOS管NM5处于弱反型区，NMOS管NM5的栅源电压为V_GS5，NMOS管NM5的宽长比为(W/L)₅，流过PMOS管PM10和PM11所在基准电压产生电路的总电流来自主偏置电流产生电路的输出，即正温度相关电流I_PTAT。由式(13)可知，电流I_PTAT是绝对温度T的一阶函数，即当T＝0时，I_PTAT＝0，如果考虑实际关心的温度范围(如：-20℃～80℃)，电流I_PTAT可分为流过电阻R2和NMOS管NM5的正温度系数电流I_PTC和流过电阻R3的零温度系数偏差电流I_ZTC，这样，输出基准电压可以表示为：

$V_{\mathrm{ref}}=(I_{\mathrm{PTAT}}-I_{\mathrm{ZTC}})\·R_2+V_{\mathrm{GS}5}=(I_{\mathrm{PTAT}}-\frac{V_{\mathrm{ref}}}{R_3})\·R_2+V_{\mathrm{GS}5}---\left(27\right)$

整理后可得：

$V_{\mathrm{ref}}=\frac{R_3}{R_2+R_3}(I_{\mathrm{PTAT}}\·R_3+V_{\mathrm{GS}5})---\left(28\right)$

可以看出，输出基准电压值V_ref可通过调整电阻R2和R3的值来改变，可适用于较低基准电压的应用，同时有利于减小整体电路的主要功耗来源，即电流I_PTAT，实现低功耗设计。

对式(28)两边分别对温度T求偏导，可得：

$\frac{{\∂V}_{\mathrm{ref}}}{\∂T}=\frac{R_3}{R_2+R_3}(\frac{{\∂I}_{\mathrm{PTAT}}}{\∂T}\·R_3+\frac{{\∂V}_{\mathrm{GS}5}}{\∂T})---\left(29\right)$

根据式(22)和(26)可得：

$\begin{array}{c}\frac{{\∂V}_{\mathrm{GS}7}}{\∂T}=\frac{\mathrm{nk}}{q}\ln \frac{I_{\mathrm{PTC}}}{I_{D0}\·{(W/L)}_7}+\frac{\mathrm{nkT}}{q\·I_{\mathrm{PTC}}}\·\frac{{\∂I}_{\mathrm{PTC}}}{\∂T}-\frac{k}{q}\ln \frac{N_{D,\mathrm{poly}}}{N_A}+\frac{2\sqrt{\mathrm{kT}{N}_A{\mathrm{\ϵ}}_{\mathrm{si}}\ln \frac{N_A}{n_i}}}{{C^{\′}}_{\mathrm{ox}}\·2T}\\ \≈\frac{\mathrm{nk}}{q}\ln \frac{I_{\mathrm{PTC}}}{I_{D0}\·{(W/L)}_7}+\frac{\mathrm{nkT}}{q\·I_{\mathrm{PTC}}}\·\frac{\∂}{\∂T}(I_{\mathrm{PTAT}}-I_{\mathrm{ZTC}})-\frac{k}{q}\ln \frac{N_{D,\mathrm{poly}}}{N_A}\\ =-\frac{k}{q}\ln \frac{N_{D,\mathrm{poly}}\·{(I_{D0}\·{(W/L)}_7)}^n}{N_A\·{\left(I_{\mathrm{PTC}}\right)}^n}+\frac{\mathrm{nkT}}{q\·I_{\mathrm{PTC}}}\·\frac{{\∂I}_{\mathrm{PTAT}}}{\∂T}\\ =-\frac{k}{q}\ln \frac{N_{D,\mathrm{poly}}\·{(I_{D0}\·{(W/L)}_7)}^n}{N_A\·{\left(I_{\mathrm{PTC}}\right)}^n}+{\left(\frac{\mathrm{nk}}{q}\right)}^2\frac{T}{I_{\mathrm{PTC}}{R}_1}\ln M\end{array}---\left(30\right)$

将式(26)和(30)代入式(29)，可得：

$\frac{{\∂V}_{\mathrm{ref}}}{\∂T}=\frac{R_3}{R_2+R_3}(\frac{\mathrm{nk}/q}{R_1}\ln M\·R_3-\frac{k}{q}\ln \frac{N_{D,\mathrm{poly}}\·{(I_{D0}\·{(W/L)}_5)}^n}{N_A\·{\left(I_{\mathrm{PTC}}\right)}^n}+\frac{{(\mathrm{nk}/q)}^{2}T}{I_{\mathrm{PTC}}{R}_1}\ln M)---\left(31\right)$

令 $\frac{{\∂V}_{\mathrm{ref}}}{\∂T}=0,$ 则：

$\frac{\mathrm{nk}}{q}\·\frac{R_3}{R_1}\ln M+\frac{{(\mathrm{nk}/q)}^{2}T}{I_{\mathrm{PTC}}{R}_1}\ln M=\frac{k}{q}\ln \frac{N_{D,\mathrm{poly}}\·{(I_{D0}\·{(W/L)}_5)}^n}{N_A\·{\left(I_{\mathrm{PTC}}\right)}^n}---\left(32\right)$

根据自偏置电压产生电路、主偏置电流产生电路和输出基准电压值以及相关工艺参数的给定，由式(32)可以相对确定M和R3值及NMOS管NM5的宽长比，适当调节可以获得低温度系数的基准电压值。假设基准电压呈现正温度相关，则可以通过增大NMOS管NM5的宽长比，或者减小M(或R3)的值，即减小NMOS管NM5的电流来获得接近零的温度系数，反之类似。值得注意的是，我们还可以通过选择具有合适温度系数(包括工艺支持的具有不同正/负温度系数)的电阻来实现更低温度系数的基准电压。

另外，本发明实施例中，还基于本上述电路进行了实验。

参见图7，图中所示为上述电路在不同温度下的输出基准电压值变化曲线图，当温度从-20℃变化到80℃，基准电压输出值(420.8mV)仅变化了0.4mV，由此可见，本发明的基准电压源具有低温漂特性。

参加图8，图中所示为上述电路在不同电源电压下的输出基准电压值变化曲线图，当当电源电压下降到0.7V时，输出的基准电压仍几乎不变，说明本发明的基准电压源输出稳定，可以用于低电压(VDD＝0.7V)低功耗(3.5uAVDD＝0.95V)设计中。

本发明与现有技术相比的优点在于：

1.本发明电路中不包含双极型晶体管，在CMOS工艺上易于实现，具有良好的兼容性。

2.本发明的基准电压输出值可以不是传统的1.25V，可以通过调节电阻比值得到较低的基准电压值。

3.本发明结构简单，不存在运算放大器所带来的高失调和补偿的缺陷问题。

4.本发明利用弱反型MOS管栅源电压的温度特性进行温度补偿，不需要引入双极型晶体管来构造正负温度系数的参数进行温度补偿，可在低电压下得到低功耗低温漂的基准电压。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (3)

1.一种低功耗低温漂的CMOS基准电压源，其特征在于，包括：启动电路、偏置电压产生电路、主偏置电流产生电路与基准电压产生电路；

其中，所述启动电路、偏置电压产生电路、主偏置电流产生电路与基准电压产生电路的直流输入端均与直流电源VDD相连；所述启动电路与偏置电压产生电路均与主偏置电流产生电路相连，该主偏置电流产生电路与基准电压产生电路相连，由该基准电压产生电路输出低功耗低温漂的基准电压Vref。

2.根据权利要求1所述的低功耗低温漂的CMOS基准电压源，其特征在于，所述启动电路与偏置电压产生电路均与主偏置电流产生电路相连，该主偏置电流产生电路与基准电压产生电路相连，由该基准电压产生电路输出低功耗低温漂的基准电压Vref包括：

启动电路的输出端与主偏置电流产生电路的第一输入端相连，且该启动电路的输入端与该主偏置电流产生电路的第一输出端相连；

偏置电压产生电路的输出端与主偏置电流产生电路的第二输入端相连；

主偏置电流产生电路的第二与第三输出端分别对应的与基准电压产生电路的第一与第二输入端相连；由该基准电压产生电路的输出端输出基准电压Vref。

3.根据权利要求1或2所述的低功耗低温漂的CMOS基准电压源，其特征在于，

所述启动电路包括：PMOS管PM1和NMOS管NM1与NM2；其中，PM1的源极作为启动电路的直流输入端连接电源VDD，PM1的漏极分别与NM1的栅极和NM2的漏极相连；NM1的漏极作为启动电路的输出端与主偏置电流产生电路的第一输入端相连；NM2的栅极作为启动电路的输入端与主偏置电流产生电路的第一输出端相连；PM1的栅极、NM1的源极以及NM2的源极分别接地；

偏置电压产生电路包括：4个PMOS管PM2、PM3、PM4和PM5；其中，PM2的源极作为偏置电压产生电路的直流输入端连接直流电源VDD；PM2的栅极和漏极以及PM3的源极共接在一起，PM3的栅极和漏极以及PM4的源极共接在一起，PM4的栅极和漏极以及PM5的源极共接在一起作为偏置电压产生电路的输出端与主偏置电流产生电路的第二输入端相连，PM5的栅极和漏极接地；

主偏置电流产生电路包括：4个PMOS管PM6、PM7、PM8和PM9，2个NMOS管NM3和NM4，以及电阻R1；其中，PM6和PM7的源极相连并作为主偏置电流产生电路的直流输入端连接直流电源VDD；PM6的漏极与PM8的源极相连，PM7的漏极与PM9的源极相连，PM6的栅极、PM7的栅极、PM9的漏极以及NM4的漏极共接在一起，作为主偏置电流产生电路的第一输入端与启动电路的输出端相连，且在正常启动工作后，作为主偏置电流产生电路的第二输出端与基准电压产生电路的第一输入端相连；PM8和PM9的栅极共接在一起，作为主偏置电流产生电路的第二输入端与偏置电压产生电路的输出端相连，且作为主偏置电流产生电路的第三输出端与基准电压产生电路的第二输入端相连；PM8的漏极与电阻R1的一端以及NM3的栅极共接在一起，作为主偏置电流产生电路的第一输出端与到启动电路的输入端相连；NM3的漏极和电阻R1的另一端以及NM4的栅极共接在一起，NM3和NM4的源极分别接地；

基准电压产生电路包括：PMOS管PM10与PM11、NMOS管NM5以及电阻R2与R3；其中，PM10的源极作为基准电压产生电路的直流输入端连接直流电源VDD；PM10和PM11的栅极分别作为基准电压产生电路的第一输入端和第二输入端分别对应的与主偏置电流产生电路的第二输出端和第三输出端相连；PM10的漏极与PM11的源极相连，PM11的漏极分别连接电阻R2和电阻R3的一端，并作为基准电压产生电路的输出端，输出基准电压Vref；电阻R2的另一端连接NM5的漏极，电阻R3的另一端接地；NM5的栅极与NM5的漏极共接，NM5的源极接地。