CN113467562A - 一种高端无运放带隙基准源 - Google Patents

一种高端无运放带隙基准源 Download PDF

Info

Publication number
CN113467562A
CN113467562A CN202110674626.0A CN202110674626A CN113467562A CN 113467562 A CN113467562 A CN 113467562A CN 202110674626 A CN202110674626 A CN 202110674626A CN 113467562 A CN113467562 A CN 113467562A
Authority
CN
China
Prior art keywords
mos transistor
mos
electrode
source
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110674626.0A
Other languages
English (en)
Other versions
CN113467562B (zh
Inventor
张艺蒙
丁允
张玉明
汤晓燕
宋庆文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Wuhu Research Institute of Xidian University
Original Assignee
Xidian University
Wuhu Research Institute of Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University, Wuhu Research Institute of Xidian University filed Critical Xidian University
Priority to CN202110674626.0A priority Critical patent/CN113467562B/zh
Publication of CN113467562A publication Critical patent/CN113467562A/zh
Application granted granted Critical
Publication of CN113467562B publication Critical patent/CN113467562B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明涉及一种高端无运放带隙基准源，包括：PTAT电流产生电路、基准源输出电路和启动电路，其中，PTAT电流产生电路的输出端分别连接基准源输出电路的输入端和启动电路的输入端，PTAT电流产生电路用于产生与温度变化呈正相关的正温度系数电流；基准源输出电路用于产生和输出基准电压；启动电路的输出端分别连接PTAT电流产生电路的输入端和基准源输出电路的输入端，启动电路用于确保高端无运放带隙基准源的启动和工作。本发明的高端带隙基准源，在输入电压变化时，产生一个始终比输入电压低一个带隙电压的参考电压，可广泛应用在高压功率驱动电路中，而且该带隙基准源采用自偏置结构，内部电路不含运算放大器电路，大大降低了电路的功耗和复杂度。

Description

一种高端无运放带隙基准源
技术领域
本发明属于集成电路技术领域，具体涉及一种高端无运放带隙基准源。
背景技术
基准电压源是集成电路中不可或缺的基本构成模块，被广泛的应用在功率转换电路，高压驱动电路，模拟与数字转换器中，它的作用是为电路其它模块提供一个对温度，电源电压，工艺等弱相关的基准电压。目前的基准电压源产生的基准电压都是比地电平高一个带隙电压，约为1.2V。
但是在某些电路应用中，需要产生一个低于输入电源电压固定电压差的参考电压，常见的做法是用几个二极管连接方式的管子串联在输入电源上，通过这些管子的固定压降，产生一个比输入电压低的参考电压。但是通过这种方式产生的参考电压的缺点是：一是电源抑制比不高，随着输入电压变化时，该参考电压会产生较大变化；二是没有相应的温度补偿结构，导致该参考电压温度漂移系数较大。上述缺点会对后续电路的正常工作造成很大影响。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种高端无运放带隙基准源。本发明要解决的技术问题通过以下技术方案实现：
本发明提供了一种高端无运放带隙基准源，包括：PTAT电流产生电路、基准源输出电路和启动电路，其中，
所述PTAT电流产生电路的输出端分别连接所述基准源输出电路的输入端和所述启动电路的输入端，所述PTAT电流产生电路用于产生与温度变化呈正相关的正温度系数电流；
所述基准源输出电路用于产生和输出基准电压；
所述启动电路的输出端分别连接所述PTAT电流产生电路的输入端和所述基准源输出电路的输入端，所述启动电路用于确保所述高端无运放带隙基准源的启动和工作。
在本发明的一个实施例中，所述PTAT电流产生电路包括第一三极管、第二三极管、第一电阻、第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五MOS管、第六MOS管、第七MOS管和第八MOS管，其中，
所述第一三极管的发射极和所述第二三极管的发射极均连接第一输入电源端，所述第一三极管的集电极连接其基极，基极连接所述第一MOS管的源极，所述第二三极管的集电极连接其基极，基极连接所述第一电阻的第一端；
所述第一MOS管的栅极分别连接其漏极和所述第二MOS管的栅极，所述第一MOS管的漏极连接所述第三MOS管的源极；
所述第一电阻的第二端连接所述第二MOS管的源极，所述二MOS管的漏极连接所述第四MOS管的源极；
所述第三MOS管的栅极分别连接其漏极和所述第四MOS管的栅极，所述第三MOS管的漏极连接所述第五MOS管的漏极；
所述第四MOS管的漏极分别连接所述第六MOS管的漏极、所述第六MOS管的栅极、所述基准源输出电路和所述启动电路；
所述第五MOS管的栅极连接所述第六MOS管的栅极，源极连接所述第七MOS管的漏极；
所述第六MOS管的源极分别连接所述第八MOS管的漏极、所述第八MOS管的栅极、所述基准源输出电路和所述启动电路；
所述第七MOS管的栅极连接所述第八MOS管的栅极，所述第七MOS管的源极和所述第八MOS管的源极均连接接地端。
在本发明的一个实施例中，所述基准源输出电路包括第三三极管、第二电阻、第九MOS管和第十MOS管，其中，
所述第三三极管的发射极连接所述第一输入电源端，集电极连接其基极，基极连接所述第二电阻的第一端；
所述第二电阻的第二端连接所述第九MOS管的漏极，所述第二电阻的第二端作为所述基准源输出电路的输出端；
所述第九MOS管的栅极连接所述第四MOS管的漏极，源极连接所述第十MOS管的漏极；
所述第十MOS管的栅极连接所述第六MOS管的源极，源极连接所述接地端。
在本发明的一个实施例中，所述启动电路包括第十一MOS管、第十二MOS管、第十三MOS管、第十四MOS管和第十五MOS管，其中，
所述第十一MOS管的漏极、所述第十二MOS管的源极和所述第十三MOS管；
所述第十一MOS管的源极连接所述第四MOS管的漏极，所述第十一MOS管的源极作为所述启动电路的输出端，所述第十二MOS管的漏极分别连接所述第十一MOS管的栅极和所述第十四MOS管的漏极；
所述第十三MOS管的栅极分别连接其漏极和所述第十二MOS管的栅极，所述第十三MOS管的漏极连接所述第十五MOS管的漏极；
所述第十四MOS管的栅极连接所述第六MOS管的源极，所述第十五MOS管的栅极连接外接偏置电压VB，所述第十四MOS管的源极和所述第十五MOS管的源极均连接所述接地端。
在本发明的一个实施例中，所述第七MOS管、所述第八MOS管和所述第十MOS管的宽长比均相同。
与现有技术相比，本发明的有益效果在于：
本发明的高端无运放带隙基准源，在输入电压变化时，产生一个始终比输入电压低一个带隙电压的参考电压，可广泛应用在高压功率驱动电路中,用于产生各种高端驱动电路的参考电压。另外，该带隙基准源采用自偏置结构，内部电路不含运算放大器电路，从而大大降低了电路的功耗和复杂度。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是本发明实施例提供的一种高端无运放带隙基准源的结构框图；
图2是本发明实施例提供的一种高端无运放带隙基准源的电路图；
图3是本发明实施例提供的高端无运放带隙基准源输出电压的温度特性曲线图；
图4是本发明实施例提供的高端无运放带隙基准源线性调整率的示意图。
具体实施方式
为了进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体实施方式，对依据本发明提出的一种高端无运放带隙基准源进行详细说明。
有关本发明的前述及其他技术内容、特点及功效，在以下配合附图的具体实施方式详细说明中即可清楚地呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效进行更加深入且具体地了解，然而所附附图仅是提供参考与说明之用，并非用来对本发明的技术方案加以限制。
实施例一
请结合参见图1和图2，图1是本发明实施例提供的一种高端无运放带隙基准源的结构框图；图2是本发明实施例提供的一种高端无运放带隙基准源的电路图。如图所示，本实施例的高端无运放带隙基准源，其特征在于，包括：PTAT电流产生电路1、基准源输出电路2和启动电路3。其中，PTAT电流产生电路1的输出端分别连接基准源输出电路2的输入端和启动电路3的输入端，PTAT电流产生电路1用于产生与温度变化呈正相关的正温度系数电流；基准源输出电路2用于产生和输出基准电压；启动电路3的输出端分别连接PTAT电流产生电路1的输入端和基准源输出电路2的输入端，启动电路3用于确保高端无运放带隙基准源的启动和工作，在本实施例中，启动电路3用于保证电路在启动过程中脱离非理想工作点并进入正常工作点，从而确保高端无运放带隙基准源的启动和工作。
具体地，PTAT电流产生电路1包括第一三极管Q1、第二三极管Q2、第一电阻R1、第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第五MOS管M5、第六MOS管M6、第七MOS管M7和第八MOS管M8。
其中，第一三极管Q1的发射极和第二三极管Q2的发射极均连接第一输入电源端VIN，第一三极管Q1的集电极连接其基极，基极连接第一MOS管M1的源极，第二三极管Q2的集电极连接其基极，基极连接第一电阻R1的第一端；第一MOS管M1的栅极分别连接其漏极和第二MOS管M2的栅极，第一MOS管M1的漏极连接第三MOS管M3的源极；第一电阻R1的第二端连接第二MOS管M2的源极，二MOS管M2的漏极连接第四MOS管M4的源极；第三MOS管M3的栅极分别连接其漏极和第四MOS管M4的栅极，第三MOS管M3的漏极连接第五MOS管M5的漏极；第四MOS管M4的漏极分别连接第六MOS管M6的漏极、第六MOS管M6的栅极、基准源输出电路2和启动电路3；第五MOS管M5的栅极连接第六MOS管M6的栅极，源极连接第七MOS管M7的漏极；第六MOS管M6的源极分别连接第八MOS管M8的漏极、第八MOS管M8的栅极、基准源输出电路2和启动电路3；第七MOS管M7的栅极连接第八MOS管M8的栅极，第七MOS管M7的源极和第八MOS管M8的源极均连接接地端。
在本实施例中，第五MOS管M5、第六MOS管M6、第七MOS管M7和第八MOS管M8构成共源共栅电流镜。
进一步地，基准源输出电路2包括第三三极管Q3、第二电阻R2、第九MOS管M9和第十MOS管M10。其中，第三三极管Q3的发射极连接第一输入电源端VIN，集电极连接其基极，基极连接第二电阻R2的第一端；第二电阻R2的第二端连接第九MOS管M9的漏极，第二电阻R2的第二端作为基准源输出电路2的输出端，输出基准电压VHS-REF；第九MOS管M9的栅极连接第四MOS管M4的漏极，源极连接第十MOS管M10的漏极；第十MOS管M10的栅极连接第六MOS管M6的源极，源极连接接地端。
在本实施例中，第七MOS管M7、第八MOS管M8和第十MOS管M10的宽长比均相同。
进一步地，启动电路3包括第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14和第十五MOS管M15。其中，第十一MOS管M11的漏极、第十二MOS管M12的源极和第十三MOS管M13的源极均连接第二输入电源端VDD；第十一MOS管M11的源极连接第四MOS管M4的漏极，第十一MOS管M11的源极作为启动电路3的输出端，第十二MOS管M12的漏极分别连接第十一MOS管M11的栅极和第十四MOS管M14的漏极；第十三MOS管M13的栅极分别连接其漏极和第十二MOS管M12的栅极，第十三MOS管M13的漏极连接第十五MOS管M15的漏极；第十四MOS管M14的栅极连接第六MOS管M6的源极，第十五MOS管M15的栅极连接外接偏置电压VB，第十四MOS管M14的源极和第十五MOS管M15的源极均连接接地端。
具体地，对本实施例的高端无运放带隙基准源的工作原理进行具体说明如下：
第五MOS管M5、第六MOS管M6、第七MOS管M7和第八MOS管M8构成共源共栅电流镜，其宽长比均相同，保证了第一三极管Q1所在支路的电流IC1与第二三极管Q2所在支路电流IC2相等，将第一三极管Q1和第二三极管Q2的面积比设置为1：N，则电路正常工作时流经第一三极管Q1以及流经第二三极管Q2电流公式为：
Figure BDA0003120246390000071
Figure BDA0003120246390000072
其中，IS1表示第一三极管Q1的反向饱和电流，IS2表示第二三极管Q2的反向饱和电流，VBE1表示第一三极管Q1的基极与发射极之间的电压，VBE2表示第二三极管Q2的基极与发射极之间的电压，VT表示热电压。
由于，第一三极管Q1和第二三极管Q2的面积比为1：N，那么，N*IS1＝IS2,且IC1＝IC2，则
Figure BDA0003120246390000081
即
Figure BDA0003120246390000082
那么，第一三极管Q1的VBE1与第二三极管Q2的VBE2之间的差值为：
Figure BDA0003120246390000083
第一MOS管M1、第二MOS管M2、第三MOS管M3和第四MOS管M4同样构成了共源共栅放大结构，且IC1＝IC2，则钳位A、B两点(图中第一MOS管M1的源极与第二MOS管M2的源极)电压相同，那么第一三极管Q1的VBE1与第二三极管Q2的VBE2之间的差值ΔVBE将全部加在第一电阻R1上，那么，可得此时流经第一三极管Q1以及流经第二三极管Q2电流，也就是与温度变化呈正相关的正温度系数电流IPTAT为：
Figure BDA0003120246390000084
其中，K为玻尔兹曼常数，q为电子电荷量，R1表示第一电阻R1的阻值，而lnN与R1为可设计参数。
由于第九MOS管M9和第十MOS管M10组成的共源共栅电流镜将电流IPTAT
复制到第三三极管Q3所在的支路，共源共栅级保证了电流复制精度，电流通过第三三极管Q3以及第二电阻R2，在第二电阻R2的第二端形成基准电压VHS-REF，并输出：
VHS-REF＝VIN-(VBE3+IPTAT·R2) (7)，
其中，VBE3表示第三三极管Q3的基极与发射极之间的电压，R2表示第一电阻R2的阻值，VIN表示第一输入电源端VIN的输入电压。
将公式(6)代入公式(7)，可得：
Figure BDA0003120246390000091
其中，VBE3为负温度系数，
Figure BDA0003120246390000092
为正温度系数，则通过合理选取N值，第一电阻R1的阻值，以及第一电阻R2的阻值，可使基准电压VHS-REF在T＝300K下具有零温度系数。
利用比值可在电路设计中提供较大的灵活性，在版图实际中注意匹配后还能降低电路对工艺的敏感度，即使在工艺过程中方块电阻值出现较大偏差，此时电阻比值仍不会发生改变，则式(8)依旧满足，大大提高了电路的可靠性。
进一步地，第十一MOS管M11、第十二MOS管M12、第十三MOS管M13、第十四MOS管M14和第十五MOS管M15组成启动电路。其中，第十四MOS管M14用于复制IPTAT电流，以其作为电路是否正常启动的标志。
复制的电流IPTAT将与非自偏置电流源产生的电流IB作比较，当IPTAT＜IB时，第十一MOS管M11的栅极将抬高，第十一MOS管M11将导通，向第五MOS管M5的栅极以及第六MOS管M6的栅极注入电荷，抬高其栅极电平，使第五MOS管M5、第六MOS管M6、第七MOS管M7和第八MOS管M8中产生电流，随后电路中的正反馈将使支路中电流持续增大，稳定到电路的正常工作状态。电流稳定后IPTAT＞IB，拉低了第十一MOS管M11的栅极电压，第十一MOS管M11的栅极电压接近0，此时，第十一MOS管M11将关断，处于截止区，将启动电路3断开，不会对高端带隙基准源正常工作造成影响。
本实施例的高端无运放带隙基准源，在输入电压变化时，产生一个始终比输入电压低一个带隙电压的参考电压，可广泛应用在高压功率驱动电路中,用于产生各种高端驱动电路的参考电压。另外，该带隙基准源采用自偏置结构，内部电路不含运算放大器电路，从而大大降低了电路的功耗和复杂度。
进一步地，对本实施例的高端无运放带隙基准源的输出电压的温度特性以及线性调整率进行了测试，请参见图3和图4，图3是本发明实施例提供的高端无运放带隙基准源输出电压的温度特性曲线图；图4是本发明实施例提供的高端无运放带隙基准源线性调整率的示意图。
在输出电压的温度特性测试中，实验条件为VIN＝6V，温度变化范围为-40℃-120℃，可以看出温度特性曲线呈抛物线形，计算得温度漂移系数仅为46.7ppm/℃，考虑到该带隙基准源输出电压本身较大，该温度漂移系数控制较好。
在线性调整率的测试中，实验条件为T＝300K，输入电压变化范围为6-30V，图中纵轴表示的是VIN-VHS-REF，从图中可以看出，在输入电压变化时，输出参考电压始终比输入电压低一个带隙基准电压，约为1.12V，且在输入电压在6V-30V变化时，该差值仅变化1.12mV，线性调整率为0.00524％。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (5)

1.一种高端无运放带隙基准源，其特征在于，包括：PTAT电流产生电路(1)、基准源输出电路(2)和启动电路(3)，其中，
所述PTAT电流产生电路(1)的输出端分别连接所述基准源输出电路(2)的输入端和所述启动电路(3)的输入端，所述PTAT电流产生电路(1)用于产生与温度变化呈正相关的正温度系数电流；
所述基准源输出电路(2)用于产生和输出基准电压；
所述启动电路(3)的输出端分别连接所述PTAT电流产生电路(1)的输入端和所述基准源输出电路(2)的输入端，所述启动电路(3)用于确保所述高端无运放带隙基准源的启动和工作。
2.根据权利要求1所述的高端无运放带隙基准源，其特征在于，所述PTAT电流产生电路(1)包括第一三极管(Q1)、第二三极管(Q2)、第一电阻(R1)、第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)、第七MOS管(M7)和第八MOS管(M8)，其中，
所述第一三极管(Q1)的发射极和所述第二三极管(Q2)的发射极均连接第一输入电源端(VIN)，所述第一三极管(Q1)的集电极连接其基极，基极连接所述第一MOS管(M1)的源极，所述第二三极管(Q2)的集电极连接其基极，基极连接所述第一电阻(R1)的第一端；
所述第一MOS管(M1)的栅极分别连接其漏极和所述第二MOS管(M2)的栅极，所述第一MOS管(M1)的漏极连接所述第三MOS管(M3)的源极；
所述第一电阻(R1)的第二端连接所述第二MOS管(M2)的源极，所述二MOS管(M2)的漏极连接所述第四MOS管(M4)的源极；
所述第三MOS管(M3)的栅极分别连接其漏极和所述第四MOS管(M4)的栅极，所述第三MOS管(M3)的漏极连接所述第五MOS管(M5)的漏极；
所述第四MOS管(M4)的漏极分别连接所述第六MOS管(M6)的漏极、所述第六MOS管(M6)的栅极、所述基准源输出电路(2)和所述启动电路(3)；
所述第五MOS管(M5)的栅极连接所述第六MOS管(M6)的栅极，源极连接所述第七MOS管(M7)的漏极；
所述第六MOS管(M6)的源极分别连接所述第八MOS管(M8)的漏极、所述第八MOS管(M8)的栅极、所述基准源输出电路(2)和所述启动电路(3)；
所述第七MOS管(M7)的栅极连接所述第八MOS管(M8)的栅极，所述第七MOS管(M7)的源极和所述第八MOS管(M8)的源极均连接接地端。
3.根据权利要求2所述的高端无运放带隙基准源，其特征在于，所述基准源输出电路(2)包括第三三极管(Q3)、第二电阻(R2)、第九MOS管(M9)和第十MOS管(M10)，其中，
所述第三三极管(Q3)的发射极连接所述第一输入电源端(VIN)，集电极连接其基极，基极连接所述第二电阻(R2)的第一端；
所述第二电阻(R2)的第二端连接所述第九MOS管(M9)的漏极，所述第二电阻(R2)的第二端作为所述基准源输出电路(2)的输出端；
所述第九MOS管(M9)的栅极连接所述第四MOS管(M4)的漏极，源极连接所述第十MOS管(M10)的漏极；
所述第十MOS管(M10)的栅极连接所述第六MOS管(M6)的源极，源极连接所述接地端。
4.根据权利要求2所述的高端无运放带隙基准源，其特征在于，所述启动电路(3)包括第十一MOS管(M11)、第十二MOS管(M12)、第十三MOS管(M13)、第十四MOS管(M14)和第十五MOS管(M15)，其中，
所述第十一MOS管(M11)的漏极、所述第十二MOS管(M12)的源极和所述第十三MOS管(M13)的源极均连接第二输入电源端(VDD)；
所述第十一MOS管(M11)的源极连接所述第四MOS管(M4)的漏极，所述第十一MOS管(M11)的源极作为所述启动电路(3)的输出端，所述第十二MOS管(M12)的漏极分别连接所述第十一MOS管(M11)的栅极和所述第十四MOS管(M14)的漏极；
所述第十三MOS管(M13)的栅极分别连接其漏极和所述第十二MOS管(M12)的栅极，所述第十三MOS管(M13)的漏极连接所述第十五MOS管(M15)的漏极；
所述第十四MOS管(M14)的栅极连接所述第六MOS管(M6)的源极，所述第十五MOS管(M15)的栅极连接外接偏置电压VB，所述第十四MOS管(M14)的源极和所述第十五MOS管(M15)的源极均连接所述接地端。
5.根据权利要求3所述的高端无运放带隙基准源，其特征在于，所述第七MOS管(M7)、所述第八MOS管(M8)和所述第十MOS管(M10)的宽长比均相同。
CN202110674626.0A 2021-06-17 2021-06-17 一种无运放带隙基准源 Active CN113467562B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110674626.0A CN113467562B (zh) 2021-06-17 2021-06-17 一种无运放带隙基准源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110674626.0A CN113467562B (zh) 2021-06-17 2021-06-17 一种无运放带隙基准源

Publications (2)

Publication Number Publication Date
CN113467562A true CN113467562A (zh) 2021-10-01
CN113467562B CN113467562B (zh) 2022-07-22

Family

ID=77870377

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110674626.0A Active CN113467562B (zh) 2021-06-17 2021-06-17 一种无运放带隙基准源

Country Status (1)

Country Link
CN (1) CN113467562B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114706442A (zh) * 2022-04-12 2022-07-05 中国电子科技集团公司第五十八研究所 一种低功耗带隙基准电路
CN115309227A (zh) * 2022-08-04 2022-11-08 西安电子科技大学 一种全饱和mosfet带隙基准源

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013332A (zh) * 2006-11-24 2007-08-08 华中科技大学 一种超低电压参考源
CN103901935A (zh) * 2014-03-18 2014-07-02 苏州市职业大学 自偏置带隙基准源
CN104122918A (zh) * 2013-04-26 2014-10-29 中国科学院深圳先进技术研究院 带隙基准电路
CN104516391A (zh) * 2015-01-09 2015-04-15 中国科学技术大学 一种低功耗低温漂的cmos基准电压源
KR20150136401A (ko) * 2014-05-27 2015-12-07 현대자동차주식회사 밴드 갭 기준 전압 회로
US20170131736A1 (en) * 2015-11-11 2017-05-11 Dialog Semiconductor (Uk) Limited Apparatus and Method for High Voltage Bandgap Type Reference Circuit with Flexible Output Setting

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101013332A (zh) * 2006-11-24 2007-08-08 华中科技大学 一种超低电压参考源
CN104122918A (zh) * 2013-04-26 2014-10-29 中国科学院深圳先进技术研究院 带隙基准电路
CN103901935A (zh) * 2014-03-18 2014-07-02 苏州市职业大学 自偏置带隙基准源
KR20150136401A (ko) * 2014-05-27 2015-12-07 현대자동차주식회사 밴드 갭 기준 전압 회로
CN104516391A (zh) * 2015-01-09 2015-04-15 中国科学技术大学 一种低功耗低温漂的cmos基准电压源
US20170131736A1 (en) * 2015-11-11 2017-05-11 Dialog Semiconductor (Uk) Limited Apparatus and Method for High Voltage Bandgap Type Reference Circuit with Flexible Output Setting

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114706442A (zh) * 2022-04-12 2022-07-05 中国电子科技集团公司第五十八研究所 一种低功耗带隙基准电路
CN115309227A (zh) * 2022-08-04 2022-11-08 西安电子科技大学 一种全饱和mosfet带隙基准源
CN115309227B (zh) * 2022-08-04 2024-07-02 西安电子科技大学 一种全饱和mosfet带隙基准源

Also Published As

Publication number Publication date
CN113467562B (zh) 2022-07-22

Similar Documents

Publication Publication Date Title
US10599176B1 (en) Bandgap reference circuit and high-order temperature compensation method
US7511566B2 (en) Semiconductor circuit with positive temperature dependence resistor
CN112859996B (zh) 一种低压高精度带隙基准电路
CN113467562B (zh) 一种无运放带隙基准源
CN108052150B (zh) 一种带高阶曲率补偿的带隙基准电压源
CN111930169B (zh) 一种负反馈分段曲率补偿带隙基准电路
CN113608568B (zh) 一种低功耗低电压低温漂的带隙基准电压源
CN114690831B (zh) 一种电流自偏置的串联cmos带隙基准源
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
CN106020318A (zh) 一种高精度低温漂带隙基准电压源
CN112000162A (zh) 一种带隙基准电压源
US7719341B2 (en) MOS resistor with second or higher order compensation
CN113253788B (zh) 基准电压电路
CN208873065U (zh) 一种带隙基准电路
JPH09244758A (ja) 電圧および電流基準回路
CN113655841B (zh) 一种带隙基准电压电路
CN215340874U (zh) 一种带隙基准的零温度系数电流产生电路
CN115840486A (zh) 一种曲率补偿带隙基准电路
CN115599158A (zh) 带隙电压基准电路
CN112947668B (zh) 具有高阶温度补偿的带隙基准电压生成电路
CN115333367A (zh) 电压转换电路
JP4483903B2 (ja) 温度検出回路
CN115016591B (zh) 一种低温漂的带隙基准电路
US20110062937A1 (en) Low Voltage Bandgap Voltage Reference Circuit
CN112015226B (zh) 一种宽电源电压范围的高精度电压基准源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant