CN111930169B - 一种负反馈分段曲率补偿带隙基准电路 - Google Patents

一种负反馈分段曲率补偿带隙基准电路 Download PDF

Info

Publication number
CN111930169B
CN111930169B CN202010733435.2A CN202010733435A CN111930169B CN 111930169 B CN111930169 B CN 111930169B CN 202010733435 A CN202010733435 A CN 202010733435A CN 111930169 B CN111930169 B CN 111930169B
Authority
CN
China
Prior art keywords
resistor
transistor
pmos transistor
negative feedback
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010733435.2A
Other languages
English (en)
Other versions
CN111930169A (zh
Inventor
周前能
李文鸽
李红娟
王元发
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing University of Post and Telecommunications
Original Assignee
Chongqing University of Post and Telecommunications
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing University of Post and Telecommunications filed Critical Chongqing University of Post and Telecommunications
Priority to CN202010733435.2A priority Critical patent/CN111930169B/zh
Publication of CN111930169A publication Critical patent/CN111930169A/zh
Application granted granted Critical
Publication of CN111930169B publication Critical patent/CN111930169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明请求保护一种负反馈分段曲率补偿带隙基准电路，包括启动电路、中温区域负反馈补偿电路、一阶带隙基准电路及高温区域负反馈补偿电路。本发明采用中温区域负反馈补偿电路与高温区域负反馈补偿电路分别与一阶带隙基准电路构成负反馈环路，提高带隙基准电路的稳定性，利用中温区域负反馈补偿电路中PMOS管M11的电流在电阻R5及电阻R6上产生电压VNL1以及高温区域负反馈补偿电路中PMOS管M16的电流在电阻R6上产生电压VNL2分别对带隙基准参考电压进行温度补偿，从而实现一种负反馈分段曲率补偿带隙基准电路。

Description

一种负反馈分段曲率补偿带隙基准电路
技术领域
本发明属于微电子技术领域，具体涉及一种负反馈分段曲率补偿带隙基准电路。
背景技术
带隙基准电路是模拟集成电路系统中的重要模块，在高精度A/D和D/A转换器、存储器以及开关电源等领域被广泛应用；随着模拟集成电路系统的发展，其对内部的带隙基准电压源的性能要求越来越高。
图1为一种传统的CMOS带隙基准电路结构，其基本思路是利用电阻R2的电压具有正温度特性以及PNP型三极管Q3的发射极-基极电压具有负温度特性来获得高性能的参考电压。图1中，电阻R1以及电阻R2采用相同材料，PMOS管M1与PMOS管M2具有相同的沟道宽长比，PNP型三极管Q2发射极面积是PNP型三极管Q1发射极面积的N倍，放大器A1的低频增益Ad有Ad>>1，则PMOS管M2的漏极电流I2有I2＝(kTlnN)/(qR1)，其中，q是电子电荷量，k是玻尔兹曼常数，T是绝对温度，R1为电阻R1的阻值；PMOS管M3与PMOS管M2具有相同的沟道宽长比，则带隙基准电路的输出电压VREF为
Figure BDA0002604082210000011
其中，VEB3是PNP型三极管Q3的发射极-基极电压，R2是电阻R2的阻抗。通过优化电阻R1、电阻R2的阻值以及参数N等可在一定温度范围内获得具有零温漂特性的参考电压VREF。由于VEB3具有温度非线性，因而传统的一阶带隙基准电路输出电压具有高温漂系数的问题，使得传统的一阶带隙基准电路在高精度系统中的应用受到了很大的限制。
发明内容
本发明旨在解决以上现有技术的问题。提出了一种负反馈分段曲率补偿带隙基准电路。本发明的技术方案如下：
一种负反馈分段曲率补偿带隙基准电路，其包括：启动电路、中温区域负反馈补偿电路、一阶带隙基准电路及高温区域负反馈补偿电路，其中，所述一阶带隙基准电路的信号输出端分别接所述启动电路、所述中温区域负反馈补偿电路以及所述高温区域负反馈补偿电路的信号输入端，所述中温区域负反馈补偿电路以及所述高温区域负反馈补偿电路的电信号输出端分别接所述一阶带隙基准电路的电信号输入端，所述启动电路的信号输出端接所述一阶带隙基准电路的启动信号输入端；所述一阶带隙基准电路产生一阶带隙基准参考电压，所述中温区域负反馈补偿电路以及所述高温区域负反馈补偿电路分别与所述一阶带隙基准电路形成负反馈环路，所述中温区域负反馈补偿电路的PMOS管M11的电流在电阻R5及电阻R6上产生电压VNL1，以及所述高温区域负反馈补偿电路的PMOS管M16的电流在电阻R6上产生电压VNL2，电压VNL1和电压VNL2分别对所述一阶带隙基准电路所产生的一阶带隙基准参考电压进行补偿，所述启动电路为所述一阶带隙基准电路提供启动信号。
进一步的，所述启动电路包括：PMOS管M1、NMOS管M2以及NMOS管M3，其中PMOS管M1的源极分别与NMOS管M3的漏极以及外部电源VDD相连，PMOS管M1的漏极分别与NMOS管M3的栅极以及NMOS管M2的漏极相连，NMOS管M2的源极与外部地GND相连。
进一步的，所述一阶带隙基准电路包括：PMOS管M12、PMOS管M13、NMOS管M14、NPN三极管Q1、NPN三极管Q2、NPN三极管Q3、NPN三极管Q4、电阻R3、电阻R4、电阻R5、电阻R6以及放大器A1，其中PMOS管M12的源极分别与PMOS管M13的源极以及外部电源VDD相连，PMOS管M12的栅极分别与PMOS管M13的栅极、放大器A1的输出端、PMOS管M10的栅极以及PMOS管M15的栅极相连，PMOS管M12的漏极分别与放大器A1的反相输入端、PMOS管M1的栅极、NMOS管M3的源极、NPN三极管Q1的集电极、NPN三极管Q1的基极以及NPN三极管Q3的基极相连，NPN三极管Q1的发射极分别与NPN三极管Q2的集电极以及NPN三极管Q4的基极相连，PMOS管M13的漏极分别与放大器A1的同相输入端、NPN三极管Q3的集电极以及NMOS管M14的栅极相连，NPN三极管Q3的发射极分别与NMOS管M9的栅极、PMOS管M11的栅极、PMOS管M16的栅极、NMOS管M18的栅极、NPN型三极管Q4的集电极、NPN三极管Q2的基极、NMOS管M2的栅极以及带隙基准输出端Vbg相连，NPN三极管Q4的发射极与电阻R3的一端相连，电阻R3的另一端分别与NPN三极管Q2的发射极以及电阻R4的一端相连，电阻R4的另一端分别与PMOS管M11的漏极以及电阻R5的一端相连，电阻R5的另一端分别与PMOS管M16的漏极以及电阻R6的一端相连，电阻R6的另一端分别与NMOS管M14的源极、NMOS管M14的漏极以及外部地GND相连。
进一步的，所述中温区域负反馈补偿电路包括：NMOS管M4、NMOS管M5、PMOS管M6、NMOS管M7、PMOS管M8、NMOS管M9、PMOS管M10、PMOS管M11、电阻R1以及电阻R2，其中PMOS管M6的源极分别与PMOS管M8的源极、PMOS管M10的源极以及外部电源VDD相连，PMOS管M6的栅极分别与PMOS管M8的栅极、PMOS管M8的漏极以及NMOS管M9的漏极相连，PMOS管M6的漏极分别与NMOS管M7的漏极、NMOS管M4的栅极以及NMOS管M5的栅极相连，NMOS管M7的栅极分别与NMOS管M4的源极以及电阻R1的一端相连，电阻R1的另一端分别与NMOS管M5的源极、NMOS管M5的漏极、电阻R2的一端以及外部地GND相连，电阻R2的另一端分别与NMOS管M7的源极以及NMOS管M9的源极相连，PMOS管M10的漏极分别与NMOS管M4的漏极以及PMOS管M11的源极相连；
进一步的，所述高温区域负反馈补偿电路包括：PMOS管M15、PMOS管M16、PMOS管M17、NMOS管M18、PMOS管M19、NMOS管M20、NMOS管M21、NMOS管M22、电阻R7以及电阻R8，其中PMOS管M15的源极分别与PMOS管M17的源极、PMOS管M19的源极以及外部电源VDD相连，PMOS管M15的漏极分别与PMOS管M16的源极以及NMOS管M22的漏极相连，PMOS管M17的漏极分别与PMOS管M17的栅极、PMOS管M19的栅极以及NMOS管M18的漏极相连，PMOS管M19的漏极分别与NMOS管M20的漏极、NMOS管M21的栅极以及NMOS管M22的栅极相连，NMOS管M20的源极分别与NMOS管M18的源极以及电阻R7的一端相连，电阻R7的另一端分别与NMOS管M21的源极、NMOS管M21的漏极、电阻R8的一端以及外部地GND相连，电阻R8的另一端分别与NMOS管M22的源极以及NMOS管M20的栅极相连。
进一步的，所述一阶带隙基准电路中，放大器A1的低频增益Ad有Ad>>1，PMOS管M12与PMOS管M13具有相同的沟道宽长比，NPN三极管Q1的发射极面积是NPN三极管Q3的m倍，NPN三极管Q4的发射极面积是NPN三极管Q2的m倍，电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7以及电阻R8采用同一种材料，PMOS管M12的漏极电流I12以及PMOS管M13的漏极电流I13在电阻R4、电阻R5以及电阻R6产生的电压VPTAT与NPN三极管Q2的基极-发射极电压VBE2进行求和得到一阶带隙基准电压Vbg1，其为
Figure BDA0002604082210000041
其中，R3为电阻R3的阻值，R4为电阻R4的阻值，R5为电阻R5的阻值，R6为电阻R6的阻值，VT为热电压；电压VEB2具有负温度特性，因子
Figure BDA0002604082210000042
具有正温度特性，电压Vbg1为一阶带隙基准参考电压。
进一步的，所述中温区域负反馈补偿电路中，PMOS管M10的沟道宽长比为PMOS管M12的k1倍，PMOS管M6、PMOS管M8、NMOS管M7、NMOS管M9与电阻R2构成放大器且其低频增益远远大于1，NMOS管M4的漏极电路I4为I4＝Vbg/R1，其中，R1为电阻R1的阻值，Vbg为负反馈分段曲率补偿带隙基准电路的输出电压，通过优化电阻R1的阻值以及参数k1，PMOS管M11的电流I11在电阻R5及电阻R6上产生的电压VNL1为
Figure BDA0002604082210000051
其中，T为绝对温度，T1为参考温度，且T1大于室温Tr，R3为电阻R3的阻值，R5为电阻R5的阻值，R6为电阻R6的阻值，m为NPN三极管Q1发射极面积与NPN三极管Q3发射极面积之比，VT为热电压。
进一步的，所述高温区域负反馈补偿电路中，PMOS管M15的沟道宽长比是PMOS管M13的k2倍，PMOS管M17、PMOS管M19、NMOS管M18、NMOS管M20与电阻R7构成放大器且其直流增益远远大于1，则NMOS管M22的漏极电路I22为I22＝Vbg/R8，其中，R8为电阻R8的阻值，通过优化电阻R8的阻值以及参数k2，PMOS管M16的电流在电阻R6上产生的电压VNL2为
Figure BDA0002604082210000052
其中，T2为参考温度，且T2大于参考温度T1。
进一步的，所述的负反馈分段曲率补偿带隙基准电路的输出电压Vbg为VREF＝Vbg1+VNL1+VNL2，其中Vbg1由正温度系数电压以及负温度系数电压加权求和实现的一阶带隙基准参考电压，VNL1为所述中温区域负反馈补偿电路的PMOS管M11的电流在电阻R5及电阻R6上产生电压，VNL2为所述高温区域负反馈补偿电路的PMOS管M16的电流在电阻R6上产生电压，因子VNL1以及VNL2补偿Vbg1的高阶温度非线性，从而获得高阶温度补偿的带隙基准参考电压。
本发明的优点及有益效果如下：
本发明通过提供一种负反馈分段曲率补偿带隙基准电路，利用中温区域负反馈补偿电路与一阶带隙基准电路形成负反馈环路技术，当带隙基准电压Vbg升高时，流过电阻R1的电流增加，流过PMOS管M11的电流在电阻R5及电阻R6上产生的电压降低，抑制带隙基准电压Vbg升高进而形成负反馈环路，利用高温区域负反馈补偿电路与一阶带隙基准电路形成负反馈环路技术，当带隙基准电压Vbg升高时，流过电阻R8的电流增加，流过PMOS管M16的电流在电阻R6上产生的电压降低，抑制带隙基准电压Vbg升高进而形成负反馈环路；同时，中温区域负反馈补偿电路中PMOS管M11的电流在电阻R5及电阻R6上产生的电压VNL1以及高温区域负反馈补偿电路中PMOS管M16的电流在电阻R6上产生的电压VNL2分别对一阶带隙基准电路产生的一阶带隙基准电压进行温度补偿，从而获得高性能的带隙基准电压。
附图说明
图1是本发明提供优选实施例传统的一阶带隙基准电路原理图；
图2为本发明提供优选实施例的一种负反馈分段曲率补偿带隙基准电路原理图；
图3为本发明提供优选实施例的一种负反馈分段曲率补偿带隙基准电路的输出电压温度特性仿真图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、详细地描述。所描述的实施例仅仅是本发明的一部分实施例。
本发明解决上述技术问题的技术方案是：
本申请实施例中利用中温区域负反馈补偿电路与一阶带隙基准电路形成负反馈环路技术，当带隙基准电压Vbg升高时，流过电阻R1的电流增加，流过PMOS管M11的电流在电阻R5及电阻R6上产生的电压降低，抑制带隙基准电压Vbg升高进而形成负反馈环路，利用高温区域负反馈补偿电路与一阶带隙基准电路形成负反馈环路技术，当带隙基准电压Vbg升高时，流过电阻R8的电流增加，流过PMOS管M16的电流在电阻R6上产生的电压降低，抑制带隙基准电压Vbg升高进而形成负反馈环路；同时，中温区域负反馈补偿电路中PMOS管M11的电流在电阻R5及电阻R6上产生的电压VNL1以及高温区域负反馈补偿电路中PMOS管M16的电流在电阻R6上产生的电压VNL2分别对一阶带隙基准电路产生的一阶带隙基准电压进行温度补偿，从而获得高性能的带隙基准电压。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式，对上述技术方案进行详细说明。
实施例
一种负反馈分段曲率补偿带隙基准电路，如图2所示，包括启动电路1、中温区域负反馈补偿电路2、一阶带隙基准电路3及高温区域负反馈补偿电路4；
其中，所述一阶带隙基准电路3的信号输出端分别接所述启动电路1、所述中温区域负反馈补偿电路2以及所述高温区域负反馈补偿电路4的信号输入端，所述中温区域负反馈补偿电路2以及所述高温区域负反馈补偿电路4的电信号输出端分别接所述一阶带隙基准电路3的电信号输入端，所述启动电路1的信号输出端接所述一阶带隙基准电路3的启动信号输入端，所述一阶带隙基准电路3产生一阶带隙基准参考电压，所述中温区域负反馈补偿电路2以及所述高温区域负反馈补偿电路4对所述一阶带隙基准电路3所产生的带隙基准参考电压进行补偿，获得低温漂系数的带隙基准参考电压；
所述启动电路1使得带隙基准电路正常工作并产生带隙基准电压输出，所述一阶带隙基准电路3产生正温度系数电压和负温度系数电压，同时将正温度系数电压和负温度系数电压加权求和产生一阶带隙基准电压Vbg1，所述中温区域负反馈补偿电路2中PMOS管M11的漏极电流I11在电阻R5和电阻R6上产生的电压VNL1以及所述高温区域负反馈补偿电路4中PMOS管M16的漏极电流I16在电阻R6上产生的电压VNL2分别对带隙基准参考电压进行补偿，从而获得高阶温度补偿的带隙基准参考电压。
启动电路1只在带隙基准电路上电时发挥作用，当带隙基准电路启动完成后，启动电路停止工作，避免了启动电路对后面电路的影响。
作为一种优选的技术方案，如图2所示，所述启动电路1包括：PMOS管M1、NMOS管M2以及NMOS管M3，其中PMOS管M1的源极分别与NMOS管M3的漏极以及外部电源VDD相连，PMOS管M1的漏极分别与NMOS管M3的栅极以及NMOS管M2的漏极相连，NMOS管M2的源极与外部地GND相连；
所述中温区域负反馈补偿电路2包括：NMOS管M4、NMOS管M5、PMOS管M6、NMOS管M7、PMOS管M8、NMOS管M9、PMOS管M10、PMOS管M11、电阻R1以及电阻R2，其中PMOS管M6的源极分别与PMOS管M8的源极、PMOS管M10的源极以及外部电源VDD相连，PMOS管M6的栅极分别与PMOS管M8的栅极、PMOS管M8的漏极以及NMOS管M9的漏极相连，PMOS管M6的漏极分别与NMOS管M7的漏极、NMOS管M4的栅极以及NMOS管M5的栅极相连，NMOS管M7的栅极分别与NMOS管M4的源极以及电阻R1的一端相连，电阻R1的另一端分别与NMOS管M5的源极、NMOS管M5的漏极、电阻R2的一端以及外部地GND相连，电阻R2的另一端分别与NMOS管M7的源极以及NMOS管M9的源极相连，PMOS管M10的漏极分别与NMOS管M4的漏极以及PMOS管M11的源极相连；
所述一阶带隙基准电路3包括：PMOS管M12、PMOS管M13、NMOS管M14、NPN三极管Q1、NPN三极管Q2、NPN三极管Q3、NPN三极管Q4、电阻R3、电阻R4、电阻R5、电阻R6以及放大器A1，其中PMOS管M12的源极分别与PMOS管M13的源极以及外部电源VDD相连，PMOS管M12的栅极分别与PMOS管M13的栅极、放大器A1的输出端、PMOS管M10的栅极以及PMOS管M15的栅极相连，PMOS管M12的漏极分别与放大器A1的反相输入端、PMOS管M1的栅极、NMOS管M3的源极、NPN三极管Q1的集电极、NPN三极管Q1的基极以及NPN三极管Q3的基极相连，NPN三极管Q1的发射极分别与NPN三极管Q2的集电极以及NPN三极管Q4的基极相连，PMOS管M13的漏极分别与放大器A1的同相输入端、NPN三极管Q3的集电极以及NMOS管M14的栅极相连，NPN三极管Q3的发射极分别与NMOS管M9的栅极、PMOS管M11的栅极、PMOS管M16的栅极、NMOS管M18的栅极、NPN型三极管Q4的集电极、NPN三极管Q2的基极、NMOS管M2的栅极以及带隙基准输出端Vbg相连，NPN三极管Q4的发射极与电阻R3的一端相连，电阻R3的另一端分别与NPN三极管Q2的发射极以及电阻R4的一端相连，电阻R4的另一端分别与PMOS管M11的漏极以及电阻R5的一端相连，电阻R5的另一端分别与PMOS管M16的漏极以及电阻R6的一端相连，电阻R6的另一端分别与NMOS管M14的源极、NMOS管M14的漏极以及外部地GND相连；
所述高温区域负反馈补偿电路4包括：PMOS管M15、PMOS管M16、PMOS管M17、NMOS管M18、PMOS管M19、NMOS管M20、NMOS管M21、NMOS管M22、电阻R7以及电阻R8，其中PMOS管M15的源极分别与PMOS管M17的源极、PMOS管M19的源极以及外部电源VDD相连，PMOS管M15的漏极分别与PMOS管M16的源极以及NMOS管M22的漏极相连，PMOS管M17的漏极分别与PMOS管M17的栅极、PMOS管M19的栅极以及NMOS管M18的漏极相连，PMOS管M19的漏极分别与NMOS管M20的漏极、NMOS管M21的栅极以及NMOS管M22的栅极相连，NMOS管M20的源极分别与NMOS管M18的源极以及电阻R7的一端相连，电阻R7的另一端分别与NMOS管M21的源极、NMOS管M21的漏极、电阻R8的一端以及外部地GND相连，电阻R8的另一端分别与NMOS管M22的源极以及NMOS管M20的栅极相连。
所述一阶带隙基准电路3中放大器A1是现有技术。
所述一阶带隙基准电路3中，放大器A1的低频增益Ad有Ad>>1，PMOS管M12与PMOS管M13具有相同的沟道宽长比，NPN三极管Q1的发射极面积是NPN三极管Q3的m倍，NPN三极管Q4的发射极面积是NPN三极管Q2的m倍，电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7以及电阻R8采用同一种材料，则PMOS管M12的漏极电流I12以及PMOS管M13的漏极电流I13有
Figure BDA0002604082210000101
式中，R3为电阻R3的阻值，VT为热电压；PMOS管M12的漏极电流I12以及PMOS管M13的漏极电流I13在电阻R4、电阻R5以及电阻R6产生的电压VPTAT与NPN三极管Q2的基极-发射极电压VBE2进行求和得到一阶带隙基准电压Vbg1，其为
Figure BDA0002604082210000102
式中，R4为电阻R4的阻值，R5为电阻R5的阻值，R6为电阻R6的阻值。
进一步的，为补偿电压Vbg1在中温区域的温度非线性，本发明采用中温区域负反馈补偿电路2，其中PMOS管M10的沟道宽长比为PMOS管M12的k1倍，则PMOS管M10的漏极电流I10为
Figure BDA0002604082210000103
PMOS管M6、PMOS管M8、NMOS管M7、NMOS管M9与电阻R2构成放大器且其低频增益远远大于1，则NMOS管M4的漏极电路I4为
Figure BDA0002604082210000104
式中，R1为电阻R1的阻值，Vbg为负反馈分段曲率补偿带隙基准电路的输出电压；因而，PMOS管M11的电流I11为I11＝I10-I4，通过优化电阻R1的阻值以及参数k1，PMOS管M11的电流在电阻R5与电阻R6上产生的电压VNL1有
Figure BDA0002604082210000105
式中，T为绝对温度，T1为参考温度，且T1大于室温Tr。
进一步的，为补偿电压Vbg1在高温区域的温度非线性，本发明采用高温区域负反馈补偿电路4，其中PMOS管M15的沟道宽长比是PMOS管M13的k2倍，PMOS管M15的漏极电流I15为
Figure BDA0002604082210000111
PMOS管M17、PMOS管M19、NMOS管M18、NMOS管M20与电阻R7构成放大器且其直流增益远远大于1，则NMOS管M22的漏极电路I22为
Figure BDA0002604082210000112
式中，R8为电阻R8的阻值；因而，PMOS管M16的电流I16为I16＝I15-I22，通过优化电阻R8的阻值以及参数k2，PMOS管M16的电流在电阻R6上产生的电压VNL2为
Figure BDA0002604082210000113
式中，T2为参考温度，且T2大于参考温度T1。
由式(1)-(8)可知，负反馈分段曲率补偿带隙基准电路的输出电压Vbg为
Vbg＝Vbg1+VNL1+VNL2 (9)
由式(9)可知，负反馈分段曲率补偿带隙基准电路的输出电压Vbg包含Vbg1、VNL1以及VNL2等因子，其中Vbg1由正温度系数电压以及负温度系数电压加权求和实现的一阶带隙基准参考电压，因子VNL1以及VNL2补偿Vbg1的高阶温度非线性，从而获得高阶温度补偿的带隙基准参考电压Vbg。
图3为本发明的负反馈分段曲率补偿带隙基准电路的输出电压Vbg的温度特性仿真曲线，其中横坐标为温度T，纵坐标为带隙基准的输出电压。仿真结果显示，在-40℃～125℃的温度范围内，负反馈分段曲率补偿带隙基准电路输出电压Vbg的温度系数仅为0.5ppm/℃。
本申请的上述实施例中，一种负反馈分段曲率补偿带隙基准电路，包括启动电路、中温区域负反馈补偿电路、一阶带隙基准电路及高温区域负反馈补偿电路。本申请实施例利用中温区域负反馈补偿电路与一阶带隙基准电路形成负反馈环路技术，即当带隙基准电压Vbg升高时，流过电阻R1的电流增加，PMOS管M11的电流在电阻R5及电阻R6上产生的电压降低，进而抑制带隙基准电压Vbg升高，利用高温区域负反馈补偿电路与一阶带隙基准电路形成负反馈环路技术，即当带隙基准电压Vbg升高时，流过电阻R8的电流增加，PMOS管M16的电流在电阻R6上产生的电压降低，进而抑制带隙基准电压Vbg升高；同时，中温区域负反馈补偿电路中PMOS管M11的电流在电阻R5及电阻R6上产生的电压VNL1以及高温区域负反馈补偿电路中PMOS管M16的电流在电阻R6上产生的电压VNL2分别对带隙基准电压进行温度补偿，从而获得高性能的带隙基准电压。
以上这些实施例应理解为仅用于说明本发明而不用于限制本发明的保护范围。在阅读了本发明的记载的内容之后，技术人员可以对本发明作各种改动或修改，这些等效变化和修饰同样落入本发明权利要求所限定的范围。

Claims (8)

1.一种负反馈分段曲率补偿带隙基准电路，其特征在于，包括：启动电路(1)、中温区域负反馈补偿电路(2)、一阶带隙基准电路(3)及高温区域负反馈补偿电路(4)，其中，所述一阶带隙基准电路(3)的信号输出端分别接所述启动电路(1)、所述中温区域负反馈补偿电路(2)以及所述高温区域负反馈补偿电路(4)的信号输入端，所述中温区域负反馈补偿电路(2)以及所述高温区域负反馈补偿电路(4)的电信号输出端分别接所述一阶带隙基准电路(3)的电信号输入端，所述启动电路(1)的信号输出端接所述一阶带隙基准电路(3)的启动信号输入端；所述一阶带隙基准电路(3)产生一阶带隙基准参考电压，所述中温区域负反馈补偿电路(2)以及所述高温区域负反馈补偿电路(4)分别与所述一阶带隙基准电路(3)形成负反馈环路，所述中温区域负反馈补偿电路(2)的PMOS管M11的电流在电阻R5及电阻R6上产生电压VNL1，以及所述高温区域负反馈补偿电路(4)的PMOS管M16的电流在电阻R6上产生电压VNL2，电压VNL1和电压VNL2分别对所述一阶带隙基准电路(3)所产生的一阶带隙基准参考电压进行补偿，所述启动电路(1)为所述一阶带隙基准电路(3)提供启动信号；
所述启动电路(1)包括：PMOS管M1、NMOS管M2以及NMOS管M3，其中PMOS管M1的源极分别与NMOS管M3的漏极以及外部电源VDD相连，PMOS管M1的漏极分别与NMOS管M3的栅极以及NMOS管M2的漏极相连，NMOS管M2的源极与外部地GND相连。
2.根据权利要求1所述的一种负反馈分段曲率补偿带隙基准电路，其特征在于，所述一阶带隙基准电路(3)包括：PMOS管M12、PMOS管M13、NMOS管M14、NPN三极管Q1、NPN三极管Q2、NPN三极管Q3、NPN三极管Q4、电阻R3、电阻R4、电阻R5、电阻R6以及放大器A1，其中PMOS管M12的源极分别与PMOS管M13的源极以及外部电源VDD相连，PMOS管M12的栅极分别与PMOS管M13的栅极、放大器A1的输出端、PMOS管M10的栅极以及PMOS管M15的栅极相连，PMOS管M12的漏极分别与放大器A1的反相输入端、PMOS管M1的栅极、NMOS管M3的源极、NPN三极管Q1的集电极、NPN三极管Q1的基极以及NPN三极管Q3的基极相连，NPN三极管Q1的发射极分别与NPN三极管Q2的集电极以及NPN三极管Q4的基极相连，PMOS管M13的漏极分别与放大器A1的同相输入端、NPN三极管Q3的集电极以及NMOS管M14的栅极相连，NPN三极管Q3的发射极分别与NMOS管M9的栅极、PMOS管M11的栅极、PMOS管M16的栅极、NMOS管M18的栅极、NPN型三极管Q4的集电极、NPN三极管Q2的基极、NMOS管M2的栅极以及带隙基准输出端Vbg相连，NPN三极管Q4的发射极与电阻R3的一端相连，电阻R3的另一端分别与NPN三极管Q2的发射极以及电阻R4的一端相连，电阻R4的另一端分别与PMOS管M11的漏极以及电阻R5的一端相连，电阻R5的另一端分别与PMOS管M16的漏极以及电阻R6的一端相连，电阻R6的另一端分别与NMOS管M14的源极、NMOS管M14的漏极以及外部地GND相连。
3.根据权利要求1所述的一种负反馈分段曲率补偿带隙基准电路，其特征在于，所述中温区域负反馈补偿电路(2)包括：NMOS管M4、NMOS管M5、PMOS管M6、NMOS管M7、PMOS管M8、NMOS管M9、PMOS管M10、PMOS管M11、电阻R1以及电阻R2，其中PMOS管M6的源极分别与PMOS管M8的源极、PMOS管M10的源极以及外部电源VDD相连，PMOS管M6的栅极分别与PMOS管M8的栅极、PMOS管M8的漏极以及NMOS管M9的漏极相连，PMOS管M6的漏极分别与NMOS管M7的漏极、NMOS管M4的栅极以及NMOS管M5的栅极相连，NMOS管M7的栅极分别与NMOS管M4的源极以及电阻R1的一端相连，电阻R1的另一端分别与NMOS管M5的源极、NMOS管M5的漏极、电阻R2的一端以及外部地GND相连，电阻R2的另一端分别与NMOS管M7的源极以及NMOS管M9的源极相连，PMOS管M10的漏极分别与NMOS管M4的漏极以及PMOS管M11的源极相连。
4.根据权利要求1所述的一种负反馈分段曲率补偿带隙基准电路，其特征在于，所述高温区域负反馈补偿电路(4)包括：PMOS管M15、PMOS管M16、PMOS管M17、NMOS管M18、PMOS管M19、NMOS管M20、NMOS管M21、NMOS管M22、电阻R7以及电阻R8，其中PMOS管M15的源极分别与PMOS管M17的源极、PMOS管M19的源极以及外部电源VDD相连，PMOS管M15的漏极分别与PMOS管M16的源极以及NMOS管M22的漏极相连，PMOS管M17的漏极分别与PMOS管M17的栅极、PMOS管M19的栅极以及NMOS管M18的漏极相连，PMOS管M19的漏极分别与NMOS管M20的漏极、NMOS管M21的栅极以及NMOS管M22的栅极相连，NMOS管M20的源极分别与NMOS管M18的源极以及电阻R7的一端相连，电阻R7的另一端分别与NMOS管M21的源极、NMOS管M21的漏极、电阻R8的一端以及外部地GND相连，电阻R8的另一端分别与NMOS管M22的源极以及NMOS管M20的栅极相连。
5.根据权利要求2所述的一种负反馈分段曲率补偿带隙基准电路，其特征在于，所述一阶带隙基准电路(3)中，放大器A1的低频增益Ad有Ad>>1，PMOS管M12与PMOS管M13具有相同的沟道宽长比，NPN三极管Q1的发射极面积是NPN三极管Q3的m倍，NPN三极管Q4的发射极面积是NPN三极管Q2的m倍，电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7以及电阻R8采用同一种材料，PMOS管M12的漏极电流I12以及PMOS管M13的漏极电流I13在电阻R4、电阻R5以及电阻R6产生的电压VPTAT与NPN三极管Q2的基极-发射极电压VBE2进行求和得到一阶带隙基准电压Vbg1，其为
Figure FDA0003290787620000031
其中，R3为电阻R3的阻值，R4为电阻R4的阻值，R5为电阻R5的阻值，R6为电阻R6的阻值，VT为热电压；电压VEB2具有负温度特性，因子
Figure FDA0003290787620000032
具有正温度特性，电压Vbg1为一阶带隙基准参考电压。
6.根据权利要求3所述的一种负反馈分段曲率补偿带隙基准电路，其特征在于，所述中温区域负反馈补偿电路(2)中，PMOS管M10的沟道宽长比为PMOS管M12的k1倍，PMOS管M6、PMOS管M8、NMOS管M7、NMOS管M9与电阻R2构成放大器且其低频增益远远大于1，NMOS管M4的漏极电路I4为I4＝Vbg/R1，其中，R1为电阻R1的阻值，Vbg为负反馈分段曲率补偿带隙基准电路的输出电压，通过优化电阻R1的阻值以及参数k1，PMOS管M11的电流I11在电阻R5及电阻R6上产生的电压VNL1为
Figure FDA0003290787620000041
其中，T为绝对温度，T1为参考温度，且T1大于室温Tr，R3为电阻R3的阻值，R5为电阻R5的阻值，R6为电阻R6的阻值，m为NPN三极管Q1发射极面积与NPN三极管Q3发射极面积之比，VT为热电压。
7.根据权利要求4所述的一种负反馈分段曲率补偿带隙基准电路，其特征在于，所述高温区域负反馈补偿电路中(4)，PMOS管M15的沟道宽长比是PMOS管M13的k2倍，PMOS管M17、PMOS管M19、NMOS管M18、NMOS管M20与电阻R7构成放大器且其直流增益远远大于1，则NMOS管M22的漏极电路I22为I22＝Vbg/R8，其中，R8为电阻R8的阻值，Vbg为负反馈分段曲率补偿带隙基准电路的输出电压，通过优化电阻R8的阻值以及参数k2，PMOS管M16的电流在电阻R6上产生的电压VNL2为
Figure FDA0003290787620000042
其中，m为NPN三极管Q1发射极面积与NPN三极管Q3发射极面积之比，T为绝对温度，T2为参考温度，且T2大于参考温度T1，R3为电阻R3的阻值，R6为电阻R6的阻值，m为NPN三极管Q1发射极面积与NPN三极管Q3发射极面积之比，VT为热电压。
8.根据权利要求1-7之一所述的一种负反馈分段曲率补偿带隙基准电路，其特征在于，所述的负反馈分段曲率补偿带隙基准电路的输出电压Vbg为VREF＝Vbg1+VNL1+VNL2，其中Vbg1由正温度系数电压以及负温度系数电压加权求和实现的一阶带隙基准参考电压，VNL1为所述中温区域负反馈补偿电路(2)的PMOS管M11的电流在电阻R5及电阻R6上产生电压，VNL2为所述高温区域负反馈补偿电路(4)的PMOS管M16的电流在电阻R6上产生电压，因子VNL1以及VNL2补偿Vbg1的高阶温度非线性，从而获得高阶温度补偿的带隙基准参考电压。
CN202010733435.2A 2020-07-27 2020-07-27 一种负反馈分段曲率补偿带隙基准电路 Active CN111930169B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010733435.2A CN111930169B (zh) 2020-07-27 2020-07-27 一种负反馈分段曲率补偿带隙基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010733435.2A CN111930169B (zh) 2020-07-27 2020-07-27 一种负反馈分段曲率补偿带隙基准电路

Publications (2)

Publication Number Publication Date
CN111930169A CN111930169A (zh) 2020-11-13
CN111930169B true CN111930169B (zh) 2022-02-11

Family

ID=73314224

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010733435.2A Active CN111930169B (zh) 2020-07-27 2020-07-27 一种负反馈分段曲率补偿带隙基准电路

Country Status (1)

Country Link
CN (1) CN111930169B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113825287A (zh) * 2021-10-12 2021-12-21 重庆新源辉光电科技有限公司 一种基于5g技术的水下灯控制系统
CN113891517A (zh) * 2021-10-12 2022-01-04 重庆新源辉光电科技有限公司 一种无线传输led水下灯控制系统
CN114489222B (zh) * 2022-02-10 2024-07-19 重庆邮电大学 一种用于电源芯片的带隙基准电路
CN114489223B (zh) * 2022-02-21 2024-07-19 重庆邮电大学 一种用于dc-dc开关电源芯片的高psrr带隙电压源电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201104381A (en) * 2009-07-21 2011-02-01 Univ Nat Taipei Technology A proportional to absolute temperature current and voltage of bandgap reference with start-up circuit
CN102012715A (zh) * 2010-11-24 2011-04-13 天津泛海科技有限公司 高阶曲率补偿的带隙基准电压源
CN202110463U (zh) * 2011-05-11 2012-01-11 电子科技大学 一种可变曲率补偿的带隙电压基准源
CN102541133A (zh) * 2011-05-11 2012-07-04 电子科技大学 一种全温度范围补偿的电压基准源
CN104977969A (zh) * 2015-06-30 2015-10-14 重庆邮电大学 一种高电源抑制比高阶曲率补偿的带隙基准参考电路
CN106774592A (zh) * 2016-12-14 2017-05-31 重庆邮电大学 一种无双极晶体管的高阶温度补偿带隙基准参考电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7113025B2 (en) * 2004-04-16 2006-09-26 Raum Technology Corp. Low-voltage bandgap voltage reference circuit
US8179115B2 (en) * 2009-07-15 2012-05-15 AiceStar Technology (Suzhou) Corporation Bandgap circuit having a zero temperature coefficient
CN103869865B (zh) * 2014-03-28 2015-05-13 中国电子科技集团公司第二十四研究所 温度补偿带隙基准电路
CN106774616B (zh) * 2016-12-22 2017-11-24 四川知微传感技术有限公司 一种高阶温度补偿的低温漂基准源电路
CN109613951B (zh) * 2018-11-30 2024-01-23 宁波德晶元科技有限公司 一种带自启动电路的带隙基准源电路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201104381A (en) * 2009-07-21 2011-02-01 Univ Nat Taipei Technology A proportional to absolute temperature current and voltage of bandgap reference with start-up circuit
CN102012715A (zh) * 2010-11-24 2011-04-13 天津泛海科技有限公司 高阶曲率补偿的带隙基准电压源
CN202110463U (zh) * 2011-05-11 2012-01-11 电子科技大学 一种可变曲率补偿的带隙电压基准源
CN102541133A (zh) * 2011-05-11 2012-07-04 电子科技大学 一种全温度范围补偿的电压基准源
CN104977969A (zh) * 2015-06-30 2015-10-14 重庆邮电大学 一种高电源抑制比高阶曲率补偿的带隙基准参考电路
CN106774592A (zh) * 2016-12-14 2017-05-31 重庆邮电大学 一种无双极晶体管的高阶温度补偿带隙基准参考电路

Also Published As

Publication number Publication date
CN111930169A (zh) 2020-11-13

Similar Documents

Publication Publication Date Title
CN111930169B (zh) 一种负反馈分段曲率补偿带隙基准电路
CN106774592B (zh) 一种无双极晶体管的高阶温度补偿带隙基准参考电路
CN108664072B (zh) 一种高阶温度补偿带隙基准电路
CN104977969B (zh) 一种高电源抑制比高阶曲率补偿的带隙基准参考电路
CN102193574B (zh) 一种高阶曲率补偿的带隙基准电压源
CN112034921B (zh) 一种基于跨导线性环路技术的高阶带隙基准电路
CN113031690B (zh) 一种低温漂的高阶温度补偿mos带隙基准电路
CN110794913B (zh) 一种采用负反馈箝位技术的带隙基准电路
CN112859996B (zh) 一种低压高精度带隙基准电路
CN111158421B (zh) 一种分段补偿的带隙基准电压源电路
CN105786077A (zh) 一种无运放高阶温漂补偿的带隙基准电路
CN216719001U (zh) 一种基于Brokaw结构的低温漂带隙基准电压源
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
CN115877907A (zh) 一种带隙基准源电路
CN113467562B (zh) 一种无运放带隙基准源
CN104216458B (zh) 一种温度曲率互补基准源
CN211956253U (zh) 温度补偿带隙基准电路
CN116880644A (zh) 一种高阶曲率温度补偿带隙基准电路
CN114489223B (zh) 一种用于dc-dc开关电源芯片的高psrr带隙电压源电路
CN219016862U (zh) 一种指数型温度补偿的无运放带隙基准电路
CN114489222B (zh) 一种用于电源芯片的带隙基准电路
CN116679789A (zh) 一种采用二阶温度补偿的带隙基准电压源及其工作方法
CN202067172U (zh) 一种全温度范围补偿的电压基准源
CN115840486A (zh) 一种曲率补偿带隙基准电路
CN115657781A (zh) 一种自缓冲环路控制技术的带隙基准源电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant