CN115599158A - 带隙电压基准电路 - Google Patents

带隙电压基准电路 Download PDF

Info

Publication number
CN115599158A
CN115599158A CN202211274522.1A CN202211274522A CN115599158A CN 115599158 A CN115599158 A CN 115599158A CN 202211274522 A CN202211274522 A CN 202211274522A CN 115599158 A CN115599158 A CN 115599158A
Authority
CN
China
Prior art keywords
current
transistor
module
voltage
branch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211274522.1A
Other languages
English (en)
Inventor
孙恬静
陈雷铖
卫梦昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Shenlian Microelectronics Technology Co ltd
Original Assignee
Hangzhou Shenlian Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Shenlian Microelectronics Technology Co ltd filed Critical Hangzhou Shenlian Microelectronics Technology Co ltd
Priority to CN202211274522.1A priority Critical patent/CN115599158A/zh
Publication of CN115599158A publication Critical patent/CN115599158A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种带隙电压基准电路包括带隙核心模块，用于采用双极结型晶体管产生具有正温度系数的第一电流和第二电流；电流偏置模块，用于向带隙核心模块提供偏置电流；以及基准电压输出模块，包括依次连接的第一电流支路和负温度系数电压产生模块，第一电流支路用于复制第二电流，基准电压输出端模块通过采用第二电流对负温度系数电压产生模块生成的负温度系数电压进行补偿，输出与温度无关的基准电压，其中，基准电压输出模块还包括与第一电流支路并联的第二电流支路，第二电流支路通过镜像第二电流向所述基准电压的输出节点提供第一补偿电流，以消除双极结型晶体管的共发射极放大倍数的影响，降低基准电压的温漂。

Description

带隙电压基准电路
技术领域
本发明涉及开关电源技术领域，特别涉及一种带隙电压基准电路。
背景技术
电压基准作为一个电路系统的重要模块，为其余电路模块建立了一个在工艺、电源电压、环境温度(PVT)变化下维持恒定的输出电压，是电路系统不可缺少的芯片之一，应用广泛。带隙电压基准是指输出电压接近硅带隙电压的电压基准，硅带隙电压为硅半导体材料在0K温度下的带隙电压，一般为1.17V，由BJT(Bipolar JunctionTransistor，双极结型晶体管)产生，在CMOS工艺中的BJT由于其较低的共发射极放大倍数β，使其产生了较大的非线性误差，导致CMOS工艺下的带隙电压基准较之双极性工艺下的带隙电压基准的温漂很差。此外，CMOS工艺中利用运算放大器控制带隙基准核心的PNP管产生一个PTAT(Proportional to Absolute Temperature，正比于绝对温度)电压，又再一次将运算放大器的失调电压引入的误差放大，进一步恶化了带隙电压基准的温漂。
为了解决上面的问题，现有技术利用相对于PNP管β较大的NPN管来减小β的误差(β为三极管的共发射极放大倍数)；同时为了避免运算放大器失调电压的影响，用电流镜来产生带隙电压基准，但是该方法仅对三极管的基极-发射极电压VBE中的线性部分进行了补偿，并没有对三极管的基极-发射极电压VBE中的非线性项进行补偿，即没有做曲率补偿。
因此，有待提出一种新的带隙电压基准电路，以解决上述问题。
发明内容
鉴于上述问题，本发明的目的在于提供一种带隙电压基准电路，可以对基准电压进行曲率补偿，从而有效降低基准电压的温漂。
根据本发明的一方面，提供一种带隙电压基准电路，包括带隙核心模块，用于采用双极结型晶体管产生具有正温度系数的第一电流和第二电流；电流偏置模块，用于向所述带隙核心模块提供偏置电流；以及基准电压输出模块，包括依次连接的第一电流支路和负温度系数电压产生模块，所述第一电流支路用于复制所述第二电流，所述基准电压输出端模块通过采用所述第二电流对所述负温度系数电压产生模块生成的负温度系数电压进行补偿，输出与温度无关的基准电压，其中，所述基准电压输出模块还包括与所述第一电流支路并联的第二电流支路，所述第二电流支路通过镜像所述第二电流向所述基准电压的输出节点提供第一补偿电流，以消除所述双极结型晶体管的共发射极放大倍数的影响。
可选地，所述基准电压输出模块还包括与所述第一电流支路并联的第三电流支路，所述第三电流支路通过镜像所述偏置电流向所述输出节点提供第二补偿电流，以补偿所述负温度系数电压中的非线性部分。
可选地，所述第二电流
Figure BDA0003895925350000021
其中，Iptat为所述第一电流，β为双极结型晶体管的共发射极放大倍数。
可选地，所述第一补偿电流I2＝11/β，其中，I1为所述第二电流，β为双极结型晶体管的共发射极放大倍数。
可选地，所述偏置电流
Figure BDA0003895925350000022
其中，Iptat为所述第一电流，β为双极结型晶体管的共发射极放大倍数。
可选地，所述第二补偿电流I3＝(x*I4)/β，其中，x为所述第三电流支路镜像所述偏置电流的镜像比，I4为所述偏置电流，β为双极结型晶体管的共发射极放大倍数。
可选地，所述第二电流支路包括第九晶体管，第一端接电源，控制端接所述带隙核心模块，用于镜像所述第二电流并输出；电流处理模块，输入端接所述第九晶体管的第二端，输出端接所述负温度系数电压产生模块，用于根据所述第九晶体管的输出电流产生所述第一补偿电流。
可选地，所述第三电流支路包括第十三晶体管，第一端接电源，控制端接所述电流偏置模块，用于镜像所述偏置电流并输出；电流处理模块，输入端接所述第十三晶体管的第二端，输出端接所述负温度系数电压产生模块，用于根据所述第十三晶体管的输出电流产生所述第二补偿电流。
可选地，所述第二电流支路和所述第三电流支路共用所述电流处理模块。
可选地，所述电流处理模块包括第四三极管，第一端接所述第九晶体管的第二端和所述第十三晶体管的第二端，第二端接地；第十晶体管，第一端接电源，第二端接控制端；第十一晶体管，第一端接所述第十晶体管的第二端，控制端接所述第四三极管的第一端，第二端接所述第四三极管的控制端；第十二晶体管，第一端接电源，控制端接所述第十晶体管的控制端，第二端接所述负温度系数电压产生模块。
可选地，所述第四三极管为NPN管。
可选地，所述第十一晶体管为NMOS管，所述第九晶体管、所述第十晶体管、所述第十二晶体管和所述第十三晶体管为PMOS管。
本发明提供的带隙电压基准电路包括电流偏置模块、带隙核心模块以及基准电压输出模块，其中，基准电压输出模块包括第一电流支路和和负温度系数电压产生模块，第一电流支路复制带隙核心模块产生的与温度成正比的第二电流，以对负温度系数电压产生模块生成的负温度系数电压进行补偿，生成与温度无关的基准电压，第二电流支路通过镜像第二电流向基准电压的输出节点提供第一补偿电流，以消除了β对基准电压的影响，从而有效对基准电压进行线性补偿，减小基准电压的温漂。
在优选的实施例中，基准电压输出模块还包括第三电流支路，第三电流支路镜像电流偏置模块产生偏置电流以向基准电压的输出节点提供第二补偿电流，补偿负温度系数电压的非线性部分，从而对基准电压进行曲率补偿。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出了根据现有技术的带隙电压基准电路的电路示意图；
图2示出了根据现有技术的带隙电压基准的温漂示意图；
图3示出了根据本发明实施例的带隙电压基准电路的结构示意图；
图4示出了根据本发明实施例的基准电压输出模块的连接示意图；
图5示出了根据本发明实施例的带隙电压基准的温漂示意图。
具体实施方式
以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件或者模块采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件或电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的，或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
同时，在本专利说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域普通技术人员应当可理解，硬件制造商可能会用不同的名词来称呼同一个组件。本专利说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。
此外，还需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或者操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本申请中，MOS管(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应晶体管)包括第一端、第二端和控制端，在MOS管的导通状态，电流从第一端流至第二端。PMOS管的第一端、第二端和控制端分别为源极、漏极和栅极，NMOS管的第一端、第二端和控制端分别为漏极、源极和栅极。三极管(又称为双极型晶体管)包括第一端、第二端和控制端，在三极管的导通状态，电流从第一端流至第二端。PNP管的第一端、第二端和控制端分别为发射极、集电极和基极，NPN管的第一端、第二端和控制端分别为集电极、发射极和基极。
图1示出了根据现有技术的带隙电压基准电路的电路示意图，如图1所示，带隙电压基准电路100包括电流偏置模块110、带隙核心模块120以及基准电压输出模块130。
其中，带隙核心模块120包括晶体管M1、晶体管M2、三极管Q1、三极管Q2、电阻R1以及用于使三极管Q1和Q2的集电极电流相等的晶体管M6和M7，带隙核心模块120采用三极管Q1和Q2产生与温度成正比的第一电流Iptat，
Figure BDA0003895925350000051
其中，N表示三极管Q1和Q2的发射极的面积之比，
Figure BDA0003895925350000052
为热电压，T是温度，k是玻尔兹曼常数，q是电子电荷量。
电流偏置模块110包括晶体管M3-M5，用于提供偏置电流以偏置三极管Q1和Q2的基极电流。
基准电压输出模块130包括负温度系数电压产生模块131以及晶体管M8，负温度系数电压产生模块131包括三极管Q3和电阻R2，晶体管M8用于复制晶体管M7上的电流，该电流经过电阻R2后产生PTAT电压对负温度系数电压产生模块131生成的负温度系数电压VBE中负的温度系数进行抵消，以对三极管Q3与晶体管M8的公共节点输出的基准电压VBG2产生一阶温度补偿，从而提供带隙电压基准。
上述电路仅对负温度系数电压VBE中的线性部分进行了补偿，并没有对负温度系数电压VBE中的非线性项进行补偿，即没有做曲率补偿，且上述电路中流经电阻R2的电流等于三极管Q2的集电极电流是电阻R1上的第一电流Iptat的
Figure BDA0003895925350000061
(β为三极管的共发射极放大倍数)倍，由于NPN管的β较小，使得此倍数不可能近似为1，导致一阶温度补偿存在较大误差。
图2示出了根据现有技术的带隙基准电压的温漂示意图，图2中VBG1为现有技术未进行温度补偿的基准电压的曲线，VBG2为现有技术采用图1中的电路进行温度补偿后的基准电压的曲线，从图2可以看出，未进行温度补偿时基准电压VBG1的温漂约为9.3mV，而使用现有技术进行温度补偿后的基准电压VBG2的温漂约为4.7mV，相对于未进行温度补偿的电路其基准电压的温漂有明显降低，但是依旧存在较严重的温漂。
图3示出了根据本发明实施例的带隙电压基准电路的结构示意图，如图3所示，本发明提供了一种带隙电压基准电路200，包括电流偏置模块210、带隙核心模块220以及基准电压输出模块230。
带隙核心模块220用于采用双极结型晶体管产生与温度成正比的第一电流Iptat，第一电流Iptat的公式如下：
Figure BDA0003895925350000062
其中，N表示三极管Q1和Q2的发射极的面积之比，
Figure BDA0003895925350000063
为热电压，T是温度，k是玻尔兹曼常数，q是电子电荷量。
带隙核心模块220包括依次连接于电源VDD与接地端之间的晶体管M6、晶体管M1和三极管Q1，以及依次连接于电源VDD与接地端之间的晶体管M7、晶体管M2、三极管Q2和电阻R1，其中，晶体管M6和晶体管M7的控制端相连，晶体管M7的控制端还与其第二端相连，晶体管M1和晶体管M2的控制端相连，晶体管M1的控制端与第一端相连，三极管Q1和三极管Q2的基极互连，第一电流Iptat流经电阻R1，晶体管M6和晶体管M7用于保证三极管Q1和Q2的集电极电流相等。
电流偏置模块210用于向带隙核心模块220提供偏置电流I4以偏置三极管Q1和Q2的基极电流，偏置电流I4的公式如下：
Figure BDA0003895925350000071
电流偏置模块210包括依次连接于电源VDD与接地端之间的晶体管M3和晶体管M4，以及连接于电源VDD与三极管Q1和Q2的公共节点A之间的晶体管M5，其中，晶体管M3和晶体管M5的控制端互连，晶体管M3的第二端与控制端相连，晶体管M4的控制端与晶体管M1的第一端相连于节点B。
基准电压输出模块230包括包括依次连接的第一电流支路2311和负温度系数电压产生模块232，第一电流支路2311用于复制带隙核心模块220根据第一电流Iptat产生的第二电流I1，基准电压输出模块230通过采用第二电流I1对负温度系数电压产生模块232生成的负温度系数电压VBE进行补偿，输出与温度无关的基准电压VBG，其中，第一电流支路2311和负温度系数电压产生模块232的中间节点为基准电压VBG的输出节点。
基准电压输出模块230还包括与第一电流支路2311并联的第二电流支路2312，第二电流支路2312通过镜像第二电流I1向基准电压VBG的输出节点提供第一补偿电流I2，以消除双极结型晶体管的共发射极放大倍数的影响，第一补偿电流I2的公式如下：
Figure BDA0003895925350000072
基准电压输出模块230还包括与第一电流支路2311并联的第三电流支路2313，第三电流支路2313通过镜像偏置电流I4向输出节点提供第二补偿电流I3，第三电流支路2313与偏置电流I4的镜像比为1：x，第二补偿电流I3的公式如下：
Figure BDA0003895925350000073
由于β和温度的非线性关系，使得第二补偿电流I3的温度特性存在非线性特性，通过调节x(x为实数)的值可以补偿负温度系数电压VBE的非线性部分，从而对基准电压VBG进行曲率补偿。
三极管的基极-发射极电压VBE的温度特性见公式(1)：
Figure BDA0003895925350000081
其中，VG0为接近0K温度时硅的带隙电压，VTr为参考温度Tr下的热电压，η是一个常数，和工艺相关，约等号是等号后公式的泰勒展开，后两项分别代表了和温度相关的一阶项(或者线性项)和非线性项。
β本身也存在和温度相关的非线性特性，见公式(2)：
Figure BDA0003895925350000082
其中，β∞为最大的共射极电流增益，ΔEG是发射极带隙缩小系数，其和发射极的掺杂水平相关。
根据本发明的带隙电压基准电路200得到的基准电压VBG见公式(3)：
Figure BDA0003895925350000083
其中，第二项为负温度系数电压VBE和温度相关的线性项，其和第五项可以通过调整电阻R1和电阻R2的比例来抵消，第三项为负温度系数电压VBE和温度相关的非线性项，其和第四项可以通过调整系数x的值相抵消，最后得到和温度无关的基准电压VBG。
图4示出了根据本发明实施例的基准电压输出模块的连接示意图。如图4所示，基准电压输出模块230包括晶体管M8-M13，三极管Q3-Q4以及电阻R2，其中，晶体管M10-M12以及三极管Q4构成电流处理模块333，三极管Q3和电阻R2构成负温度系数电压产生模块332。
上述所述的第一电流支路2311包括晶体管M8，晶体管M8的第一端接电源VDD，控制端与晶体管M7的控制端相连，第二端接负温度系数电压产生模块332中的三极管Q3的第一端。
上述所述的第二电流支路2312包括晶体管M9和电流处理模块333，晶体管M9的第一端接电源VDD，控制端与晶体管M7的控制端相连，第二端接电流处理模块333。
上述所述的第三电流支路2313包括晶体管M13和电流处理模块333，晶体管M13的第一端接电源VDD，控制端与晶体管M5的控制端相连，第二端接电流处理模块333。
在本实施例中，第二电流支路2312和第三电流支路2313共用电流处理模块333，在另一实施例中，第二电流支路2312和第三电流支路2313也可以不共用电流处理模块333。
电流处理模块333中的三极管Q4的第一端与晶体管M9的第二端和晶体管M13的第二端相连，第二端接地；晶体管M10的第一端接电源VDD，控制端和第二端相连；晶体管M11的第一端接晶体管M10的第二端，第二端接三极管Q4的控制端，控制端接三极管Q4的第一端；晶体管M12的第一端接电源VDD，第二端接三极管Q3的第一端，控制端接晶体管M10的控制端。
晶体管M8与晶体管M7构成电流镜，晶体管M8用于复制晶体管M7的第二电流I1，第二电流I1由晶体管M8的第二端输出至三极管Q3的基极。
晶体管M9与晶体管M7构成电流镜，晶体管M9用于1：1镜像晶体管M7的第二电流I1，并将其经电流处理模块333处理后得到第一补偿电流I2，第一补偿电流I2由晶体管M12的第二端输出至三极管Q3的基极。
晶体管M13与晶体管M5构成电流镜，晶体管M13用于1：x镜像晶体管M5的偏置电流I4，并将其经电流处理模块333处理后第二补偿电流I3，第二补偿电流I3由晶体管M12的第二端输出至三极管Q3的基极。
进一步地，在本申请中，晶体管M1-M2、晶体管M4、晶体管M11为NMOS管，晶体管M3、晶体管M5-M10、晶体管M12-M13为PMOS管，三极管Q1-Q4为NPN管。
图5示出了根据本发明实施例的带隙电压基准的温漂示意图，如图5所示，基准电压VBG的温漂仅为0.9mV，与现有技术的9.3mV和4.7mV相比，有效改善了基准电压VBG的温漂。
本发明实施例提供的带隙电压基准电路包括电流偏置模块、带隙核心模块以及基准电压输出模块，其中，基准电压输出模块包括依次连接的第一电流支路和负温度系数电压产生模块，第一电流支路复制带隙核心模块产生的与温度成正比的第二电流11，以对负温度系数电压产生模块生成的负温度系数电压进行补偿，生成与温度无关的基准电压，第二电流支路通过镜像第二电流11向基准电压的输出节点提供第一补偿电流12，以消除了β对基准电压的影响，从而有效对基准电压进行线性补偿，减小基准电压的温漂。
此外，基准电压输出模块还包括第三电流支路，第三电流支路镜像电流偏置模块产生偏置电流向基准电压的输出节点提供第二补偿电流I3，以补偿负温度系数电压的非线性部分，从而对基准电压进行曲率补偿。
依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求及其等效物所界定的范围为准。

Claims (12)

1.一种带隙电压基准电路，包括：
带隙核心模块，用于采用双极结型晶体管产生具有正温度系数的第一电流和第二电流；
电流偏置模块，用于向所述带隙核心模块提供偏置电流；以及
基准电压输出模块，包括依次连接的第一电流支路和负温度系数电压产生模块，所述第一电流支路用于复制所述第二电流，所述基准电压输出端模块通过采用所述第二电流对所述负温度系数电压产生模块生成的负温度系数电压进行补偿，输出与温度无关的基准电压，
其中，所述基准电压输出模块还包括与所述第一电流支路并联的第二电流支路，所述第二电流支路通过镜像所述第二电流向所述基准电压的输出节点提供第一补偿电流，以消除所述双极结型晶体管的共发射极放大倍数的影响。
2.根据权利要求1所述的带隙电压基准电路，其中，所述基准电压输出模块还包括：
与所述第一电流支路并联的第三电流支路，所述第三电流支路通过镜像所述偏置电流向所述输出节点提供第二补偿电流，以补偿所述负温度系数电压中的非线性部分。
3.根据权利要求1所述的带隙电压基准电路，其中，
所述第二电流
Figure FDA0003895925340000011
其中，Iptat为所述第一电流，β为双极结型晶体管的共发射极放大倍数。
4.根据权利要求3所述的带隙电压基准电路，其中，
所述第一补偿电流I2＝11/β，其中，I1为所述第二电流，β为双极结型晶体管的共发射极放大倍数。
5.根据权利要求2所述的带隙电压基准电路，其中，
所述偏置电流
Figure FDA0003895925340000012
其中，Iptat为所述第一电流，β为双极结型晶体管的共发射极放大倍数。
6.根据权利要求5所述的带隙电压基准电路，其中，
所述第二补偿电流I3＝(x*I4)/β，其中，x为所述第三电流支路镜像所述偏置电流的镜像比，I4为所述偏置电流，β为双极结型晶体管的共发射极放大倍数。
7.根据权利要求2所述的带隙电压基准电路，其中，所述第二电流支路包括：
第九晶体管，第一端接电源，控制端接所述带隙核心模块，用于镜像所述第二电流并输出；
电流处理模块，输入端接所述第九晶体管的第二端，输出端接所述负温度系数电压产生模块，用于根据所述第九晶体管的输出电流产生所述第一补偿电流。
8.根据权利要求7所述的带隙电压基准电路，其中，所述第三电流支路包括：
第十三晶体管，第一端接电源，控制端接所述电流偏置模块，用于镜像所述偏置电流并输出；
电流处理模块，输入端接所述第十三晶体管的第二端，输出端接所述负温度系数电压产生模块，用于根据所述第十三晶体管的输出电流产生所述第二补偿电流。
9.根据权利要求8所述的带隙电压基准电路，其中，所述第二电流支路和所述第三电流支路共用所述电流处理模块。
10.根据权利要求9所述的带隙电压基准电路，其中，所述电流处理模块包括：
第四三极管，第一端接所述第九晶体管的第二端和所述第十三晶体管的第二端，第二端接地；
第十晶体管，第一端接电源，第二端接控制端；
第十一晶体管，第一端接所述第十晶体管的第二端，控制端接所述第四三极管的第一端，第二端接所述第四三极管的控制端；
第十二晶体管，第一端接电源，控制端接所述第十晶体管的控制端，第二端接所述负温度系数电压产生模块。
11.根据权利要求10所述的带隙电压基准电路，其中，所述第四三极管为NPN管。
12.根据权利要求11所述的带隙电压基准电路，其中，所述第十一晶体管为NMOS管，所述第九晶体管、所述第十晶体管、所述第十二晶体管和所述第十三晶体管为PMOS管。
CN202211274522.1A 2022-10-18 2022-10-18 带隙电压基准电路 Pending CN115599158A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211274522.1A CN115599158A (zh) 2022-10-18 2022-10-18 带隙电压基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211274522.1A CN115599158A (zh) 2022-10-18 2022-10-18 带隙电压基准电路

Publications (1)

Publication Number Publication Date
CN115599158A true CN115599158A (zh) 2023-01-13

Family

ID=84846645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211274522.1A Pending CN115599158A (zh) 2022-10-18 2022-10-18 带隙电压基准电路

Country Status (1)

Country Link
CN (1) CN115599158A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115877908A (zh) * 2023-03-02 2023-03-31 盈力半导体(上海)有限公司 一种带隙电压基准电路及其二阶非线性校正电路和芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115877908A (zh) * 2023-03-02 2023-03-31 盈力半导体(上海)有限公司 一种带隙电压基准电路及其二阶非线性校正电路和芯片
CN115877908B (zh) * 2023-03-02 2023-04-28 盈力半导体(上海)有限公司 一种带隙电压基准电路及其二阶非线性校正电路和芯片

Similar Documents

Publication Publication Date Title
US10671109B2 (en) Scalable low output impedance bandgap reference with current drive capability and high-order temperature curvature compensation
US7750728B2 (en) Reference voltage circuit
US7170336B2 (en) Low voltage bandgap reference (BGR) circuit
CN111338417B (zh) 电压基准源以及基准电压输出方法
JP5085238B2 (ja) 基準電圧回路
JP2000330658A (ja) 電流源および電流の発生方法
JP2014086000A (ja) 基準電圧発生回路
US20100007324A1 (en) Voltage reference electronic circuit
CN115599158A (zh) 带隙电压基准电路
CN113467562B (zh) 一种无运放带隙基准源
US7719341B2 (en) MOS resistor with second or higher order compensation
TWI716323B (zh) 電壓產生器
CN116404991B (zh) 一种电压转电流放大电路、模拟数字转换器以及电子设备
US9304528B2 (en) Reference voltage generator with op-amp buffer
US6771055B1 (en) Bandgap using lateral PNPs
CN115877903A (zh) 带隙基准电压源电路
WO2022228407A1 (zh) 一种固态直流电压参考电路
CN112947668B (zh) 具有高阶温度补偿的带隙基准电压生成电路
CN114690842B (zh) 一种用于偏置双极型晶体管的电流源电路
Hu et al. A 1.2 V supply 0.58 ppm/° C CMOS bandgap voltage reference
CN103309395A (zh) 带隙基准电路
CN111061329A (zh) 一种高环路增益双环负反馈的带隙基准电路
CN117519403B (zh) 一种带隙基准电路以及电子设备
CN112015226B (zh) 一种宽电源电压范围的高精度电压基准源
CN114721458B (zh) 一种采用指数补偿的带隙基准电压源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination