CN111338417B - 电压基准源以及基准电压输出方法 - Google Patents

电压基准源以及基准电压输出方法 Download PDF

Info

Publication number
CN111338417B
CN111338417B CN202010236988.7A CN202010236988A CN111338417B CN 111338417 B CN111338417 B CN 111338417B CN 202010236988 A CN202010236988 A CN 202010236988A CN 111338417 B CN111338417 B CN 111338417B
Authority
CN
China
Prior art keywords
voltage
temperature coefficient
current
node
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010236988.7A
Other languages
English (en)
Other versions
CN111338417A (zh
Inventor
刘飞
李涵哲
霍宗亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202010236988.7A priority Critical patent/CN111338417B/zh
Publication of CN111338417A publication Critical patent/CN111338417A/zh
Application granted granted Critical
Publication of CN111338417B publication Critical patent/CN111338417B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

本发明公开了一种电压基准源以及基准电压输出方法，所述电压基准源包括：偏置电流产生模块和基准电压产生模块，所述偏置电流产生模块用于输出偏置电流，所述基准电压产生模块用于基于所述偏置电流产生正温度系数电压和负温度系数电压，并基于所述正温度系数电压和负温度系数电压叠加后输出基准电压，通过修调电路对流经正温度系数电压产生电路的电流进行调节，以调节所述基准电压的温度系数，从而实现基准电压的温度系数接近为零，并且该电压基准源可以实现低供电电压和超低功耗。

Description

电压基准源以及基准电压输出方法
技术领域
本发明涉及电子技术领域，尤其是涉及一种电压基准源以及基准电压输出方法。
背景技术
电压基准源是模拟和数模混合集成电路中的关键电路，不同应用对其性能提出了不同要求。便携式系统中的供电电压往往很低，对功耗要求苛刻，尤其待机时往往要求提供超低功耗基准电压。
现有的电压基准源的供电电压通常大于1V，不适用于低供电电压系统，且无法做到超低功耗。
发明内容
有鉴于此，本发明提供了一种电压基准源以及基准电压输出方法，方案如下：
一种电压基准源，所述电压基准源包括：
偏置电流产生模块，所述偏置电流产生模块用于输出偏置电流；
基准电压产生模块，所述基准电压产生模块用于基于所述偏置电流产生正温度系数电压和负温度系数电压，以输出基准电压；所述基准电压产生模块包括：电流镜电路、修调电路、正温度系数电压产生电路以及负温度系数电压产生电路；
所述电流镜电路用于基于所述偏置电流输出第一电流和第二电流；
所述正温度系数电压产生电路用于基于所述第一电流产生所述正温度系数电压；
所述负温度系数电压产生电路用于基于所述第二电流产生所述负温度系数电压，基于所述负温度系数电压以及所述正温度系数电压，叠加输出基准电压；
所述修调电路用于输出修调电流，对流经所述正温度系数电压产生电路的电流进行调节，以调节所述基准电压的温度系数。
优选的，在上述的电压基准源中，所述电流镜电路包括：第一PMOS、第二PMOS和第三PMOS；
所述第一PMOS、所述第二PMOS和所述第三PMOS的源极均与电源连接；
所述第一PMOS、所述第二PMOS和所述第三PMOS的栅极均与第一节点连接，所述第一PMOS的漏极连接所述第一节点；
其中，所述第一节点连接所述偏置电流产生模块，以输入所述偏置电流；所述第二PMOS的漏极用于输出所述第一电流；所述第三PMOS的漏极用于输出所述第二电流。
优选的，在上述的电压基准源中，所述修调电路用于基于所述偏置电流输出修调电流，通过所述修调电流调节所述正温度系数电压产生模块中电流。
优选的，在上述的电压基准源中，所述修调电路包括N个修调支路，N为正整数，每个修调支路由一个修调晶体管和一个MOS开关串联组成；
所述修调支路的修调晶体管源极与电源连接，其漏极通过所对应的MOS开关与所述第二节点连接，其栅极与所述第一节点连接，所述MOS开关的栅极与数字控制端连接；其中，所述第一节点连接所述偏置电流产生模块，以输入所述偏置电流；所述第二节点用于向所述正温度系数产生电路输入所述修调电流，通过所述修调开关，调节所述修调电流，以对流经所述正温度系数电压产生电路的电流进行调节。
优选的，在上述的电压基准源中，所述正温度系数产生电路用于基于输入所述第一电流，通过第二节点输出所述正温度系数电压，且通过所述第二节点输入所述修调电流；
所述负温度系数电压产生电路用于基于输入的所述第二电流产生所述负温度系数电压，以及通过叠加所述正温度系数电压，输出所述基准电压。
优选的，在上述的电压基准源中，所述正温度系数电压产生电路包括：第一NMOS和第二NMOS；
所述第一NMOS的栅极和漏极均与第三节点连接，其源极与所述第二节点连接；
所述第二NMOS的栅极与所述第三节点连接，其漏极与所述第二节点连接，其源极接地；
其中，所述第三节点用于输入所述第一电流。
优选的，在上述的电压基准源中，所述负温度系数电压产生电路包括：第三NMOS和第四NMOS；
所述第三NMOS的栅极和漏极均与第四节点连接，其源极连接输出端，所述输出端用于输出所述基准电压；
所述第四NMOS的栅极连接所述第四节点，其漏极与所述输出端连接，其源极与所述第二节点连接；
其中，所述第四节点用于输入所述第二电流。
优选的，在上述的电压基准源中，所述第一NMOS、所述第二NMOS和所述第三NMOS的阈值电压相同，且小于所述第四NMOS的阈值电压。
本发明还提供一种基准电压输出方法，包括：
输出偏置电流；
根据所述偏置电流，输出第一电流、第二电流和修调电流；
根据所述第一电流输出正温度系数电压，根据第二电流输出负温度系数电压；
基于所述负温度系数电压以及所述正温度系数电压，输出基准电压；其中，通过控制修调电流，对流经所述正温度系数电压产生电路的电流进行调节，改变正温度系数电压，以调节所述基准电压的温度系数。
通过上述描述可知，本发明技术方案提供的电压基准源以及基准电压输出方法中，电压基准源具有偏置电流产生模块和基准电压产生模块，其中，偏置电流产生模块用于输出偏置电流，基准电压产生模块用于基于所述偏置电流产生正温度系数电压和负温度系数电压，并基于正温度系数电压和负温度系数电压叠加后输出基准电压，通过修调电路对正温度系数电压产生电路的电流进行调节，以调节该基准电压的温度系数，从而实现基准电压的温度系数接近为零，并且该电压基准源可以实现低供电电压和超低功耗。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为一种传统电压基准源的电路示意图；
图2为另一种传统电压基准源的电路示意图；
图3为本发明实施例提供的一种电压基准源的电路示意图；
图4为本发明实施例提供的一种偏置电流产生模块的电路示意图；
图5为本发明实施例提供的一种电压基准源的各电流仿真结果示意图；
图6为本发明实施例提供的一种温度系数仿真图；
图7为本发明实施例提供的一种基准电压输出方法流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
正如背景技术中描述的，传统电压基准源的供电电压通常大于1V，不适用于低供电电压系统，且传统的电压基准源消耗的电流往往是微安级别，故传统的电压基准源无法做到超低功耗。此外，传统的电压基准源需要用到BJT器件，这导致传统的电压基准只能在支持BJT(Bipolar Junction Transistor，双极结型晶体管)器件的工艺下实现，无法应用于纯CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)工艺中。
参考图1，图1为一种传统电压基准源的电路示意图，如图1所示，传统的电压基准源包括：晶体管M1、M2和M3，运放、电阻R1和R2，以及BJT、Q1、Q2和Q3。该电压基准源可以输出基准电压VREF。
如图1所示方式中，VCTAT、VPTAT分别表示负温度系数电压和正负温度系数电压，图1中负温度系数电压VCTAT＝VBE3，VBE3为Q3的射基极电压，且该电压表现出负温度系数特性(PN结的物理特性)。图1中VPTAT＝(VBE1-VBE2)*R2/R1，为电阻R2两端的电压差，表现出正温度系数特性。其中VBE1为Q1的射基极电压，VBE2为Q2的射基极电压，(VBE1-VBE2)称为带隙电压，呈正温度系数特性。传统的电压基准源通过(VBE1-VBE2)*R2/R1得到正温度系数电压VPTAT，通过VBE3得到负温度系数电压VCTAT，故其基准电压VREF表示为：VREF＝VPTAT+VCTAT＝(VBE1-VBE2)*R2/R1+VBE3。
传统电压基准源中，电源的供电电压VDD大于1V，消耗的电流是三条支路电流I1、I2、I3之和(I1+I2+I3)。虽然这种架构稳定性好，但需要电阻、运放、BJT器件，故这种传统电压基准源不能在纯CMOS工艺下实现，并且无法在低供电电压条件下正常工作。
参考图2，图2为另一种传统电压基准源的电路示意图，如图2所示，该电压基准源包括：偏置电流产生模块100和基准电压产生模块200。其中，偏置电流产生模块100包括晶体管M11-M26，基准电压产生模块200包括晶体管M27-M41、晶体管MTRIM1-MTRIMN以及BJT Q1。
如图2所示方式中，该电压基准源采用工作在亚阈值区晶体管的漏源电压相加得到VPTAT＝VDS34+VDS36+VDS38+VDS40作为正温度系数电压VPTAT，采用BJT的射基级电压VBEQ1作为负温度系数电压VCTAT。其基准电压VREF表示为：VREF＝VPTAT+VCTAT＝VDS34+VDS36+VDS38+VDS40+VBEQ1。
图2中的VCTAT＝VBEQ1，表现为负温度系数特性，VBEQ1是图2中BJT Q1的射基极电压。图2中的VPTAT＝VDS34+VDS36+VDS38+VDS40，表现为正温度系数特性，其中，VDS34、VDS36、VDS38、VDS40分别为晶体管M34、M36、M38、M40的漏源电压。
这种架构由于不需要电阻和运放，其功耗和面积都小于传统结构的电压基准源。但由于BJT模型的存在，这种开环低功耗电压基准源的不能在纯CMOS工艺下实现，同时由于VBE较大，该电路不能在低供电电压下工作，其供电电压往往高于1V。
因此，为了解决上述问题，本发明技术方案提供了一种电压基准源以及基准电压输出方法，所述电压基准源包括：
偏置电流产生模块，所述偏置电流产生模块用于输出偏置电流；
基准电压产生模块，所述基准电压产生模块用于基于所述偏置电流产生正温度系数电压和负温度系数电压，以输出基准电压；所述基准电压产生模块包括：电流镜电路、修调电路、正温度系数电压产生电路以及负温度系数电压产生电路；
所述电流镜电路用于基于所述偏置电流输出第一电流和第二电流；
所述正温度系数电压产生电路用于基于所述第一电流产生所述正温度系数电压；
所述负温度系数电压产生电路用于基于所述第二电流产生所述负温度系数电压，基于所述负温度系数电压以及所述正温度系数电压，叠加输出基准电压；
所述修调电路用于输出修调电流，对流经所述正温度系数电压产生电路的电流进行调节，以调节所述基准电压的温度系数。
本发明技术方案提供的电压基准源以及基准电压输出方法中，电压基准源具有偏置电流产生模块和基准电压产生模块，其中，偏置电流产生模块用于输出偏置电流，基准电压产生模块用于基于所述偏置电流产生正温度系数电压和负温度系数电压，并基于正温度系数电压和负温度系数电压输出基准电压，通过修调电路对正温度系数电压产生电路的电流进行调节，以调节该基准电压的温度系数。所述电压基准源能实现低供电电压和超低功耗。
由于各模块中所有晶体管均采用MOS，故本发明技术方案提出的电压基准源无需BJT器件，能够在纯CMOS工艺下实现，并且该电压基准源的供电电压能够低至1V以下，以及该电压基准源所消耗的电流为几百纳安。该电压基准源可实现低供电电压和超低功耗。
为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。
参考图3和图4，图3为本发明实施例提供的一种电压基准源的电路示意图，图4为本发明实施例提供的一种偏置电流产生模块的电路示意图。
如图3所示，所述电压基准源包括：
偏置电流产生模块400，所述偏置电流产生模块400用于输出偏置电流；基准电压产生模块，所述基准电压产生模块用于基于所述偏置电流产生正温度系数电压VPTAT和负温度系数电压VCTAT，以输出基准电压VREF；所述基准电压产生模块包括：电流镜电路300、修调电路700、正温度系数电压产生电路500以及负温度系数电压产生电路600；所述电流镜电路300用于基于所述偏置电流输出第一电流I1和第二电流I2；所述正温度系数电压产生电路500用于基于所述第一电流I1产生所述正温度系数电压VPTAT；所述负温度系数电压产生电路600用于基于所述第二电流I2产生所述负温度系数电压VCTAT，基于所述负温度系数电压VCTAT以及所述正温度系数电压VPTAT叠加后输出基准电压VREF；所述修调电路用于对流经所述正温度系数电压产生电路的电流进行调节，以调节所述基准电压VREF的温度系数。具体的，所述正温度系数电压产生电路500由所述第一电流I1偏置，产生所述正温度系数电压VPTAT；所述负温度系数电压产生电路600由所述第二电流I2偏置，产生所述负温度系数电压VCTAT。
其中，所述偏置电流产生模块400可如图4所示，在图4所示方式中，所述偏置电流产生模块400包括晶体管M11-M27。晶体管M11、M12、M13、M14、M27的源级均与电源连接，M11、M12、M13、M14、M27的栅极均与A5连接，M11的漏极与M15的漏极连接，M12的漏极与M17的漏极连接，M13的漏极与M18的漏极连接，M14的漏极与M19的漏极连接，M27的漏极与M25的漏极连接，M15的源级连接M16的漏极，且与M17的源级连接，M15的栅极连接M16的栅极，M17的栅极连接M18的栅极，M19的源级连接M20的漏极，M19栅极连接M20和M21的栅极，M21的漏极与M22的栅极连接，M23的漏极和栅极连接M22的源级，M24的栅极和漏极连接M23的源级，M25的漏极和栅极相连并与M27的漏极连接，M25的栅极与M26的栅极连接，M16、M20、M21、M24、M25以及M26的源级分别接地。
本发明实施例中，所述电流镜电路300包括：第一PMOS M1、第二PMOSM2和第三PMOSM3。所述第一PMOS M1、所述第二PMOS M2和所述第三PMOS M3的源极均与电源连接；所述第一PMOS M1、所述第二PMOS M2和所述第三PMOS M3的栅极均与第一节点A1连接，所述第一PMOS M1的漏极连接所述第一节点A1；其中，所述第一节点A1连接所述偏置电流产生模块400，以输入所述偏置电流；第二节点A2用于输入所述修调电流ITRIM；所述第二PMOS M2的漏极用于输出所述第一电流I1；所述第三PMOS M3的漏极用于输出所述第二电流I2。
本发明实施例中，所述修调电路700用于基于所述偏置电流输出修调电流ITRIM，通过所述修调电流ITRIM调节所述正温度系数电压VPTAT产生模块中电流。
进一步的，所述修调电路700包括N个修调支路，N为正整数，每个修调支路由一个修调晶体管和一个MOS开关串联组成；如图4所示，所述修调电路700中，具有N个修调晶体管，依次为第一修调偏置MOS MTRINM-BIAS1到第N修调偏置MOS MTRINM-BIASN，对应设置有N个MOS开关，依次为MOS开关S1-SN，该N个修调晶体管可以为PMOS，该NMOS开关可以为NMOS或是PMOS。
所述修调支路的修调晶体管源极与电源连接，其漏极通过所对应的MOS开关与所述第二节点A2连接，其栅极与所述第一节点A1连接，所述MOS开关的栅极与数字控制端连接；其中，所述第一节点A1连接所述偏置电流产生模块400，以输入所述偏置电流；所述第二节点A2用于向所述正温度系数产生电路500输入所述修调电流ITRIM，通过所述修调电流ITRIM对流经所述正温度系数电压产生电路500的电流进行调节。需要说明的是，每个修调晶体管的漏极均通过一个开关与第二节点A2连接。
本发明实施例中，所述正温度系数产生电路500用于基于输入所述第一电流I1，通过第二节点A2输出所述正温度系数电压VPTAT，且通过所述第二节点A2输入所述修调电流ITRIM；所述负温度系数产生电路600用于基于输入的所述第二电流I2产生负温度系数电压VCTAT，以及通过叠加所述正温度系数电压VPTAT，输出所述基准电压VREF。
进一步的，所述正温度系数电压产生电路500包括：第一NMOS M4和第二NMOS M5；所述第一NMOS M4的栅极和漏极均与第三节点A3连接，其源极与所述第二节点A2连接；所述第二NMOS M5的栅极与所述第三节点A3连接，其漏极与所述第二节点A2连接，其源极接地；其中，所述第三节点A3用于输入所述第一电流I1。
需要说明的是，图3中第一NMOS M4、第二NMOS M5两个晶体管的阈值电压相同。其中，第二NMOS M5的漏源电压可表示为：
Figure BDA0002431322040000101
其中VT为热电压，VT＝kT/q，表现为正温度系数特性。上式方括号中的项表现为零温度特性。因此VPTAT＝VDS5，表现为正温度系数特性。
需要说明的是，可以通过修调(Trim)流过第二NMOS M5的电流来微调基准电压VREF的温度系数。根据ACM model(Advanced Compact MOSFET model，先进的紧凑型MOSFET模型)，流过晶体管的电流ID可以分为前置电流IF和反向电流IR，表示为：
Figure BDA0002431322040000102
其中W表示MOS管的宽度。L表示MOS管的沟道长度，μ为载流子迁移率，COX为单位面积栅氧电容，η为亚阈值斜率常数，VT＝kT/q为热电压，k为玻尔兹曼常数，q为电子电荷，T为热力学温度，if为正向反型等级，ir为反向反型等级，ISQ为方块特定电流，IS为归一化特定电流。根据ACM model，有公式：
Figure BDA0002431322040000111
其中，VS为晶体管源级电压，
Figure BDA0002431322040000112
VGB为晶体管栅-衬底电压，VP为夹断电压，VT0为晶体管衬底零偏时的阈值电压，n为一常数。由于VGB4＝VGB5，可知Vp4＝Vp5,则由公式(A)得：
Figure BDA0002431322040000113
其中VT＝kT/q，if4、if5分别为第一NMOS M4、第二NMOS M5的正向反型等级，在晶体管尺寸都确定的情况下为定值，因此VDS5为正温度系数电压。
本发明实施例中，所述负温度系数电压产生电路600包括：第三NMOS M6和第四NMOS M7；所述第三NMOS M6的栅极和漏极均与第四节点A4连接，其源极连接输出端，所述输出端用于输出所述基准电压VREF；所述第四NMOSM7的栅极连接所述第四节点A4，其漏极与所述输出端连接，其源极与所述第二节点A2连接；其中，所述第四节点A4用于输入所述第二电流I2。
在图3所示方式中，晶体管M1、M2、M3以及MTRIM-BIAS1-MTRIM-BIASN的源极均与电源连接，M1、M2、M3以及MTRIM-BIAS1-MTRIM-BIASN的栅极均与第一节点A1连接，M1的漏极连接第一节点A1，M2的漏极连接第三节点A3，MTRIM-BIAS1-MTRIM-BIASN的漏极分别通过修调开关S1-SN连接第二节点A2，M3的漏极连接第四节点A4，M4的栅极和漏极均与第三节点A3连接，其源极与第二节点A2连接，M5的栅极与第三节点A3连接，其漏极与第二节点A2连接，其源极接地，M6的栅极和漏极均与第四节点A4连接，其源极连接输出端，输出端输出基准电压VREF，M7的栅极连接第四节点A4，其漏极与输出端连接，其源极与第二节点A2连接。晶体管M1-M3构成一组电流镜，晶体管M4、M5、M6为低阈值电压晶体管，M7为高阈值电压晶体管，采用N个修调晶体管即对一个N个MOS开关可以通过修调(Trim)流过晶体管M5的电流来微调基准电压VREF的温度系数。需要说明的是，本案中所有晶体管均为MOS管，在CMOS工艺下实现。其中，电源用于提供供电电压VDD。
本发明技术方案中，偏置电流产生模块400产生偏置电流，通过电流镜电路300产生第一电流I1，用于偏置正温度系数电压产生电路500，进而产生正温度系数电压VPTAT，通过电流镜电路300产生大小可控的第二电流I2，用于偏置负温度系数电压产生电路600，进而产生负温度系数电压VCTAT。由于工艺偏差会影响基准电压VREF输出结果，通过修调电路700产生的电流调节正温度系数电压VPATA，使得正温度系数电压VPTAT和负温度系数电压VCTAT温度系数抵消，实现近乎零温度系数的基准电压VREF输出。
图3中负温度系数电压VCTAT电压采用的是第四NMOS M7的漏源电压。第三NMOS M6、第四NMOS M7的阈值电压不同，第三NMOS M6为阈值电压相对较低的晶体管，第四NMOS M7为阈值电压相对较高的晶体管。其中，第四NMOS M7的漏源电压可表示为：
Figure BDA0002431322040000121
VTH6、VTH7分别为第三NMOS M6、第四NMOS M7的阈值电压，η为亚阈值斜率常数，VT＝kT/q为热电压，k为玻尔兹曼常数，q为电子电荷，T为热力学温度，μ为载流子迁移率，COX为单位面积栅氧电容，VGS表示栅源电压，M为第三NMOS M6与第四NMOS M7宽长比的比值。由于常见CMOS工艺下，高阈值电压VTH7的负温度系数绝对值比低阈值电压VTH6的负温度系数绝对值更大，VTH7-VTH6表现为负温度系数。由于对数项的存在，相比于VTH7-VTH6，ηVTln[(μ6Cox6/μ7Cox7)M]的温度系数可以忽略，因此VDS7表现为负温度系数电压。
本发明实施例中，所述第一NMOS M4、所述第二NMOS M5和所述第三NMOS M6的阈值电压相同，且小于所述第四NMOS M7的阈值电压。
需要说明的是，第三NMOS M6和第四NMOS M7都工作在亚阈值区，第三NMOS M6为低阈值电压晶体管，第四NMOS M7为高阈值电压晶体管。第四NMOS M7的源极与第二NMOS M5的漏极连接。
本发明技术方案中，采用第一NMOS M4、第二NMOS M5串联结构作为正温度系数电压VPTAT产生模块，其正温度系数电压VPTAT为VDS5，VPTAT＝VDS5，表现为正温度系数特性，VDS5为第二NMOS M5的漏源电压；采用第三NMOSM6、第四NMOS M7串联结构作为负温度系数电压VCTAT产生模块，其负温度系数电压VCTAT为VDS7，VCTAT＝VDS7，表现为负温度系数特性，VDS7为晶体管M7的漏源电压。故其基准电压VREF表示为：VREF＝VPTAT+VCTAT＝VDS5+VDS7。
VREF表示为正温度系数电压VPTAT和负温度系数电压VCTAT的叠加，通过电压叠加，可实现零温度系数电压输出，故其基准电压VREF表示为：
Figure BDA0002431322040000131
设：
Figure BDA0002431322040000132
Figure BDA0002431322040000133
ZN＝VTH7-VTH6 (3)
其中XN为零温度系数的项,而VT＝kT/q表现为正温度系数特性，因此式(2)中YN表现为正温度特性。式(3)中，由前文所述，ZN表现为负温度特性。VREF由正温度系数项和负温度系数项相加(即YN+ZN)得到一个零温度系数的量。零温度系数电压VREF输出表示VREF的温度系数在一定的误差范围内近似为0，即VREF的数值不会随温度的变化而变化，其数值不为0。
需要说明的是，本发明方案中只采用了MOS晶体管，故其可以在纯CMOS工艺下实现。相比于传统的架构，本发明的架构能在更低的供电电压(1V以内)下工作。提出的电压基准源VCTAT(VDS7)温度系数的绝对值小于BJT器件VBE温度系数的绝对值，故只需采用一个晶体管的电压VDS5作为正温系数电压VPTAT来补偿负温度系数电压VCTAT，故本发明结构的VPTAT更小。由于VGS7<VBE，同时VPTAT更小，该电路所需的供电电压减小。并且由于晶体管都工作在亚阈值区，故电路消耗的电流很小，同时电路的供电电压也很小，从而实现了超低功耗。
参考图5，图5为本发明实施例提供的一种电压基准源的各电流仿真结果示意图，如图5所示，该实施例的偏置电流产生模块与图3中偏置电流产生模块结构类似，为电压基准源提供偏置电流。
在图5所示方式中，该实施例的基准电压产生模块由晶体管M1-M7、晶体管MTRIM-BIAS1-MTRIM-BIASN构成。其中，晶体管M1、M2、M3以及MTRIM-BIAS1-MTRIM-BIASN的源极均与电源连接，M1、M2、M3以及MTRIM-BIAS1-MTRIM-BIASN的栅极均与第一节点A1连接，M1的漏极连接第一节点A1，M2的漏极连接第三节点A3，MTRIM-BIAS1-MTRIM-BIASN的漏极分别通过修调开关S1-SN连接第二节点A2，M3的漏极连接第四节点A4，M4的栅极和漏极均与第三节点A3连接，其源极与第二节点A2连接，M5的栅极与第三节点A3连接，其漏极与第二节点A2连接，其源极接地，M6的栅极和漏极均与第四节点A4连接，其源极连接输出端，输出端输出基准电压VREF，M7的栅极连接第四节点A4，其漏极与输出端连接，其源极与第二节点A2连接。晶体管M1-M3构成一组电流镜，晶体管M4、M5、M6为低阈值电压晶体管，M7为高阈值电压晶体管，晶体管MTRIM-BIAS1-MTRIM-BIASN为修调(Trim)晶体管，S1-SN为修调开关，可以通过修调流过晶体管M5的电流来微调基准电压VREF的温度系数。其中，电源用于提供供电电压VDD。
该电压基准源通过正温度系数电压VDS5叠加负温度系数电压VDS7进行温度补偿，从而得到与温度无关的电压VREF。在供电电压为0.8V，仿真温度为25℃环境温度条件下，该实例基准电压产生模块消耗的电流为35nA。该实施例温度系数的仿真结果如图6所示，图6为本发明实施例提供的一种温度系数仿真图。
如图6所示，横坐标为温度，纵坐标为基准电压的电压数值。
Figure BDA0002431322040000151
TC：Temperature Coefficient，温度系数，在0.8V的低电源电压下，TC＝16.6ppm/℃。Voutmax指的是曲线里的最大电压，也即电压基准最大的输出电压，Voutmin指的是曲线里的最小电压，也即电压基准最小的输出电压，ΔT为测试的温度范围，此处为-45℃-125℃，Vouttyp为在室温下输出的电压，一般为25℃。由图可知，电压基准源通过正温度系数电压VDS5叠加负温度系数电压VDS7进行温度补偿，从而得到基准电压VREF，电压值与温度无关。
基于上述实施例，本发明另一个实施例还提供了一种基准电压输出方法，其中，所述方法是基于上述实施例基准电压源实现的。
如图7所示，图7为本发明实施例提供的一种基准电压输出方法流程图。
所述基准电压输出方法包括：
S11：输出偏置电流；
S12：根据所述偏置电流，输出第一电流和第二电流；
S13：根据所述第一电流输出正温度系数电压，根据第二电流输出负温度系数电压；
S14：基于所述负温度系数电压以及所述正温度系数电压，输出基准电压；其中，通过控制修调电流，对流经所述正温度系数电压产生电路的电流进行调节，改变正温度系数电压，以调节所述基准电压的温度系数。
根据上述描述可知，本发明技术方案提供的电压基准源以及基准电压输出方法中，通过修调电路对正温度系数电压产生电路的电参数进行调节，来调节该基准电压的温度系数，从而实现近乎零温度系数的输出电压。并且本发明技术方案提出的电压基准源无需BJT器件，能够在纯CMOS工艺下实现，由于该电压基准源的供电电压能够低至1V以下，以及该电压基准源所消耗的电流仅为几百纳安，该电压基准源可实现低电源电压供电和超低功耗。
本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的基准电压输出方法而言，由于其与实施例公开的电压基准源相对应，所以描述的比较简单，相关之处参见电压基准源部分说明即可。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (4)

1.一种电压基准源，其特征在于，所述电压基准源包括：
偏置电流产生模块，所述偏置电流产生模块用于输出偏置电流；
基准电压产生模块，所述基准电压产生模块用于基于所述偏置电流产生正温度系数电压和负温度系数电压，以输出基准电压；所述基准电压产生模块包括：电流镜电路、修调电路、正温度系数电压产生电路以及负温度系数电压产生电路；
所述电流镜电路用于基于所述偏置电流输出第一电流和第二电流；
所述正温度系数电压产生电路用于基于所述第一电流产生所述正温度系数电压；
所述负温度系数电压产生电路用于基于所述第二电流产生所述负温度系数电压，基于所述负温度系数电压以及所述正温度系数电压，叠加输出基准电压；
所述修调电路用于输出修调电流，对流经所述正温度系数电压产生电路的电流进行调节，以调节所述基准电压的温度系数；
所述电流镜电路包括：第一PMOS、第二PMOS和第三PMOS；所述第一PMOS、所述第二PMOS和所述第三PMOS的源极均与电源连接；所述第一PMOS、所述第二PMOS和所述第三PMOS的栅极均与第一节点连接，所述第一PMOS的漏极连接所述第一节点；其中，所述第一节点连接所述偏置电流产生模块，以输入所述偏置电流；所述第二PMOS的漏极用于输出所述第一电流；所述第三PMOS的漏极用于输出所述第二电流；
所述修调电路包括N个修调支路，N为正整数，每个修调支路由一个修调晶体管和一个MOS开关串联组成；所述修调支路的修调晶体管源极与电源连接，其漏极通过所对应的MOS开关与第二节点连接，其栅极与第一节点连接，所述MOS开关的栅极与数字控制端连接；其中，所述第一节点连接所述偏置电流产生模块，以输入所述偏置电流；所述第二节点用于向所述正温度系数产生电路输入所述修调电流，通过修调开关，调节所述修调电流，以对流经所述正温度系数电压产生电路的电流进行调节；
所述正温度系数电压产生电路包括：第一NMOS和第二NMOS；所述第一NMOS的栅极和漏极均与第三节点连接，其源极与所述第二节点连接；所述第二NMOS的栅极与所述第三节点连接，其漏极与所述第二节点连接，其源极接地；其中，所述第三节点用于输入所述第一电流；
所述负温度系数电压产生电路包括：第三NMOS和第四NMOS；所述第三NMOS的栅极和漏极均与第四节点连接，其源极连接输出端，所述输出端用于输出所述基准电压；所述第四NMOS的栅极连接所述第四节点，其漏极与所述输出端连接，其源极与所述第二节点连接；其中，所述第四节点用于输入所述第二电流。
2.根据权利要求1所述的电压基准源，其特征在于，所述修调电路基于所述偏置电流输出修调电流，通过所述修调电流调节所述正温度系数电压产生模块中电流。
3.根据权利要求1所述的电压基准源，其特征在于，所述正温度系数产生电路用于基于输入所述第一电流，通过第二节点输出所述正温度系数电压，且通过所述第二节点输入所述修调电流；
所述负温度系数产生电路用于基于输入的所述第二电流产生负温度系数电压，以及通过叠加所述正温度系数电压，输出所述基准电压。
4.根据权利要求1所述的电压基准源，其特征在于，所述第一NMOS、所述第二NMOS和所述第三NMOS的阈值电压相同，且小于所述第四NMOS的阈值电压。
CN202010236988.7A 2020-03-30 2020-03-30 电压基准源以及基准电压输出方法 Active CN111338417B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010236988.7A CN111338417B (zh) 2020-03-30 2020-03-30 电压基准源以及基准电压输出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010236988.7A CN111338417B (zh) 2020-03-30 2020-03-30 电压基准源以及基准电压输出方法

Publications (2)

Publication Number Publication Date
CN111338417A CN111338417A (zh) 2020-06-26
CN111338417B true CN111338417B (zh) 2022-01-04

Family

ID=71186207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010236988.7A Active CN111338417B (zh) 2020-03-30 2020-03-30 电压基准源以及基准电压输出方法

Country Status (1)

Country Link
CN (1) CN111338417B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111625043B (zh) * 2020-06-29 2022-06-24 启攀微电子（上海）有限公司 一种可修调的超低功耗全cmos参考电压电流产生电路
CN112000171A (zh) * 2020-09-04 2020-11-27 中筑科技股份有限公司 一种应用于低功耗超声气体流量计的电压基准源电路
CN114137294A (zh) * 2020-09-04 2022-03-04 长鑫存储技术有限公司 电压检测电路及电荷泵电路
US11703527B2 (en) 2020-09-04 2023-07-18 Changxin Memory Technologies, Inc. Voltage detection circuit and charge pump circuit
CN114764261A (zh) * 2021-01-14 2022-07-19 浙江聚芯集成电路有限公司 一种零温度漂移系数的恒温基准电流源
CN115268560A (zh) * 2021-04-30 2022-11-01 炬芯科技股份有限公司 一种基准电压产生电路和集成芯片
CN115268552B (zh) * 2021-04-30 2023-12-19 炬芯科技股份有限公司 一种基准电压和基准电流产生电路、集成芯片和方法
CN115617113B (zh) * 2022-11-08 2023-03-10 电子科技大学 一种适用于极低温的电压基准源

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2532942B2 (ja) * 1989-05-19 1996-09-11 三洋電機株式会社 バイアス回路
US9811107B2 (en) * 2015-07-01 2017-11-07 Analog Devices Global Low power bias current generator and voltage reference
CN106708150B (zh) * 2016-12-21 2018-07-31 北京时代民芯科技有限公司 一种分段多阶补偿的高精度电压及电流基准电路
CN108052154B (zh) * 2018-02-05 2023-08-01 成都信息工程大学 一种无运放高阶低温漂带隙基准电路

Also Published As

Publication number Publication date
CN111338417A (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
CN111338417B (zh) 电压基准源以及基准电压输出方法
US7728575B1 (en) Methods and apparatus for higher-order correction of a bandgap voltage reference
US7750728B2 (en) Reference voltage circuit
US6466081B1 (en) Temperature stable CMOS device
JP5085238B2 (ja) 基準電圧回路
EP3584667B1 (en) Low temperature drift reference voltage circuit
CN108351662B (zh) 具有曲率补偿的带隙参考电路
US20080048634A1 (en) Reference Circuit
KR20160038665A (ko) 밴드갭 회로 및 관련 방법
WO2004061542A1 (en) Bandgap voltage reference circuit with high power supply rejection ratio (psrr) and curvature correction
WO2009080557A1 (en) Low voltage current and voltage generator
US7675353B1 (en) Constant current and voltage generator
Nagulapalli et al. A 0.6 V MOS-only voltage reference for biomedical applications with 40 ppm/∘ C temperature drift
US20200192414A1 (en) Sub-bandgap reference voltage source
US8067975B2 (en) MOS resistor with second or higher order compensation
Meng et al. A-80dB PSRR 1.166 ppm/° C bandgap voltage reference with improved high-order temperature compensation
JP4328391B2 (ja) 電圧および電流基準回路
JP2009251877A (ja) 基準電圧回路
CN210270647U (zh) 一种基于温度补偿的基准电流源电路和芯片
US20140152290A1 (en) Reference voltage circuit
KR101892069B1 (ko) 밴드갭 전압 기준 회로
CN115599158A (zh) 带隙电压基准电路
KR20120116708A (ko) 기준전류 발생기
US6377114B1 (en) Resistor independent current generator with moderately positive temperature coefficient and method
Abd Rashid et al. A wide temperature range bandgap reference circuit with MOS transistor curvature compensation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant