CN112181036B - 一种用于抗辐射场景的电压和电流基准电路 - Google Patents

一种用于抗辐射场景的电压和电流基准电路 Download PDF

Info

Publication number
CN112181036B
CN112181036B CN202010852474.4A CN202010852474A CN112181036B CN 112181036 B CN112181036 B CN 112181036B CN 202010852474 A CN202010852474 A CN 202010852474A CN 112181036 B CN112181036 B CN 112181036B
Authority
CN
China
Prior art keywords
nmos transistor
resistor
voltage
source
pmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010852474.4A
Other languages
English (en)
Other versions
CN112181036A (zh
Inventor
王东俊
邓乐武
张雷
何谟谞
刘国栋
谭豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Aircraft Industrial Group Co Ltd
Original Assignee
Chengdu Aircraft Industrial Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Aircraft Industrial Group Co Ltd filed Critical Chengdu Aircraft Industrial Group Co Ltd
Priority to CN202010852474.4A priority Critical patent/CN112181036B/zh
Publication of CN112181036A publication Critical patent/CN112181036A/zh
Application granted granted Critical
Publication of CN112181036B publication Critical patent/CN112181036B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

一种用于抗辐射场景的电压和电流基准电路，包括启动模块和基准产生模块，启动电路模块在电源使能时使所述基准产生模块从零状态转换到工作状态，基准产生模块进入工作状态后低消耗待机，启动电路模块提供给基准产生模块所需的偏置电压Vbias；基准产生模块包括电阻R1和三个二极管接法的NMOS管，得到低温漂的电压和电流基准信号；所述基准产生模块包括并联的第一支路和第二支路，其中第一支路包括串联的第五NMOS管NM5和第四NMOS管NM4，第二支路包括串联的第一电阻R1和第六NMOS管NM6，第四NMOS管NM4的源极和第六NMOS管NM6的源极共地。

Description

一种用于抗辐射场景的电压和电流基准电路
技术领域
本发明涉及集成电路领域，特别涉及一种用于抗辐射场景的电压和电流基准电路。
背景技术
基准电路作为电子系统中不可或缺的部分，在电子系统中承担着提供基准电压和电流的作用，要求基准电路产生的电压或者电流不随供电电压和温度的变化而变化。在传统的带隙基准电路中，双极性晶体管BJT的存在使得其抗辐射能力较弱，不适合抗辐射场景的应用，给航空航天等有抗辐射需求的应用带来挑战。
并且，在传统的带隙基准电路中，通常只能产生一路基准电压(1.2V)，而且需要通过堆叠三极管来产生更高的电压基准信号，不能满足某些需要高压或者多路基准信号的应用场景。另一方面，抗电磁干扰和辐射特性较差的三极管极大地限制了带隙基准电路在电磁干扰和辐射场景的使用。
并且，电子设备在使用中不可避免地会受到各种干扰，如电磁干扰、空间辐射干扰等，这给基准电路设计带来挑战。传统的基准电路中，通常需要构建较为复杂的环路和复杂的温度补偿机制来弥补其抗电源干扰能力不足和温度系数不高的缺点，同时需要引入额外的运算放大器来实现同时产生电压和电流基准信号，这导致传统高性能基准电路具有结构复杂、功耗过大的缺点。
发明内容
本发明的目的在于：提供了一种用于抗辐射场景的电压和电流基准电路，使用三个二极管接法的NMOS管，使得本基准电路具有高性能的抗辐射效果，并且在该电路上进一步进行设计，使得电路具有极低温漂和高电源干扰抑制能力，或者具有两路高PSRR和低温漂基准电压输出能力，解决了上述问题。
本发明采用的技术方案如下：
一种用于抗辐射场景的电压和电流基准电路，包括启动模块和基准产生模块，启动模块和基准产生模块互相连接，其中：
启动电路模块：在电源使能时使所述基准产生模块从零状态转换到工作状态，基准产生模块进入工作状态后低消耗待机，启动电路模块提供给基准产生模块所需的偏置电压Vbias；
基准产生模块：基准产生模块包括并联的第一支路和第二支路，其中第一支路包括串联的第五NMOS管NM5和第四NMOS管NM4，第二支路包括串联的第一电阻R1和第六NMOS管NM6，第四NMOS管NM4的源极和第六NMOS管NM6的源极共地，得到低温漂的电压和电流基准信号；
所述第四NMOS管NM4、第五NMOS管NM5和第六NMOS管NM6为三个二极管接法的NMOS管。
为了更好地实现本方案，进一步地，NMOS管的二极管接法为将NMOS管的栅极和漏极连接。
为了更好地实现本方案，进一步地，所述基准产生模块还包括第三PMOS管PM3、第四PMOS管PM4和第七NMOS管NM7；
所述第三PMOS管PM3的栅极和第四PMOS管PM4的栅极、源极连接，并连接偏置电压Vbias，所述第三PMOS管PM3的漏极和第四PMOS管PM4的漏极连接，所述第四PMOS管PM4镜像输出基准电流Iref；
所述第三PMOS管PM3的源极连接到第一支路中的第五NMOS管NM5的栅极；所述第四PMOS管PM4的源极连接到第七NMOS管NM7的漏极，所述第七NMOS管NM7的栅极连接到第六NMOS管NM6的栅极并输出第一基准电压Vref1，第七NMOS管NM7的源极和第四NMOS管NM4的源极、第六NMOS管NM6的源极共地。
为了更好地实现本方案，进一步地，所述第四NMOS管NM4的漏极上连接依次串联第三电阻R3和第二电阻R2，所述第四NMOS管NM4的栅极和第五NMOS管NM5的源极均连接到第二电阻R2远离第三电阻R3的一端，所述第二电阻R2和第三电阻R3之间输出第二基准电压Vref2。
为了更好地实现本方案，进一步地，所述第六NMOS管NM6的漏极串联第四电阻R4，所述第一电阻R1和第六NMOS管NM6的栅极均连接到第四电阻R4远离第六NMOS管NM6漏极的一端。
为了更好地实现本方案，进一步地，所述第五NMOS管NM5的漏极上一次串联第六电阻R6和第五电阻R5，所述第五NMOS管NM5的栅极连接到第五电阻R5远离第六电阻R6的一端，所述第五电阻R5和第六电阻R6之间输出第三基准电压Vref3。
为了更好地实现本方案，进一步地，所述启动电路模块包括第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第一PMOS管PM1和第二PMOS管PM2；
所述第一PMOS管PM1的漏极连接第二PMOS管PM2的漏极和源极，并连接工作电压VDD；第一PMOS管PM1的栅极连接第三NMOS管NM3的漏极，并输出偏置电压Vbias；
所述第二PMOS管PM2的栅极连接第三NMOS管NM3的栅极和第二NMOS管NM2的漏极；
所述第一NMOS管NM1的栅极连接第一NMOS管NM1的漏极、第二NMOS管NM2的栅极并连接到第一PMOS管PM1的源极；
所述第一NMOS管NM1的源极、第二NMOS管NM2的源极和第三NMOS管的源极共地。
在本发明中，主要是使用一个电阻和三个二极管接法的NMOS管，将流经NMOS管电压和电流工作零温度系数点处的第一基准电压Vref1和基准电流Iref，其中基准电流Iref由第四PMOS管PM4镜像输出，这时，一般需要将第三PMOS管PM3和第四PMOS管PM4构成电流镜结构，其宽长比需要设置为特殊设计比例2：1。
对于二极管接法的NMOS管，分别在不同的温度下扫描其Id-Vgs曲线，存在一个特定零温度系数点，该点对应的Id和Vgs均不随温度变化。利用这一原理，通过一个电阻和三个二极管接法的NMOS管将流经NMOS管电压和电流工作零温度系数点处，可以同时得到不随温度变化和电压变化的电压和电流基准信号，由于NMOS管的抗辐射特性好于BJT管，因此可取代BJT管带隙基准用于抗辐射场景，满足航空航天抗辐射需求。
综上所述，由于采用了上述技术方案，本发明的有益效果是：
1.本发明所述的一种用于抗辐射场景的电压和电流基准电路，使用三个二极管接法的NMOS管，使得本基准电路具有高性能的抗辐射效果；
2.本发明所述的一种用于抗辐射场景的电压和电流基准电路，使用三个二极管接法的NMOS管，并且在该电路上进一步进行设计，增加第二电阻、第三电阻，使得电路具有极低温漂和高电源干扰抑制能力；
3.本发明所述的一种用于抗辐射场景的电压和电流基准电路，使用三个二极管接法的NMOS管，并且在该电路上进一步进行设计，增加第二、第三、第五、第六电阻，使得电路具有两路高PSRR和低温漂基准电压输出能力。
附图说明
为了更清楚地说明本技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图，其中：
图1是本发明的二极管接法的NMOS管零温度系数点特性的示意图；
图2是本发明的实施例1的基准产生模块的电路结构图；
图3是本发明的实施例1中的电流基准输出信号和温度关系仿真图；
图4是本发明的实施例1中的电压基准输出信号和温度关系仿真图；
图5是本发明的实施例1中的电流基准输出信号和供电电压关系仿真图；
图6是本发明的实施例1中的电压基准输出信号和供电电压关系仿真图；
图7是本发明的实施例2的基准产生模块的电路结构图；
图8是本发明的实施例2中进行温度系数优化的原理图；
图9是本发明的实施例2中的电流基准输出信号和温度关系仿真图；
图10是本发明的实施例2中的电压基准输出信号和温度关系仿真图；
图11是本发明的实施例2中的电流基准输出信号和供电电压关系仿真图；
图12是本发明的实施例2中的电压基准输出信号和供电电压关系仿真图；
图13是本发明的实施例2中的电压基准输出信号PSRR仿真图；
图14是本发明的实施例3的基准产生模块的电路结构图；
图15是本发明的实施例3中进行温度系数优化的原理图；
图16是本发明的实施例3中基准电压Vref_H基准输出信号和温度关系仿真图；
图17是本发明的实施例3中基准电压Vref_L基准输出信号和温度关系仿真图；
图18是本发明的实施例3中基准电压Vref_H基准输出信号和供电电压关系仿真图；
图19是本发明的实施例3中基准电压Vref_L基准输出信号和供电电压关系仿真图；
图20是本发明的实施例3中基准电压Vref_H基准输出信号PSRR仿真图；
图21是本发明的实施例3中基准电压Vref_L基准输出信号PSRR仿真图；
图22是本发明的启动电路模块的电路结构示意图。
具体实施方式
为了更清楚地说明本发明实施例的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例，因此不应被看作是对保护范围的限定。基于本发明中的实施例，本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；也可以是直接相连，也可以是通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明的实施例中，均应用到了二极管接法的NMOS管，即将NMOS管的栅极和漏极连接，如图1所示，对于二极管接法的NMOS管，分别在不同的温度下扫描其Id-Vgs曲线，存在一个特定零温度系数点，该点对应的Id和Vgs均不随温度变化。利用这一原理，通过一个电阻和三个二极管接法的NMOS管将流经NMOS管电压和电流工作零温度系数点处，可以同时得到不随温度变化和电压变化的电压和电流基准信号，由于NMOS管的抗辐射特性好于BJT管，因此可取代BJT管带隙基准用于抗辐射场景，满足航空航天抗辐射需求。
下面结合图1至图22对本发明作详细说明。
实施例1：
一种用于抗辐射场景的电压和电流基准电路，包括启动模块和基准产生模块，其中：
启动电路模块：在电源使能时使所述基准产生模块从零状态转换到工作状态，基准产生模块进入工作状态后低消耗待机，启动电路模块提供给基准产生模块所需的偏置电压Vbias；
基准产生模块：基准产生模块包括并联的第一支路和第二支路，其中第一支路包括串联的第五NMOS管NM5和第四NMOS管NM4，第二支路包括串联的第一电阻R1和第六NMOS管NM6，第四NMOS管NM4的源极和第六NMOS管NM6的源极共地，得到低温漂的电压和电流基准信号；
所述第四NMOS管NM4、第五NMOS管NM5和第六NMOS管NM6为三个二极管接法的NMOS管。
所述基准产生模块还包括第三PMOS管PM3、第四PMOS管PM4和第七NMOS管NM7；
所述第三PMOS管PM3的栅极和第四PMOS管PM4的栅极、源极连接，并连接偏置电压Vbias，所述第三PMOS管PM3的漏极和第四PMOS管PM4的漏极连接，所述第四PMOS管PM4镜像输出基准电流Iref；
所述第三PMOS管PM3的源极连接到第一支路中的第五NMOS管NM5的栅极；所述第四PMOS管PM4的源极连接到第七NMOS管NM7的漏极，所述第七NMOS管NM7的栅极连接到第六NMOS管NM6的栅极并输出第一基准电压Vref1，第七NMOS管NM7的源极和第四NMOS管NM4的源极、第六NMOS管NM6的源极共地。
工作原理：本实施例用于产生高抗辐射能力的电压和电流基准电路。图2给出了基准产生模块的电路图，主要是使用一个电阻和三个二极管接法的NMOS管，将流经NMOS管电压和电流工作零温度系数点处的第一基准电压Vref1和基准电流Iref，其中基准电流Iref由第四PMOS管PM4镜像输出，这时，一般需要将第三PMOS管PM3和第四PMOS管PM4构成电流镜结构，其宽长比需要设置为特殊设计比例2：1。如图2中所示，第七NMOS管NM7的栅极连接到第六NMOS管NM6的栅极并输出第一基准电压Vref1，以作为基准电压Vref，第四PMOS管PM4镜像输出基准电流Iref，
如图3-图6，是本实施例的电路经过Hspice仿真得到的仿真结果，从图中可以看出：
在-40℃至125℃温度范围内，标准工艺角(tt corner)以及供电电压2.6V条件下，电流基准信号大小为889nA，整个温度范围内变化了2.81nA，电压基准信号大小为1.14V，整个温度范围内变化了3.06mV，产生的电流基准信号Iref和电压基准信号Vref温度系数分别为19.2ppm/℃和19.1ppm/℃。
典型情况下(tt corner，27℃)，供电电压VDD在2.6V至5V范围内，电流基准信号变化了15.95nA，电压基准信号变化了2.74mV，产生的电流基准信号Iref和电压基准信号Vref线性调整率分别为0.75％和0.1％。可见本实施例可以同时产生高性能的电压和电流基准信号。
实施例2
一种用于抗辐射场景的电压和电流基准电路，包括启动模块和基准产生模块，其中：
启动电路模块：在电源使能时使所述基准产生模块从零状态转换到工作状态，基准产生模块进入工作状态后低消耗待机，启动电路模块提供给基准产生模块所需的偏置电压Vbias；
基准产生模块：基准产生模块包括并联的第一支路和第二支路，其中第一支路包括串联的第五NMOS管NM5和第四NMOS管NM4，第二支路包括串联的第一电阻R1和第六NMOS管NM6，第四NMOS管NM4的源极和第六NMOS管NM6的源极共地，得到低温漂的电压和电流基准信号；
所述第四NMOS管NM4、第五NMOS管NM5和第六NMOS管NM6为三个二极管接法的NMOS管。
所述基准产生模块还包括第三PMOS管PM3、第四PMOS管PM4和第七NMOS管NM7；
所述第三PMOS管PM3的栅极和第四PMOS管PM4的栅极、源极连接，并连接偏置电压Vbias，所述第三PMOS管PM3的漏极和第四PMOS管PM4的漏极连接，所述第四PMOS管PM4镜像输出基准电流Iref；
所述第三PMOS管PM3的源极连接到第一支路中的第五NMOS管NM5的栅极；所述第四PMOS管PM4的源极连接到第七NMOS管NM7的漏极，所述第七NMOS管NM7的栅极连接到第六NMOS管NM6的栅极，第七NMOS管NM7的源极和第四NMOS管NM4的源极、第六NMOS管NM6的源极共地。
所述第四NMOS管NM4的漏极上连接依次串联第三电阻R3和第二电阻R2，所述第四NMOS管NM4的栅极和第五NMOS管NM5的源极均连接到第二电阻R2远离第三电阻R3的一端，所述第二电阻R2和第三电阻R3之间输出第二基准电压Vref2。
所述第六NMOS管NM6的漏极串联第四电阻R4，所述第一电阻R1和第六NMOS管NM6的栅极均连接到第四电阻R4远离第六NMOS管NM6漏极的一端。
工作原理：本实施例用于产生极低温漂、高电源干扰抑制能力的电压和电流基准电路，如图7是本实施例的基准产生模块的电路图，主要是使用一个电阻和三个二极管接法的NMOS管，将流经NMOS管电压和电流工作零温度系数点处的第一基准电压Vref1和基准电流Iref，其中基准电流Iref由第四PMOS管PM4镜像输出，这时，一般需要将第三PMOS管PM3和第四PMOS管PM4构成电流镜结构，其宽长比需要设置为特殊设计比例2：1。如图7，所述第二电阻R2和第三电阻R3之间输出第二基准电压Vref2，作为基准电压Vref，第四PMOS管PM4镜像输出基准电流Iref。其中基准电压Vref的PSRR表达式为：
Figure BDA0002645191900000071
因此当PSRR补偿电阻R2≈1/gmMN4时，PSRR_Vref≈0，此时PSRR性能得到大幅提升。
如图8是本实施例中进行温度系数优化的原理图。由图可知，当二极管接法的NMOS管的VDS控制在不同电压时，得到的VGS的温度曲线发生改变，当VDS＝400mV时，温度曲线成蝴蝶线形状，此时具有极低的温度系数。本实施例的方案基于此原理，通过特殊设计第三电阻R3和第四电阻R4的大小，对电压和电流基准信号的温度系数进行了优化。
如图9-图13是本实施例的电路经过Hspice仿真得到的仿真结果，从图中可以看出：
在-40℃至125℃温度范围内，标准工艺角(tt corner)以及供电电压2.6V条件下，电流基准信号大小为801nA，整个温度范围内变化了0.491nA，电压基准信号大小为875.3mV，整个温度范围内变化了0.789mV，产生的电流基准信号Iref和电压基准信号Vref温度系数分别为3.7ppm/℃和5.46ppm/℃。典型情况下(tt corner，27℃)，供电电压VDD在2.6V至5V范围内，电流基准信号变化了14.5nA，电压基准信号变化了0.057mV，产生的电流基准信号Iref和电压基准信号Vref线性调整率分别为0.75％和0.0027％。未做补偿前，电压基准输出信号的PSRR为-38.2dB@100Hz，-23.1dB@1MHz，补偿后电压基准输出信号的PSRR为-105.4dB@100Hz，-46.3dB@1MHz。可见本发明可以即使在电源干扰较强的电磁干扰、空间辐射场景中也可以同时产生温度系数极低的高性能电压和电流基准信号。
实施例3
一种用于抗辐射场景的电压和电流基准电路，包括启动模块和基准产生模块，其中：
启动电路模块：在电源使能时使所述基准产生模块从零状态转换到工作状态，基准产生模块进入工作状态后低消耗待机，启动电路模块提供给基准产生模块所需的偏置电压Vbias；
基准产生模块：基准产生模块包括并联的第一支路和第二支路，其中第一支路包括串联的第五NMOS管NM5和第四NMOS管NM4，第二支路包括串联的第一电阻R1和第六NMOS管NM6，第四NMOS管NM4的源极和第六NMOS管NM6的源极共地，得到低温漂的电压和电流基准信号；
所述第四NMOS管NM4、第五NMOS管NM5和第六NMOS管NM6为三个二极管接法的NMOS管。
所述基准产生模块还包括第三PMOS管PM3、第四PMOS管PM4和第七NMOS管NM7；
所述第三PMOS管PM3的栅极和第四PMOS管PM4的栅极、源极连接，并连接偏置电压Vbias，所述第三PMOS管PM3的漏极和第四PMOS管PM4的漏极连接，所述第四PMOS管PM4镜像输出基准电流Iref；
所述第三PMOS管PM3的源极连接到第一支路中的第五NMOS管NM5的栅极；所述第四PMOS管PM4的源极连接到第七NMOS管NM7的漏极，所述第七NMOS管NM7的栅极连接到第六NMOS管NM6的栅极，第七NMOS管NM7的源极和第四NMOS管NM4的源极、第六NMOS管NM6的源极共地。
所述第四NMOS管NM4的漏极上连接依次串联第三电阻R3和第二电阻R2，所述第四NMOS管NM4的栅极和第五NMOS管NM5的源极均连接到第二电阻R2远离第三电阻R3的一端，所述第二电阻R2和第三电阻R3之间输出第二基准电压Vref2。
所述第五NMOS管NM5的漏极上一次串联第六电阻R6和第五电阻R5，所述第五NMOS管NM5的栅极连接到第五电阻R5远离第六电阻R6的一端，所述第五电阻R5和第六电阻R6之间输出第三基准电压Vref3。
工作原理：本实施例用于产生一种具有两路高PSRR、低温漂基准电压输出能力的基准电路。如图14是本实施例中的基准产生模块的电路图，主要是使用一个电阻和三个二极管接法的NMOS管，将流经NMOS管电压和电流工作零温度系数点处的第一基准电压Vref1和基准电流Iref，其中基准电流Iref由第四PMOS管PM4镜像输出，这时，一般需要将第三PMOS管PM3和第四PMOS管PM4构成电流镜结构，其宽长比需要设置为特殊设计比例2：1。如图7，所述第二电阻R2和第三电阻R3之间输出第二基准电压Vref2，作为基准电压Vref_L，第五电阻R5和第六电阻R6之间输出第三基准电压Vref3，作为基准电压Vref_H，第四PMOS管PM4镜像输出基准电流Iref。其中基准电压Vref_H的PSRR表达式为：
Figure BDA0002645191900000091
因此当PSRR补偿电阻R2≈2/gmMN5时，PSRR_Vref_H≈0,此时Vref_H信号的PSRR性能得到大幅提升。
基准电压Vref_L的PSRR表达式为：
Figure BDA0002645191900000092
因此当PSRR补偿电阻R4≈1/gmMN4时，PSRR_Vref_L≈0,此时Vref_L信号的PSRR性能得到大幅提升。
同时，如图15给出了本实施例中，进行温度系数优化的原理图。由图可知，当二极管接法的NMOS管的VDS控制在不同电压时，得到的VGS的温度曲线发生改变，当VDS＝400mV时，温度曲线成蝴蝶线形状，此时具有极低的温度系数。本实施例的方案基于此原理，通过特殊设计第三电阻R3和第五电阻R5的大小，对电压基准信号的温度系数进行了优化。
如图16-图21是本实施例的基准电路通过Hspice仿真得到的仿真结果，仿真结果表明：
在-40℃至125℃温度范围内，标准工艺角(tt corner)以及供电电压2.6V条件下，Vref_H基准信号大小为1.768V，整个温度范围内变化了1.01mV，Vref_L基准信号大小为882.5mV，整个温度范围内变化了0.498mV，产生的Vref_H基准信号和Vref_L基准信号温度系数分别为3.46ppm/℃和3.42ppm/℃。
典型情况下(tt corner，27℃)，供电电压VDD在2.6V至5V范围内，Vref_H基准信号变化了0.184mV，Vref_L基准信号变化了0.056mV，产生的Vref_H基准信号和Vref_L电压基准信号线性调整率分别为0.004％和0.0026％。Vref_H基准输出信号的PSRR为-73.5dB@100Hz，-41.6dB@1MHz，Vref_L电压基准输出信号的PSRR为-88.1dB@100Hz，-46.7dB@1MHz。可见本发明提出的基准电路可以同时产生两路高性能的电压和电流基准信号。
实施例4
本实施例在实施例1-3中任一个的基础上，如图22，所述启动电路模块包括第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第一PMOS管PM1和第二PMOS管PM2；
所述第一PMOS管PM1的漏极连接第二PMOS管PM2的漏极和源极，并连接工作电压VDD，构成MOS电容；第一PMOS管PM1的栅极连接第三NMOS管NM3的漏极，并输出偏置电压Vbias；
所述第二PMOS管PM2的栅极连接第三NMOS管NM3的栅极和第二NMOS管NM2的漏极；
所述第一NMOS管NM1的栅极连接第一NMOS管NM1的漏极、第二NMOS管NM2的栅极并连接到第一PMOS管PM1的源极；
所述第一NMOS管NM1的源极、第二NMOS管NM2的源极和第三NMOS管的源极共地。
工作原理：在启动电路模块中，第一NMOS管NM1和第二NMOS管NM2构成电流镜结构；第一PMOS管PM1的源极和第二PMOS管PM2的源极以及漏极相连，并连接至VDD，构成MOS电容，第三NMOS管NM3的漏极连接至第一PMOS管PM1的栅极，并向后级输出偏置电压Vbias，做为启动电路模块连接的基准产生模块的中三极管的偏置电压。
本实施例的其他部分与上述实施例1-3中任一项相同，故不再赘述。
以上所述，仅是本发明的较佳实施例，并非对本发明做任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本发明的保护范围之内。

Claims (5)

1.一种用于抗辐射场景的电压和电流基准电路，包括启动电路模块和基准产生模块，其特征在于：
启动电路模块：在电源使能时使所述基准产生模块从零状态转换到工作状态，基准产生模块进入工作状态后低消耗待机，启动电路模块提供给基准产生模块所需的偏置电压Vbias；
基准产生模块：基准产生模块包括并联的第一支路和第二支路，其中第一支路包括串联的第五NMOS管NM5和第四NMOS管NM4，第二支路包括串联的第一电阻R1和第六NMOS管NM6，第五NMOS管NM5的源极连接第四NMOS管NM4的栅极和漏极，电阻R1的一端连接第六NMOS管NM6的栅极和漏极，第四NMOS管NM4的源极和第六NMOS管NM6的源极共地；
所述基准产生模块还包括第三PMOS管PM3、第四PMOS管PM4和第七NMOS管NM7；
所述第三PMOS管PM3的栅极和第四PMOS管PM4的栅极、漏极连接，并连接偏置电压Vbias，所述第三PMOS管PM3的源极和第四PMOS管PM4的源极连接，所述第四PMOS管PM4镜像输出基准电流Iref；
所述第三PMOS管PM3的漏极连接到第一支路中的第五NMOS管NM5的栅极、漏极和电阻R1的另一端；所述第四PMOS管PM4的漏极连接到第七NMOS管NM7的漏极，所述第七NMOS管NM7的栅极连接到第六NMOS管NM6的栅极并输出第一基准电压Vref1，第七NMOS管NM7的源极和第四NMOS管NM4的源极、第六NMOS管NM6的源极共地；
将第三PMOS管PM3和第四PMOS管PM4构成电流镜结构，其宽长比需要设置为特殊设计比例2：1。
2.根据权利要求1所述的一种用于抗辐射场景的电压和电流基准电路，其特征在于：所述第四NMOS管NM4的漏极上依次串联第三电阻R3和第二电阻R2，所述第四NMOS管NM4的栅极和第五NMOS管NM5的源极均连接到第二电阻R2远离第三电阻R3的一端，所述第二电阻R2和第三电阻R3之间输出第二基准电压Vref2。
3.根据权利要求2所述的一种用于抗辐射场景的电压和电流基准电路，其特征在于：所述第六NMOS管NM6的漏极串联第四电阻R4，所述第一电阻R1的一端和第六NMOS管NM6的栅极均连接到第四电阻R4远离第六NMOS管NM6漏极的一端。
4.根据权利要求2所述的一种用于抗辐射场景的电压和电流基准电路，其特征在于：所述第五NMOS管NM5的漏极上依次串联第六电阻R6和第五电阻R5，所述第五NMOS管NM5的栅极连接到第五电阻R5远离第六电阻R6的一端，所述第五电阻R5和第六电阻R6之间输出第三基准电压Vref3。
5.根据权利要求1所述的一种用于抗辐射场景的电压和电流基准电路，其特征在于：所述启动电路模块包括第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第一PMOS管PM1和第二PMOS管PM2；
所述第一PMOS管PM1的源极连接第二PMOS管PM2的漏极和源极，并连接工作电压VDD；第一PMOS管PM1的栅极连接第三NMOS管NM3的漏极，并输出偏置电压Vbias；
所述第二PMOS管PM2的栅极连接第三NMOS管NM3的栅极和第二NMOS管NM2的漏极；
所述第一NMOS管NM1的栅极连接第一NMOS管NM1的漏极、第二NMOS管NM2的栅极并连接到第一PMOS管PM1的漏极；
所述第一NMOS管NM1的源极、第二NMOS管NM2的源极和第三NMOS管NM3的源极共地。
CN202010852474.4A 2020-08-21 2020-08-21 一种用于抗辐射场景的电压和电流基准电路 Active CN112181036B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010852474.4A CN112181036B (zh) 2020-08-21 2020-08-21 一种用于抗辐射场景的电压和电流基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010852474.4A CN112181036B (zh) 2020-08-21 2020-08-21 一种用于抗辐射场景的电压和电流基准电路

Publications (2)

Publication Number Publication Date
CN112181036A CN112181036A (zh) 2021-01-05
CN112181036B true CN112181036B (zh) 2022-01-11

Family

ID=73925709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010852474.4A Active CN112181036B (zh) 2020-08-21 2020-08-21 一种用于抗辐射场景的电压和电流基准电路

Country Status (1)

Country Link
CN (1) CN112181036B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114594821B (zh) * 2022-03-03 2023-02-28 珠海澳大科技研究院 基准源电路及电子设备
CN114721456B (zh) * 2022-03-18 2024-02-20 成都飞机工业（集团）有限责任公司 一种自偏置低温漂的电压和电流基准电路
CN117784874A (zh) * 2023-12-28 2024-03-29 电子科技大学 一种抗辐射亚阈值带隙基准电流源电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943617B2 (en) * 2003-12-29 2005-09-13 Silicon Storage Technology, Inc. Low voltage CMOS bandgap reference
CN100593768C (zh) * 2007-12-05 2010-03-10 西安标新电子科技有限责任公司 一种输出可调正、负或零温度系数电流、电压基准的电路
CN104238611B (zh) * 2013-07-15 2016-01-20 西安电子科技大学 电流模带隙基准电流源
CN103558890B (zh) * 2013-09-18 2016-08-24 中国矿业大学 一种具有高增益高抑制比的带隙基准电压源

Also Published As

Publication number Publication date
CN112181036A (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
CN112181036B (zh) 一种用于抗辐射场景的电压和电流基准电路
CN110362144B (zh) 基于指数补偿的低温漂高电源抑制比带隙基准电路
JPH06224648A (ja) Ｃｍｏｓトランジスタ回路を使用する基準電圧発生回路
CN104516391B (zh) 一种低功耗低温漂的cmos基准电压源
WO2020156588A1 (zh) 电压基准源电路及低功耗电源系统
Ng et al. A Sub-1 V, 26$\mu $ W, Low-Output-Impedance CMOS Bandgap Reference With a Low Dropout or Source Follower Mode
CN109491433B (zh) 一种适用于图像传感器的基准电压源电路结构
CN201936216U (zh) 一种宽输入电压高电源抑制比基准电压源
CN110320955B (zh) 一种低压差线性稳压电路和集成电路
CN113157041B (zh) 一种宽输入带隙基准电压源
CN108536210B (zh) 一种平滑温度补偿带隙基准源电路
CN105468076A (zh) 全cmos基准电流源
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
CN109308091A (zh) 一种电压基准源电路
CN101149628A (zh) 一种基准电压源电路
CN105630063A (zh) 一种基准电源的产生电路
CN113885639B (zh) 基准电路、集成电路及电子设备
CN114721456B (zh) 一种自偏置低温漂的电压和电流基准电路
CN114421897A (zh) 降低集成电路放大器噪声的电路及其降噪方法
CN113467567A (zh) 一种基准源电路及芯片
TWI484316B (zh) 電壓產生器及能帶隙參考電路
TW202046041A (zh) 電壓產生器
CN110794909B (zh) 一种输出电压可调的超低功耗电压基准源电路
CN108664073B (zh) 一种探测电路
CN211603986U (zh) 恒压差产生电路及驱动装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant