CN114721456B - 一种自偏置低温漂的电压和电流基准电路 - Google Patents

一种自偏置低温漂的电压和电流基准电路 Download PDF

Info

Publication number
CN114721456B
CN114721456B CN202210268848.7A CN202210268848A CN114721456B CN 114721456 B CN114721456 B CN 114721456B CN 202210268848 A CN202210268848 A CN 202210268848A CN 114721456 B CN114721456 B CN 114721456B
Authority
CN
China
Prior art keywords
pmos tube
self
tube
voltage
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210268848.7A
Other languages
English (en)
Other versions
CN114721456A (zh
Inventor
王东俊
邓乐武
张雷
刘明川
谭豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Aircraft Industrial Group Co Ltd
Original Assignee
Chengdu Aircraft Industrial Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Aircraft Industrial Group Co Ltd filed Critical Chengdu Aircraft Industrial Group Co Ltd
Priority to CN202210268848.7A priority Critical patent/CN114721456B/zh
Publication of CN114721456A publication Critical patent/CN114721456A/zh
Application granted granted Critical
Publication of CN114721456B publication Critical patent/CN114721456B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种自偏置低温漂的电压和电流基准电路，属于集成电路技术领域，包括启动电路模块，其特征在于：还包括与启动电路模块电连接的低温漂电压和电流产生模块，启动电路模块用于在电源使能时使电压和电流基准电路从零状态转换到工作状态，进入工作状态后以低功耗待机；低温漂电压和电流产生模块，使用自偏置两级运算放大器将二极管接法的MOS管电流和电压钳位在零温漂点处，得到低温漂的电压和电流基准信号。本发明采用自偏置的运算放大器将电流镜PM4和PM5的漏端电压钳位在同一电位，能够有效提高电流镜的复制精度。

Description

一种自偏置低温漂的电压和电流基准电路
技术领域
本发明涉及到集成电路技术领域，尤其涉及一种自偏置低温漂的电压和电流基准电路。
背景技术
基准电路作为电子系统中不可或缺的部分，在电子系统中承担着提供基准电压和电流的作用，要求电压和电流基准电路产生的电压和电流不随供电电压和温度的变化而变化。传统的基准电路往往只能提供单一的电压或者电流输出，要实现两者均有较好的性能，需要额外的转换电路来完成，带来了额外的功耗。
公开号为CN 103979138B，公开日为2016年05月04日的中国专利文献公开了一种用于抗辐射场景的电压和电流基准电路，包括启动模块和基准产生模块，其特征在于：
启动电路模块：在电源使能时使所述基准产生模块从零状态转换到工作状态，基准产生模块进入工作状态后低消耗待机，启动电路模块提供给基准产生模块所需的偏置电压Vbias；
基准产生模块：基准产生模块包括并联的第一支路和第二支路，其中第一支路包括串联的第五NMOS管NM5和第四NMOS管NM4，第二支路包括串联的第一电阻R1和第六NMOS管NM6，第四NMOS管NM4的源极和第六NMOS管NM6的源极共地，得到低温漂的电压和电流基准信号；
所述第四NMOS管NM4、第五NMOS管NM5和第六NMOS管NM6为三个二极管接法的NMOS管。
该专利文献公开的用于抗辐射场景的电压和电流基准电路，PM3和PM4、NM6和NM7作为电流镜使用，但是PM3和PM4的漏端电压不相等，NM6和NM7的漏端电压也不相等，使得电流复制偏差较大，影响最终电压基准输出的精度。
发明内容
本发明为了克服上述现有技术的缺陷，提供一种自偏置低温漂的电压和电流基准电路，本发明采用自偏置的运算放大器将电流镜PM4和PM5的漏端电压钳位在同一电位，能够有效提高电流镜的复制精度。
本发明通过下述技术方案实现：
一种自偏置低温漂的电压和电流基准电路，包括启动电路模块，其特征在于：还包括与启动电路模块电连接的低温漂电压和电流产生模块，启动电路模块用于在电源使能时使电压和电流基准电路从零状态转换到工作状态，进入工作状态后以低功耗待机；低温漂电压和电流产生模块，使用自偏置两级运算放大器将二极管接法的MOS管电流和电压钳位在零温漂点处，得到低温漂的电压和电流基准信号。
所述低温漂电压和电流产生模块包括电连接的自偏置两级运算放大器AMP、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第四NMOS管NM4和电阻R。
所述第三PMOS管PM3的栅极分别与第四PMOS管PM4的栅极和第五PMOS管PM5的栅极连接，形成电流镜结构，电流均为基准电流，并与偏置电压Vbias和自偏置两级运算放大器AMP的输出极相连，第三PMOS管PM3的源极分别与第四PMOS管PM4的源极和第五PMOS管PM5的源极连接，并与供电电压VDD相连，第三PMOS管PM3的漏极与自偏置两级运算放大器AMP相连，并为其提供偏置电流，第四PMOS管PM4的漏极与电阻R的上端相连并与自偏置两级运算放大器AMP的正极相连，第五PMOS管PM5的漏极与自偏置两级运算放大器AMP的负极相连，并与第四NMOS管NM4的漏极和栅极相连同时输出基准电压信号，第四NMOS管NM4的源极与电阻R的下端相连，并与地电位相连。
所述第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第四NMOS管NM4和自偏置两级运算放大器AMP中包含的MOS管均工作在饱和区。
所述启动电路模块包括电连接的第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第一PMOS管PM1和第二PMOS管PM2。
所述第一NMOS管NM1的栅极与第二NMOS管NM2的栅极连接，第一NMOS管NM1的漏极与第一PMOS管PM1的漏极连接，第一NMOS管NM1的源极与第二NMOS管NM2的源极连接，第三NMOS管NM3的源极连接至VSS，第一NMOS管NM1和第二NMOS管NM2形成电流镜结构，第二NMOS管NM2的漏极分别与第三NMOS管NM3的栅极和第二PMOS管PM2的栅极相连，第三NMOS管NM3的漏极连接至第一PMOS管PM1的栅极，并向后级输出偏置电压Vbias，第一PMOS管PM1的源极分别与第二PMOS管PM2的源极和漏极相连，并连接至VDD，形成MOS电容。
本发明的有益效果主要表现在以下方面：
1、本发明，使用自偏置两级运算放大器将二极管接法的MOS管电流和电压钳位在零温漂点处，得到低温漂的电压和电流基准信号，相较于现有技术而言，采用自偏置的运算放大器将电流镜PM4和PM5的漏端电压钳位在同一电位，能够有效提高电流镜的复制精度。
2、本发明，相较于传统结构中，NM4和NM5堆叠使用，电路的最低工作电压需大于2Vref+Vth而言，无需采用堆叠的NMOS结构，因此电路的最低工作电压为Vref+Vth，小于传统结构的最小工作电压。
3、本发明，相较于传统结构中，NM5的衬源电压必须为0才能保证正确的基准电压输出， NM5需要用N阱工艺才能实现衬底与非地电位NM5的源端相连而言，NM4无需使用N阱工艺就能够实现，实现方式更加简单。
附图说明
下面将结合说明书附图和具体实施方式对本发明作进一步的具体说明，其中：
图1为本发明的电路结构图；
图2为本发明二极管接法的NMOS管零温漂特性的示意图；
图3为本发明启动电路模块的电路结构图；
图4为本发明低温漂电压和电流产生模块的电路结构图；
图5为本发明电流基准输出信号和温度关系仿真图；
图6为本发明电压基准输出信号和温度关系仿真图；
图7为本发明电流基准输出信号和供电电压关系仿真图；
图8为本发明电压基准输出信号和供电电压关系仿真图。
具体实施方式
实施例1
参见图1-图4，一种自偏置低温漂的电压和电流基准电路，包括启动电路模块，还包括与启动电路模块电连接的低温漂电压和电流产生模块，启动电路模块用于在电源使能时使电压和电流基准电路从零状态转换到工作状态，进入工作状态后以低功耗待机；低温漂电压和电流产生模块，使用自偏置两级运算放大器将二极管接法的MOS管电流和电压钳位在零温漂点处，得到低温漂的电压和电流基准信号。
本实施例为最基本的实施方式，使用自偏置两级运算放大器将二极管接法的MOS管电流和电压钳位在零温漂点处，得到低温漂的电压和电流基准信号，相较于现有技术而言，采用自偏置的运算放大器将电流镜PM4和PM5的漏端电压钳位在同一电位，能够有效提高电流镜的复制精度。
实施例2
参见图1-图4，一种自偏置低温漂的电压和电流基准电路，包括启动电路模块，还包括与启动电路模块电连接的低温漂电压和电流产生模块，启动电路模块用于在电源使能时使电压和电流基准电路从零状态转换到工作状态，进入工作状态后以低功耗待机；低温漂电压和电流产生模块，使用自偏置两级运算放大器将二极管接法的MOS管电流和电压钳位在零温漂点处，得到低温漂的电压和电流基准信号。
所述低温漂电压和电流产生模块包括电连接的自偏置两级运算放大器AMP、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第四NMOS管NM4和电阻R。
实施例3
参见图1-图4，一种自偏置低温漂的电压和电流基准电路，包括启动电路模块，还包括与启动电路模块电连接的低温漂电压和电流产生模块，启动电路模块用于在电源使能时使电压和电流基准电路从零状态转换到工作状态，进入工作状态后以低功耗待机；低温漂电压和电流产生模块，使用自偏置两级运算放大器将二极管接法的MOS管电流和电压钳位在零温漂点处，得到低温漂的电压和电流基准信号。
所述低温漂电压和电流产生模块包括电连接的自偏置两级运算放大器AMP、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第四NMOS管NM4和电阻R。
所述第三PMOS管PM3的栅极分别与第四PMOS管PM4的栅极和第五PMOS管PM5的栅极连接，形成电流镜结构，电流均为基准电流，并与偏置电压Vbias和自偏置两级运算放大器AMP的输出极相连，第三PMOS管PM3的源极分别与第四PMOS管PM4的源极和第五PMOS管PM5的源极连接，并与供电电压VDD相连，第三PMOS管PM3的漏极与自偏置两级运算放大器AMP相连，并为其提供偏置电流，第四PMOS管PM4的漏极与电阻R的上端相连并与自偏置两级运算放大器AMP的正极相连，第五PMOS管PM5的漏极与自偏置两级运算放大器AMP的负极相连，并与第四NMOS管NM4的漏极和栅极相连同时输出基准电压信号，第四NMOS管NM4的源极与电阻R的下端相连，并与地电位相连。
本实施例为一较佳实施方式，相较于传统结构中，NM4和NM5堆叠使用，电路的最低工作电压需大于2Vref+Vth而言，无需采用堆叠的NMOS结构，因此电路的最低工作电压为Vref+Vth，小于传统结构的最小工作电压。
实施例4
参见图1-图4，一种自偏置低温漂的电压和电流基准电路，包括启动电路模块，还包括与启动电路模块电连接的低温漂电压和电流产生模块，启动电路模块用于在电源使能时使电压和电流基准电路从零状态转换到工作状态，进入工作状态后以低功耗待机；低温漂电压和电流产生模块，使用自偏置两级运算放大器将二极管接法的MOS管电流和电压钳位在零温漂点处，得到低温漂的电压和电流基准信号。
所述低温漂电压和电流产生模块包括电连接的自偏置两级运算放大器AMP、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第四NMOS管NM4和电阻R。
所述第三PMOS管PM3的栅极分别与第四PMOS管PM4的栅极和第五PMOS管PM5的栅极连接，形成电流镜结构，电流均为基准电流，并与偏置电压Vbias和自偏置两级运算放大器AMP的输出极相连，第三PMOS管PM3的源极分别与第四PMOS管PM4的源极和第五PMOS管PM5的源极连接，并与供电电压VDD相连，第三PMOS管PM3的漏极与自偏置两级运算放大器AMP相连，并为其提供偏置电流，第四PMOS管PM4的漏极与电阻R的上端相连并与自偏置两级运算放大器AMP的正极相连，第五PMOS管PM5的漏极与自偏置两级运算放大器AMP的负极相连，并与第四NMOS管NM4的漏极和栅极相连同时输出基准电压信号，第四NMOS管NM4的源极与电阻R的下端相连，并与地电位相连。
所述第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第四NMOS管NM4和自偏置两级运算放大器AMP中包含的MOS管均工作在饱和区。
实施例5
参见图1-图4，一种自偏置低温漂的电压和电流基准电路，包括启动电路模块，还包括与启动电路模块电连接的低温漂电压和电流产生模块，启动电路模块用于在电源使能时使电压和电流基准电路从零状态转换到工作状态，进入工作状态后以低功耗待机；低温漂电压和电流产生模块，使用自偏置两级运算放大器将二极管接法的MOS管电流和电压钳位在零温漂点处，得到低温漂的电压和电流基准信号。
所述低温漂电压和电流产生模块包括电连接的自偏置两级运算放大器AMP、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第四NMOS管NM4和电阻R。
所述第三PMOS管PM3的栅极分别与第四PMOS管PM4的栅极和第五PMOS管PM5的栅极连接，形成电流镜结构，电流均为基准电流，并与偏置电压Vbias和自偏置两级运算放大器AMP的输出极相连，第三PMOS管PM3的源极分别与第四PMOS管PM4的源极和第五PMOS管PM5的源极连接，并与供电电压VDD相连，第三PMOS管PM3的漏极与自偏置两级运算放大器AMP相连，并为其提供偏置电流，第四PMOS管PM4的漏极与电阻R的上端相连并与自偏置两级运算放大器AMP的正极相连，第五PMOS管PM5的漏极与自偏置两级运算放大器AMP的负极相连，并与第四NMOS管NM4的漏极和栅极相连同时输出基准电压信号，第四NMOS管NM4的源极与电阻R的下端相连，并与地电位相连。
所述第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第四NMOS管NM4和自偏置两级运算放大器AMP中包含的MOS管均工作在饱和区。
所述启动电路模块包括电连接的第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第一PMOS管PM1和第二PMOS管PM2。
实施例6
参见图1-图4，一种自偏置低温漂的电压和电流基准电路，包括启动电路模块，还包括与启动电路模块电连接的低温漂电压和电流产生模块，启动电路模块用于在电源使能时使电压和电流基准电路从零状态转换到工作状态，进入工作状态后以低功耗待机；低温漂电压和电流产生模块，使用自偏置两级运算放大器将二极管接法的MOS管电流和电压钳位在零温漂点处，得到低温漂的电压和电流基准信号。
所述低温漂电压和电流产生模块包括电连接的自偏置两级运算放大器AMP、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第四NMOS管NM4和电阻R。
所述第三PMOS管PM3的栅极分别与第四PMOS管PM4的栅极和第五PMOS管PM5的栅极连接，形成电流镜结构，电流均为基准电流，并与偏置电压Vbias和自偏置两级运算放大器AMP的输出极相连，第三PMOS管PM3的源极分别与第四PMOS管PM4的源极和第五PMOS管PM5的源极连接，并与供电电压VDD相连，第三PMOS管PM3的漏极与自偏置两级运算放大器AMP相连，并为其提供偏置电流，第四PMOS管PM4的漏极与电阻R的上端相连并与自偏置两级运算放大器AMP的正极相连，第五PMOS管PM5的漏极与自偏置两级运算放大器AMP的负极相连，并与第四NMOS管NM4的漏极和栅极相连同时输出基准电压信号，第四NMOS管NM4的源极与电阻R的下端相连，并与地电位相连。
所述第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第四NMOS管NM4和自偏置两级运算放大器AMP中包含的MOS管均工作在饱和区。
所述启动电路模块包括电连接的第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第一PMOS管PM1和第二PMOS管PM2。
所述第一NMOS管NM1的栅极与第二NMOS管NM2的栅极连接，第一NMOS管NM1的漏极与第一PMOS管PM1的漏极连接，第一NMOS管NM1的源极与第二NMOS管NM2的源极连接，第三NMOS管NM3的源极连接至VSS，第一NMOS管NM1和第二NMOS管NM2形成电流镜结构，第二NMOS管NM2的漏极分别与第三NMOS管NM3的栅极和第二PMOS管PM2的栅极相连，第三NMOS管NM3的漏极连接至第一PMOS管PM1的栅极，并向后级输出偏置电压Vbias，第一PMOS管PM1的源极分别与第二PMOS管PM2的源极和漏极相连，并连接至VDD，形成MOS电容。
本实施例为最佳实施方式，相较于传统结构中，NM5的衬源电压必须为0才能保证正确的基准电压输出， NM5需要用N阱工艺才能实现衬底与非地电位NM5的源端相连而言，NM4无需使用N阱工艺就能够实现，实现方式更加简单。
本发明的原理如下：
对于二极管接法的NMOS管，分别在不同的温度下扫描其Id-Vgs曲线，存在一个特定零温漂点，该点对应的Id和Vgs均不随温度变化。利用这一原理，使二极管接法的NMOS管工作在零温漂点，就能够同时得到不随温度变化和电压变化的电压和电流基准信号。
通过Hspice仿真得到如图5、图6、图7和8所示的仿真结果，仿真表明在-40oC至125oC温度范围内，标准工艺角tt corner以及供电电压1V条件下，产生的电流基准信号Iref和电压基准信号Vref温度系数分别为12ppm/oC和9.9ppm/oC。典型情况下tt corner，27℃，供电电压VDD在1V至1.8V范围内，产生的电流基准信号Iref和电压基准信号Vref线性调整率分别为0.35%和0.07%。
可见，本发明能够同时产生高性能的电压和电流基准信号。

Claims (4)

1.一种自偏置低温漂的电压和电流基准电路，包括启动电路模块，其特征在于：还包括与启动电路模块电连接的低温漂电压和电流产生模块，启动电路模块用于在电源使能时使电压和电流基准电路从零状态转换到工作状态，进入工作状态后以低功耗待机；低温漂电压和电流产生模块，使用自偏置两级运算放大器将二极管接法的MOS管电流和电压钳位在零温漂点处，得到低温漂的电压和电流基准信号；
所述低温漂电压和电流产生模块包括电连接的自偏置两级运算放大器AMP、第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第四NMOS管NM4和电阻R；
所述启动电路模块包括电连接的第一NMOS管NM1、第二NMOS管NM2、第三NMOS管NM3、第一PMOS管PM1和第二PMOS管PM2。
2.根据权利要求1所述的一种自偏置低温漂的电压和电流基准电路，其特征在于：所述第三PMOS管PM3的栅极分别与第四PMOS管PM4的栅极和第五PMOS管PM5的栅极连接，形成电流镜结构，电流均为基准电流，并与偏置电压Vbias和自偏置两级运算放大器AMP的输出极相连，第三PMOS管PM3的源极分别与第四PMOS管PM4的源极和第五PMOS管PM5的源极连接，并与供电电压VDD相连，第三PMOS管PM3的漏极与自偏置两级运算放大器AMP相连，并为其提供偏置电流，第四PMOS管PM4的漏极与电阻R的上端相连并与自偏置两级运算放大器AMP的正极相连，第五PMOS管PM5的漏极与自偏置两级运算放大器AMP的负极相连，并与第四NMOS管NM4的漏极和栅极相连同时输出基准电压信号，第四NMOS管NM4的源极与电阻R的下端相连，并与地电位相连。
3.根据权利要求2所述的一种自偏置低温漂的电压和电流基准电路，其特征在于：所述第三PMOS管PM3、第四PMOS管PM4、第五PMOS管PM5、第四NMOS管NM4和自偏置两级运算放大器AMP中包含的MOS管均工作在饱和区。
4.根据权利要求1所述的一种自偏置低温漂的电压和电流基准电路，其特征在于：所述第一NMOS管NM1的栅极与第二NMOS管NM2的栅极连接，第一NMOS管NM1的漏极与第一PMOS管PM1的漏极连接，第一NMOS管NM1的源极与第二NMOS管NM2的源极连接，第三NMOS管NM3的源极连接至VSS，第一NMOS管NM1和第二NMOS管NM2形成电流镜结构，第二NMOS管NM2的漏极分别与第三NMOS管NM3的栅极和第二PMOS管PM2的栅极相连，第三NMOS管NM3的漏极连接至第一PMOS管PM1的栅极，并向后级输出偏置电压Vbias，第一PMOS管PM1的源极分别与第二PMOS管PM2的源极和漏极相连，并连接至VDD，形成MOS电容。
CN202210268848.7A 2022-03-18 2022-03-18 一种自偏置低温漂的电压和电流基准电路 Active CN114721456B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210268848.7A CN114721456B (zh) 2022-03-18 2022-03-18 一种自偏置低温漂的电压和电流基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210268848.7A CN114721456B (zh) 2022-03-18 2022-03-18 一种自偏置低温漂的电压和电流基准电路

Publications (2)

Publication Number Publication Date
CN114721456A CN114721456A (zh) 2022-07-08
CN114721456B true CN114721456B (zh) 2024-02-20

Family

ID=82236855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210268848.7A Active CN114721456B (zh) 2022-03-18 2022-03-18 一种自偏置低温漂的电压和电流基准电路

Country Status (1)

Country Link
CN (1) CN114721456B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117784874B (zh) * 2023-12-28 2024-10-01 电子科技大学 一种抗辐射亚阈值带隙基准电流源电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104238611A (zh) * 2013-07-15 2014-12-24 西安电子科技大学 电流模带隙基准电流源
CN104516391A (zh) * 2015-01-09 2015-04-15 中国科学技术大学 一种低功耗低温漂的cmos基准电压源
CN210666511U (zh) * 2019-10-23 2020-06-02 广州大学 一种超低功耗电压基准电路
CN112181036A (zh) * 2020-08-21 2021-01-05 成都飞机工业（集团）有限责任公司 一种用于抗辐射场景的电压和电流基准电路
CN112416044A (zh) * 2020-12-03 2021-02-26 电子科技大学 一种高电源抑制比的电压基准电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104238611A (zh) * 2013-07-15 2014-12-24 西安电子科技大学 电流模带隙基准电流源
CN104516391A (zh) * 2015-01-09 2015-04-15 中国科学技术大学 一种低功耗低温漂的cmos基准电压源
CN210666511U (zh) * 2019-10-23 2020-06-02 广州大学 一种超低功耗电压基准电路
CN112181036A (zh) * 2020-08-21 2021-01-05 成都飞机工业（集团）有限责任公司 一种用于抗辐射场景的电压和电流基准电路
CN112416044A (zh) * 2020-12-03 2021-02-26 电子科技大学 一种高电源抑制比的电压基准电路

Also Published As

Publication number Publication date
CN114721456A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
CN106959723A (zh) 一种宽输入范围高电源抑制比的带隙基准电压源
CN109450415B (zh) 一种延迟电路
CN112987836B (zh) 一种高性能的带隙基准电路
CN112181036B (zh) 一种用于抗辐射场景的电压和电流基准电路
CN109491433B (zh) 一种适用于图像传感器的基准电压源电路结构
CN214311491U (zh) 一种具有温度补偿功能的低功耗基准电压产生电路
CN109194328B (zh) 高精度片上振荡器
CN114721456B (zh) 一种自偏置低温漂的电压和电流基准电路
CN113157041A (zh) 一种宽输入带隙基准电压源
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
CN106656111B (zh) 环形振荡器
CN110083193B (zh) 带隙基准电压产生电路
CN109828630B (zh) 一种与温度无关的低功耗基准电流源
CN113093856B (zh) 用于高压栅驱动芯片的高精度带隙基准电压产生电路
CN116865740B (zh) 一种模拟乘法器电路
CN113934250A (zh) 一种具有低温度系数和高电源抑制比高低压转换电路
CN109802641B (zh) 一种输入电压范围较宽的放大器
CN114578890B (zh) 一种具有分段线性补偿的基准电压源电路
CN112650351B (zh) 一种亚阈值电压基准电路
CN113985953A (zh) 具有过温保护与软启动特性的非带隙基准源
CN108469863B (zh) 一种带有补偿回路的基准电压源电路及电源模块
CN112558672A (zh) 基准电流源及包含基准电流源的芯片
CN110794909B (zh) 一种输出电压可调的超低功耗电压基准源电路
CN112928998B (zh) 一种双极型晶体管放大器
CN110888483A (zh) 基于动态零点补偿电路的电子器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant