CN112416044A - 一种高电源抑制比的电压基准电路 - Google Patents

一种高电源抑制比的电压基准电路 Download PDF

Info

Publication number
CN112416044A
CN112416044A CN202011393648.1A CN202011393648A CN112416044A CN 112416044 A CN112416044 A CN 112416044A CN 202011393648 A CN202011393648 A CN 202011393648A CN 112416044 A CN112416044 A CN 112416044A
Authority
CN
China
Prior art keywords
power supply
tube
resistor
temperature drift
nmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011393648.1A
Other languages
English (en)
Inventor
罗萍
杨秉中
王远飞
杨健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202011393648.1A priority Critical patent/CN112416044A/zh
Publication of CN112416044A publication Critical patent/CN112416044A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

一种高电源抑制比的电压基准电路，包括启动模块、零温漂电流产生模块和有源衰减器模块，启动模块在电源电压建立时拉低零温漂电流产生模块中第一节点电位，使电压基准电路脱离零状态，启动完成后退出工作，电流消耗降为极低；零温漂电流产生模块通过运算放大器将环路电流钳位在零温漂点，从而产生零温漂电流，并通过电流镜将零温漂电流输出至有源衰减器模块；本发明引入的有源衰减器、第二PMOS管和第三PMOS管构成的电流源结构以及运算放大器闭环电路均提高了电压基准电路的电源抑制比，且有源衰减器模块通过二极管接法的基准NMOS管将零温漂电流转化为零温漂电压，同时通过第二电阻和第三电阻构成的电阻分压网络输出基准电压，进一步提高了电源抑制比。

Description

一种高电源抑制比的电压基准电路
技术领域
本发明属于集成电路技术领域，具体的说是涉及一种高电源抑制比(PowerSupply Rejection Ratio，PSRR)的电压基准电路。
背景技术
电压基准电路是所有电子系统中不可或缺的一部分，在一些特殊的环境中不仅要求电压基准电路产生的基准电压不随电源电压和温度的变化而变化，同时还要求基准电压对供电电源的波动有抑制能力。传统的带隙基准结构使用最为广泛，但其在简单结构下抑制供电电源波动的能力较低。
发明内容
针对上述传统带隙基准结构抑制供电电源波动能力较低的不足之处，本发明提出了一种高电源抑制比的电压基准电路，解决了现有带隙基准电路对供电电源波动抑制能力不足的问题。
本发明的技术方案为：
一种高电源抑制比的电压基准电路，包括启动模块、零温漂电流产生模块和有源衰减器模块，
所述零温漂电流产生模块包括第一电阻、第一NMOS管、第一PMOS管、第二PMOS管和运算放大器，第一NMOS管的栅极连接运算放大器的输出端，其漏极连接第二PMOS管的栅极和漏极以及第一PMOS管的栅极并记为第一节点，其源极连接运算放大器的负向输入端并通过第一电阻后连接地电平；运算放大器的正向输入端连接第一PMOS管的漏极并输出零温漂电流，其电源端连接电源电压，其接地端连接地电平；第一PMOS管和第二PMOS管的源极连接电源电压；
所述启动模块用于在电源电压建立时拉低所述零温漂电流产生模块中第一节点电位，使所述电压基准电路脱离零状态，启动完成后所述启动模块退出工作；
所述有源衰减器模块包括第二电阻、第三电阻和基准NMOS管，其中第一电阻、第二电阻和第三电阻的温漂系数尽可能低，并根据第一NMOS管和基准NMOS管的特性曲线设置第三电阻和第一电阻的阻值，使得第一NMOS管和基准NMOS管工作在零温漂点；
基准NMOS管的栅极连接第二电阻的一端和所述零温漂电流，其漏极通过第三电阻后连接第二电阻的另一端并输出基准电压，其源极接地。
具体的，所述启动模块包括电容、第四PMOS管、第二NMOS管、第三NMOS管和第四NMOS管，
第二NMOS管的栅漏短接并连接第三NMOS管的栅极和第四PMOS管的漏极，其源极连接第三NMOS管和第四NMOS管的源极并接地；
第四NMOS管的栅极连接第三NMOS管的漏极并通过电容后连接电源电压，其漏极连接第四PMOS管的栅极并连接所述第一节点；
第四PMOS管的源极连接电源电压。
具体的，所述启动模块中的电容为MOS电容，由第三PMOS管实现，第三PMOS管的栅极连接第四NMOS管的栅极，其漏极和源极互连并连接电源电压。
本发明的有益效果为：本发明利用MOS管的零温漂点特性产生不随温度变化的基准电压，同时引入有源衰减器、第二PMOS管MP2和第三PMOS管MP3构成的电流源结构、以及运算放大器闭环电路用于提高电压基准电路的电源抑制比，且第二电阻R2a与第三电阻R2b组成电阻分压网络也进一步提升了电压基准电路的电源抑制比，因此本发明产生的基准电压具有极低的温度系数与较高的电源抑制比，尤其适用于电源波动较大的工作场合。
附图说明
下面的附图有助于更好地理解下述对本发明不同实施例的描述，这些附图示意性地示出了本发明一些实施方式的主要特征。这些附图和实施例以非限制性、非穷举性的方式提供了本发明的一些实施例。为简明起见，不同附图中具有相同功能的相同或类似的组件或结构采用相同的附图标记。
图1是本发明提出的一种高电源抑制比的电压基准电路的系统框图。
图2是本发明提出的一种高电源抑制比的电压基准电路中启动模块在实施例的一种电路实现结构图。
图3是MOS管零温漂特性的示意图。
图4是本发明提出的一种高电源抑制比的电压基准电路中零温漂电流产生模块的电路实现结构图。
图5是本发明提出的一种高电源抑制比的电压基准电路中有源衰减器模块的电路实现结构图。
图6是本发明提出的一种高电源抑制比的电压基准电路在实施例中的整体结构示意图。
图7是本发明提出的一种高电源抑制比的电压基准电路经过HSpice仿真得到的输出电压-温度仿真图。
图8是本发明提出的一种高电源抑制比的电压基准电路经过HSpice仿真得到的PSRR-频率仿真图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明进行详细地说明。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
需要说明的是，在本发明中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
本发明提出的一种高电源抑制比的电压基准电路总体结构框图如图1所示，包括启动模块、零温漂电流产生模块和有源衰减器模块。其中启动模块用于在电源建立时使电压基准电路脱离零状态，在启动完成后退出，因此启动完成后启动模块的电流消耗降为极低；零温漂电流产生模块通过运算放大器将环路电流钳位在零温漂点，从而产生零温漂电流Iout，并通过电流镜将零温漂电流Iout输出至有源衰减器模块；有源衰减器模块通过二极管接法的基准NMOS管MNx将零温漂电流Iout转化为零温漂电压，同时通过第二电阻R2a和第三电阻R2b构成的电阻分压网络输出基准电压Vref，进一步提高电源抑制比PSRR。本发明提出的电压基准电路可以采用标准CMOS工艺制作成集成电路。下面分别描述模块的电路结构及连接关系。
启动模块用于在电源电压VDD建立后给电压基准电路一个启动信号，本发明中体现为通过拉低零温漂电流产生模块中第一节点VB1的电位，来使得电压基准电路脱离零状态，启动完成后启动模块退出工作。本发明给出了启动模块的一种实现结构，如图2所示，启动模块包括第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第四PMOS管MP4和电容，其中电容可以采用任意结构实现的电容，本实施例中采用MOS电容，用第三PMOS管MP3实现MOS电容。第二NMOS管MN2自身栅极与漏极互连并连接第三NMOS管MN3的栅极和第四PMOS管MP4的漏极，第二NMOS管MN2源极与第三NMOS管MN3源极连接至地VSS，第三NMOS管MN3的漏极连接至第四NMOS管MN4的栅极与第三PMOS管MP3的栅极，第二NMOS管MN2和第三NMOS管MN3构成一个N型电流镜。第三PMOS管MP3漏极与源极互连并连接至电源电压VDD，由此将第三PMOS管MP3作为一个MOS电容使用。第四PMOS管MP4源极连接至电源电压VDD，栅极连接至第四NMOS管MN4的漏极并作为启动模块的输出端与后续零温漂电流产生模块中的第一节点VB1连接，从而向外输出启动信号。
在系统刚上电时，电源电压VDD有一个从低到高的建立过程。在初始状态，第四PMOS管MP4、第二NMOS管MN2、第三NMOS管MN3均处于截止状态，可视为高阻。因此电源建立信号直接通过MOS电容即第三PMOS管MP3传输到第四NMOS管MN4的栅极，将第四NMOS管MN4开启，从而拉低第四NMOS管MN4漏极的电压，也即第一节点VB1的电压，使零温漂电流产生模块脱离零状态，进入正常工作状态。启动完毕后，第三NMOS管MN3开启，将第四NMOS管MN4栅极电压拉低，使第四NMOS管MN4进入关断状态，对第一节点VB1恢复高阻抗状态，因此此时启动模块不影响电压基准电路正常工作，且启动模块不产生电流消耗。
零温漂电流产生模块的结构如图4所示，包括运算放大器OP1、第一NMOS管MN1、第一PMOS管MP1、第二PMOS管MP2和第一电阻R1，第一NMOS管MN1的栅极与运算放大器OP1输出端连接，源极与运算放大器OP1的负向输入端连接并经过第一电阻R1后连接到地VSS，其漏极与第二PMOS管MP2的漏极和栅极以及第一PMOS管MP1栅极连接并记为第一节点VB1与启动模块的输出端连接。第二PMOS管MP2的源极与第一PMOS管MP1的源极连接至电源电压VDD，第二PMOS管MP2的源极与第一PMOS管MP1构成一个P型电流镜。第一PMOS管MP1的漏极与运算放大器OP1正向输入端连接并作为零温漂电流产生模块的输出端输出零温漂电流Iout至有源衰减器模块。
有源衰减器模块的结构如图5所示，包括基准NMOS管MNx、第二电阻R2a与第三电阻R2b，基准NMOS管MNx的栅极与第二电阻R2a的一端相连，同时作为有源衰减器模块的输入端接受零温漂电流产生模块输出的零温漂电流Iout，第二电阻R2a另一端与第三电阻R2b一端连接同时作为电压基准电路的输出端输出基准电压Vref，第三电阻R2b的另一端与基准NMOS管MNx的漏极连接，基准NMOS管MNx的源极接地VSS。
其中第一电阻R1、第二电阻R2a和第三电阻R2b优选为零温漂电阻，但由于实际生产中电阻很难实现零温漂系数，因此选择温漂系数尽可能低的电阻即可。根据第一NMOS管MN1和基准NMOS管MNx的特性曲线合理设置第三电阻R2b和第一电阻R1的阻值，形成负反馈使得第一NMOS管MN1和基准NMOS管MNx工作在零温漂点，零温漂电流产生模块和有源衰减器模块的核心原理就是利用MOS管“零温漂点”的特性，其工作原理详细说明如下：
启动模块拉低第一节点VB1处电位，给出零温漂电流产生模块的启动信号后，零温漂电流产生模块开始正常工作。基于MOS管“零温漂点”的特性，即：对于MOS管，存在一个特定的零温漂点即Id点，该点对应的栅源电压Vgs不随温度变化。本发明通过合理设置第三电阻R2b和第一电阻R1的阻值形成负反馈使得第一NMOS管MN1和基准NMOS管MNx工作在零温漂点，图3所示，在零温漂点处，MOS管的栅源电压Vgs有如下的近似表达式：
Figure BDA0002813686980000051
其中Vth0是温度为0K时的MOS管阈值电压，η(η>0)为Vth的温度系数，α为速度饱和系数，β为电子迁移率μ的温度系数，T0为
Figure BDA0002813686980000052
时的温度T。对上式求一阶导数，即可得到不随温度变化而变化的电压。该点产生的Vgs仅与MOS管内部参数有关，随温度的变化率极小，可以作为基准电压使用。
第一NMOS管MN1和基准NMOS管MNx产生不随温度改变的Vgs，基准NMOS管MNx的漏源电压Vds也处于零温漂点，原理与Vgs类似。第二电阻R2a与第三电阻R2b组成电阻分压网络，进一步提升了基准电压Vref的电源抑制比PSRR。
引入有源衰减器后，电压基准电路的电源抑制比PSRR为：
Figure BDA0002813686980000053
其中Ax(s)为有源衰减器的传递函数，R1是第一电阻R1的阻值，gmNx是基准NMOS管MNx的跨导，Add(s)是由运算放大器OP1供电到输出的传递函数，A0(s)为运算放大器OP1输入到输出的传递函数。从上述表达式中可以看出，引入的有源衰减器、第二PMOS管MP2和第三PMOS管MP3构成的电流源结构、运算放大器闭环电路，均提高了电路的电源抑制比PSRR。
结合仿真结果说明本发明所提出的一种高PSRR的电压基准电路的技术效果，通过Hspice仿真得到如图7与图8所示的仿真图，仿真表明在温度范围从-40℃至125℃，标准工艺角(tt corner)下产生的基准电压Vref温度系数仅为5.2ppm/℃。典型情况下(ttcorner，27℃)，电源电压VDD＝3V，低频PSRR达到80dB以上。可见本发明在正常工作情况下具有极低的温度系数与较高的电源抑制比，尤其适用于电源波动较大的工作场合。
本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其他各种具体变形和组合，这些变形和组合仍然在本发明的保护范围之内。

Claims (3)

1.一种高电源抑制比的电压基准电路，其特征在于，包括启动模块、零温漂电流产生模块和有源衰减器模块，
所述零温漂电流产生模块包括第一电阻、第一NMOS管、第一PMOS管、第二PMOS管和运算放大器，第一NMOS管的栅极连接运算放大器的输出端，其漏极连接第二PMOS管的栅极和漏极以及第一PMOS管的栅极并记为第一节点，其源极连接运算放大器的负向输入端并通过第一电阻后连接地电平；运算放大器的正向输入端连接第一PMOS管的漏极并输出零温漂电流，其电源端连接电源电压，其接地端连接地电平；第一PMOS管和第二PMOS管的源极连接电源电压；
所述启动模块用于在电源电压建立时拉低所述零温漂电流产生模块中第一节点电位，使所述电压基准电路脱离零状态，启动完成后所述启动模块退出工作；
所述有源衰减器模块包括第二电阻、第三电阻和基准NMOS管，其中第一电阻、第二电阻和第三电阻的温漂系数尽可能低，并根据第一NMOS管和基准NMOS管的特性曲线设置第三电阻和第一电阻的阻值，使得第一NMOS管和基准NMOS管工作在零温漂点；
基准NMOS管的栅极连接第二电阻的一端和所述零温漂电流，其漏极通过第三电阻后连接第二电阻的另一端并输出基准电压，其源极接地。
2.根据权利要求1所述的高电源抑制比的电压基准电路，其特征在于，所述启动模块包括电容、第四PMOS管、第二NMOS管、第三NMOS管和第四NMOS管，
第二NMOS管的栅漏短接并连接第三NMOS管的栅极和第四PMOS管的漏极，其源极连接第三NMOS管和第四NMOS管的源极并接地；
第四NMOS管的栅极连接第三NMOS管的漏极并通过电容后连接电源电压，其漏极连接第四PMOS管的栅极并连接所述第一节点；
第四PMOS管的源极连接电源电压。
3.根据权利要求2所述的高电源抑制比的电压基准电路，其特征在于，所述启动模块中的电容为MOS电容，由第三PMOS管实现，第三PMOS管的栅极连接第四NMOS管的栅极，其漏极和源极互连并连接电源电压。
CN202011393648.1A 2020-12-03 2020-12-03 一种高电源抑制比的电压基准电路 Pending CN112416044A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011393648.1A CN112416044A (zh) 2020-12-03 2020-12-03 一种高电源抑制比的电压基准电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011393648.1A CN112416044A (zh) 2020-12-03 2020-12-03 一种高电源抑制比的电压基准电路

Publications (1)

Publication Number Publication Date
CN112416044A true CN112416044A (zh) 2021-02-26

Family

ID=74829924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011393648.1A Pending CN112416044A (zh) 2020-12-03 2020-12-03 一种高电源抑制比的电压基准电路

Country Status (1)

Country Link
CN (1) CN112416044A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114384961A (zh) * 2021-12-14 2022-04-22 深圳市航顺芯片技术研发有限公司 一种电流源
CN114594821A (zh) * 2022-03-03 2022-06-07 珠海澳大科技研究院 基准源电路及电子设备
CN114721456A (zh) * 2022-03-18 2022-07-08 成都飞机工业（集团）有限责任公司 一种自偏置低温漂的电压和电流基准电路
CN114740933A (zh) * 2022-04-27 2022-07-12 电子科技大学 一种用于高压ldo的内部基准电源轨控制电路
CN115220517A (zh) * 2021-04-19 2022-10-21 中国科学院微电子研究所 基于pmos温度补偿特性基准电压产生电路及设计方法和装置
CN115220518A (zh) * 2021-04-19 2022-10-21 中国科学院微电子研究所 基于nmos温度补偿特性基准电压产生电路及设计方法和装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066649A (ja) * 2006-09-11 2008-03-21 Ricoh Co Ltd 電圧源回路
CN103353782A (zh) * 2013-03-04 2013-10-16 香港应用科技研究院有限公司 低供电电压带隙参考电路及方法
CN103365330A (zh) * 2012-04-09 2013-10-23 联咏科技股份有限公司 参考电压/电流产生装置
CN103513689A (zh) * 2013-10-14 2014-01-15 中山大学 一种低功耗基准源电路
CN104111682A (zh) * 2014-05-05 2014-10-22 西安电子科技大学 低功耗、低温度系数基准源电路
CN107463198A (zh) * 2017-08-11 2017-12-12 天津大学 应用于lvds驱动电路的低温度系数参考电压源
CN107688367A (zh) * 2016-08-04 2018-02-13 上海贝岭股份有限公司 差分参考电压缓冲器
CN109375688A (zh) * 2018-11-29 2019-02-22 天津理工大学 一种超低功耗低电压低温漂的亚阈值基准电压产生电路
CN111158422A (zh) * 2020-01-15 2020-05-15 西安电子科技大学 一种零温度系数偏置点的基准电压源

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066649A (ja) * 2006-09-11 2008-03-21 Ricoh Co Ltd 電圧源回路
CN103365330A (zh) * 2012-04-09 2013-10-23 联咏科技股份有限公司 参考电压/电流产生装置
CN103353782A (zh) * 2013-03-04 2013-10-16 香港应用科技研究院有限公司 低供电电压带隙参考电路及方法
CN103513689A (zh) * 2013-10-14 2014-01-15 中山大学 一种低功耗基准源电路
CN104111682A (zh) * 2014-05-05 2014-10-22 西安电子科技大学 低功耗、低温度系数基准源电路
CN107688367A (zh) * 2016-08-04 2018-02-13 上海贝岭股份有限公司 差分参考电压缓冲器
CN107463198A (zh) * 2017-08-11 2017-12-12 天津大学 应用于lvds驱动电路的低温度系数参考电压源
CN109375688A (zh) * 2018-11-29 2019-02-22 天津理工大学 一种超低功耗低电压低温漂的亚阈值基准电压产生电路
CN111158422A (zh) * 2020-01-15 2020-05-15 西安电子科技大学 一种零温度系数偏置点的基准电压源

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
徐成阳: "一种基于40nm CMOS工艺的信息温度补偿、高电源抑制比的带隙基准源", 《电子产品世界》 *
徐成阳: "用于高速A/D转换器的低噪声参考电压电路研究与设计", 《中国优秀硕士学位论文全文数据库信息科技辑》 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115220517A (zh) * 2021-04-19 2022-10-21 中国科学院微电子研究所 基于pmos温度补偿特性基准电压产生电路及设计方法和装置
CN115220518A (zh) * 2021-04-19 2022-10-21 中国科学院微电子研究所 基于nmos温度补偿特性基准电压产生电路及设计方法和装置
CN115220517B (zh) * 2021-04-19 2024-01-16 中国科学院微电子研究所 基于pmos温度补偿特性基准电压产生电路及设计方法和装置
CN115220518B (zh) * 2021-04-19 2024-03-12 中国科学院微电子研究所 基于nmos温度补偿特性基准电压产生电路及设计方法和装置
CN114384961A (zh) * 2021-12-14 2022-04-22 深圳市航顺芯片技术研发有限公司 一种电流源
CN114594821A (zh) * 2022-03-03 2022-06-07 珠海澳大科技研究院 基准源电路及电子设备
CN114594821B (zh) * 2022-03-03 2023-02-28 珠海澳大科技研究院 基准源电路及电子设备
CN114721456A (zh) * 2022-03-18 2022-07-08 成都飞机工业（集团）有限责任公司 一种自偏置低温漂的电压和电流基准电路
CN114721456B (zh) * 2022-03-18 2024-02-20 成都飞机工业（集团）有限责任公司 一种自偏置低温漂的电压和电流基准电路
CN114740933A (zh) * 2022-04-27 2022-07-12 电子科技大学 一种用于高压ldo的内部基准电源轨控制电路
CN114740933B (zh) * 2022-04-27 2022-12-02 电子科技大学 一种用于高压ldo的内部基准电源轨控制电路

Similar Documents

Publication Publication Date Title
CN112416044A (zh) 一种高电源抑制比的电压基准电路
CN107390767B (zh) 一种具有温度补偿的宽温度全mos电压基准源
KR100400304B1 (ko) 커런트 미러형의 밴드갭 기준전압 발생장치
US7737769B2 (en) OPAMP-less bandgap voltage reference with high PSRR and low voltage in CMOS process
CN110362144B (zh) 基于指数补偿的低温漂高电源抑制比带隙基准电路
CN101485088B (zh) 甚低功率的模拟补偿电路
CN108776506B (zh) 一种高稳定性的低压差线性稳压器
JP2008108009A (ja) 基準電圧発生回路
CN111176358B (zh) 一种低功耗低压差线性稳压器
CN110058632A (zh) 低压差放大器
CN103412610B (zh) 低功耗无电阻全cmos电压基准电路
CN111190453A (zh) 高电源抑制比基准电路
CN113608568B (zh) 一种低功耗低电压低温漂的带隙基准电压源
KR101733157B1 (ko) 리퀴지 전류를 이용한 저전력 밴드갭 기준전압 발생 회로
CN109828630B (zh) 一种与温度无关的低功耗基准电流源
CN113253788B (zh) 基准电压电路
CN210534613U (zh) 一种低压差线性稳压电路和集成电路
CN111813177A (zh) 一种带有负反馈的高性能cmos电压基准源
CN110568894A (zh) 一种四管电压基准电路
CN113885639B (zh) 基准电路、集成电路及电子设备
CN111240395B (zh) 一种具有高电源抑制比的基准电压源
CN212276289U (zh) 一种带有负反馈的高性能cmos电压基准源
CN210534616U (zh) 一种基准电路和集成电路
CN210983128U (zh) 一种低压差线性稳压电路和集成电路
CN115202427B (zh) 一种稳压电路及电源管理芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210226