CN107688367A - 差分参考电压缓冲器 - Google Patents

差分参考电压缓冲器 Download PDF

Info

Publication number
CN107688367A
CN107688367A CN201610633452.2A CN201610633452A CN107688367A CN 107688367 A CN107688367 A CN 107688367A CN 201610633452 A CN201610633452 A CN 201610633452A CN 107688367 A CN107688367 A CN 107688367A
Authority
CN
China
Prior art keywords
nmos tube
reference voltage
pmos
grid
electric capacity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610633452.2A
Other languages
English (en)
Other versions
CN107688367B (zh
Inventor
张辉
李丹
王海军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Beiling Co Ltd
Original Assignee
Shanghai Beiling Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Beiling Co Ltd filed Critical Shanghai Beiling Co Ltd
Priority to CN201610633452.2A priority Critical patent/CN107688367B/zh
Publication of CN107688367A publication Critical patent/CN107688367A/zh
Application granted granted Critical
Publication of CN107688367B publication Critical patent/CN107688367B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种差分参考电压缓冲器，包括复制缓冲输出部分，所述复制缓冲输出部分包括第一NMOS管和第一PMOS管，所述第一NMOS管和所述第一PMOS管共用一路偏置电流，所述第一NMOS管的源极和所述第一PMOS管的源极相连并输出正参考电压，所述第一PMOS管的漏极输出负参考电压。本发明提供的差分参考电压缓冲器通过电路结构上的创新，采用第一PMOS管和第一NMOS管的源级并联输出的形式，降低了正参考电压输出等效阻抗，提高电流效率的同时使得参考电压的建立速度更快，能耗效率提高，功耗降低。

Description

差分参考电压缓冲器
技术领域
本发明涉及集成电路领域，特别涉及一种差分参考电压缓冲器。
背景技术
参考电压通常是指在电路中用作电压基准的高稳定度的电压，也称为基准电压。在许多集成电路和电路单元中，如数/模转换器、模/数转换器、线性稳压器和开关稳压器，都需要精密而稳定的参考电压。
由于现代通信系统的飞速发展，对高速、高精度模/数转换器的设计提出了更多的挑战，在保证系统性能的同时，还要使得系统功耗尽可能低。差分参考电压缓冲器也称为差分参考电压缓冲电路，作为模/数转换器的不可或缺的组成部分，对系统性能起着决定性作用。目前，模/数转换器中参考电压缓冲电路常用的方案是用大电流和大容量去耦电容来提供稳定的参考电压，这种方法不仅功耗大，而且由于集成电路芯片内部电容单位面积容值较小，故需要占据很大的芯片面积，不适用于高速低功耗系统。
发明内容
本发明要解决的技术问题是为了克服现有技术中差分参考电压缓冲器功耗大、占用芯片面积大、建立速度低的缺陷，提供一种能够降低参考电压输出等效阻抗、提高电流效率、同时使得参考电压的建立速度更快的差分参考电压缓冲器。
本发明是通过下述技术方案来解决上述技术问题：
一种差分参考电压缓冲器，其特点在于，包括复制缓冲输出部分，所述复制缓冲输出部分包括第一NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)管和第一PMOS(P-Metal-Oxide-Semiconductor，P型金属-氧化物-半导体)管，所述第一NMOS管和所述第一PMOS管共用一路偏置电流，所述第一NMOS管的源极和所述第一PMOS管的源极相连并输出正参考电压，所述第一PMOS管的漏极输出负参考电压。
本方案中，共用一路偏置电流的第一PMOS管和第一NMOS管的源极接在一起，组成源级跟随器(source follow)输出结构，其输出等效阻抗为第一PMOS管的跨导和第一NMOS管的跨导之和的倒数，而传统的源级跟随器输出结构仅采用单个NMOS管或PMOS管，其输出等效阻抗为单管跨导的倒数，故在耗费相同电流的情况下，本方案提供的差分参考电压缓冲器的输出等效阻抗降低，所以输出建立速度加快，能耗效率提高，功耗降低。
较佳地，所述负参考电压接地。
本方案中，与传统差分参考电压缓冲器相比，由于采用地信号作为负参考电压，在模/数转换器系统中即可通过电平移位来实现参考电压与输入信号共模不匹配问题，本方案可以简化电路设计，不需要共模控制环路，只需要差模控制环路，只要差模电压稳定，共模电压也随之确定。
较佳地，所述复制缓冲输出部分还包括第二NMOS管，所述第二NMOS管的源极与所述第一NMOS管的漏接连接，所述第二NMOS管的漏极接电源电压。
本方案中，第二NMOS管能显著提高电源电压抑制比，提升系统性能。
较佳地，所述差分参考电压缓冲器还包括去耦部分，所述去耦部分包括第一电容、第二电容和第三电容；所述第一电容的一端与所述第一PMOS管的栅极连接，所述第一电容的另一端与所述第一NMOS管的栅极连接；所述第二电容的一端接地，所述第二电容的另一端与所述第一NMOS管的栅极连接；所述第三电容的一端接地，所述第三电容的另一端与所述第二NMOS管的栅极连接。
本方案中，由于输出等效阻抗降低，输出参考电压的建立速度更快。与传统的差分参考电压缓冲器相比，输出级电流可以做得更小，因此第一NMOS管、第二NMOS管及第一PMOS管的尺寸可以做得更小，由此引入的寄生电容更小，所以去耦部分中电容可以做得更小，进而可以进一步减小芯片面积，降低成本。
较佳地，所述去耦部分还包括第四电容，所述第四电容的一端接地，所述第四电容的另一端与所述电源电压连接。
较佳地，所述差分参考电压缓冲器还包括基准电流产生部分、控制部分和电流镜，所述电流镜的第一端与所述基准电流产生部分连接，所述电流镜的第二端与所述控制部分连接；所述控制部分输出的第一电压与所述第一PMOS管的栅极连接；所述基准电流产生部分用于将输入参考电压转换成与所述输入参考电压正相关的第一电流；所述电流镜用于将所述第一电流传递至所述控制部分；所述控制部分用于将所述电流镜的第二端输出的电流转换为所述第一电压。
较佳地，所述控制部分包括第一运算放大器，所述第一运算放大器的输出端与所述第一PMOS管的栅极连接。
本方案中，基准电流产生部分产生与输入参考电压正相关的第一电流，然后该电流通过电流镜传递至控制部分；控制部分包括高增益差分输入单端输出第一运算放大器，实现电流至电压的转换；复制缓冲输出部分包括共用一路偏置电流的第一PMOS管和第一NMOS管，两者源级相连输出，达到降低等效输出阻抗的目的；去耦部分用于滤除电源/地上的噪声，稳定晶体管栅级的控制电压。本方案提供的差分参考电压缓冲器响应速度快、功耗低且噪声低，能够有效提高数据转换器的精度和性能。
较佳地，所述控制部分还包括第一电阻、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管和第二PMOS管；所述第三NMOS管的源极与所述第五NMOS管的漏极连接，所述第四NMOS管的源极与所述第六NMOS管的漏极连接；所述第二NMOS管的栅极、所述第三NMOS管的栅极、所述第四NMOS管的栅极、所述第一电阻的一端均与所述电流镜的第二端连接；所述第一NMOS管的栅极、所述第五NMOS管的栅极、所述第六NMOS管的栅极、所述第一电阻的另一端及所述第三NMOS管的漏极连接；所述第五NMOS管的源极与所述第一运算放大器的正输入端连接，所述第六NMOS管的源极、所述第二PMOS管的源极和所述第一运算放大器的负输入端连接；所述第二PMOS管的栅极与所述第一运算放大器的输出端连接，所述第二PMOS管的漏极接地。
较佳地，所述基准电流产生部分包括第二运算放大器、第七NMOS管和第二电阻，所述第二电阻的一端接地，所述第二电阻的另一端、所述第七NMOS管的源极和所述第二运算放大器的负输入端连接，所述第二运算放大器的正输入端与所述输入参考电压连接，所述第二运算放大器的输出端与所述第七NMOS管的栅极连接，所述第七NMOS管的漏极与所述电流镜的第一端连接。
较佳地，所述第一NMOS管的跨导值与所述第一PMOS管的跨导值相等。
本方案中，耗费相同电流的情况下，若第一NMOS管的跨导值与第一PMOS管的跨导值相等，那么正参考电压输出等效阻抗相比于传统仅用NMOS管时降低约一半，能耗效率提高近一倍。
本发明的积极进步效果在于：本发明提供的差分参考电压缓冲器采用共用一路偏置电流的第一PMOS管和第一NMOS管的源极接在一起的方式，组成源级跟随器输出结构，其输出等效阻抗为第一PMOS管的跨导和第一NMOS管的跨导之和的倒数，而传统的源级跟随器输出结构仅为NMOS管，其输出等效阻抗为NMOS管的跨导的倒数，故在耗费相同电流的情况下，本发明提供的差分参考电压缓冲器通过电路结构上的创新，采用第一PMOS管和第一NMOS管的源级并联输出的形式，降低了正参考电压输出等效阻抗，提高电流效率的同时使得参考电压的建立速度更快，能耗效率提高，功耗降低。
附图说明
图1为本发明一较佳实施例的差分参考电压缓冲器的电路图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
如图1所示，一种差分参考电压缓冲器，包括电流镜3、基准电流产生部分4、控制部分5、去耦部分2和复制缓冲输出部分1。
其中，复制缓冲输出部分1包括第一NMOS管Mn1、第二NMOS管Mn2及第一PMOS管Mp1；去耦部分2包括第一电容C1、第二电容C2、第三电容C3和第四电容C4；控制部分5包括第一运算放大器51、第一电阻R1、第三NMOS管Mn3、第四NMOS管Mn4、第五NMOS管Mn5、第六NMOS管Mn6、第二PMOS管Mp2和第三电阻R3；基准电流产生部分4包括第二运算放大器41、第七NMOS管Mn7和第二电阻R2。
第二电阻R2的一端接地，第二电阻R2的另一端、第七NMOS管Mn7的源极和第二运算放大器41的负输入端连接，第二运算放大器41的正输入端与输入参考电压Vref连接，第二运算放大器41的输出端与第七NMOS管Mn7的栅极连接，第七NMOS管Mn7的漏极与电流镜3的第一端31连接。
第一运算放大器51的输出端、第一PMOS管Mp1的栅极、第二PMOS管Mp2的栅极连接。第三NMOS管Mn3的源极与第五NMOS管Mn5的漏极连接，第四NMOS管Mn4的源极与第六NMOS管Mn6的漏极连接。第二NMOS管Mn2的栅极、第三NMOS管Mn3的栅极、第四NMOS管Mn4的栅极、第一电阻R1的一端均与电流镜3的第二端32连接；第一NMOS管Mn1的栅极、第五NMOS管Mn5的栅极、第六NMOS管Mn6的栅极、第一电阻R1的另一端及第三NMOS管Mn3的漏极连接；第五NMOS管Mn5的源极与第一运算放大器51的正输入端连接，第六NMOS管Mn6的源极、第二PMOS管Mp2的源极和第一运算放大器51的负输入端连接；第二PMOS管Mp2的漏极接地。
第一NMOS管Mn1和第一PMOS管Mp1共用一路偏置电流，第一NMOS管Mn1的源极和第一PMOS管Mp1的源极相连并输出正参考电压Vrefp，第一PMOS管Mp1的漏极输出负参考电压Vrefn，该负参考电压Vrefn接地；第二NMOS管Mn2的源极与第一NMOS管Mn1的漏接连接，第二NMOS管Mn2的漏极接电源电压Vdd。
第一电容C1的一端与第一PMOS管Mp1的栅极连接，第一电容C1的另一端与第一NMOS管Mn1的栅极连接；第二电容C2的一端接地，第二电容C2的另一端与第一NMOS管Mn1的栅极连接；第三电容C3的一端接地，第三电容C3的另一端与第二NMOS管Mn2的栅极连接；第四电容C4的一端接地，第四电容C4的另一端与电源电压Vdd连接。
本实施例中，基准电流产生部分4用于将输入参考电压Vref转换成与输入参考电压Vref正相关的第一电流；电流镜3用于将第一电流传递至控制部分5；控制部分5用于将电流镜3的第二端32输出的电流转换为第一电压。本实施例中基准电流产生部分4、电流镜3及控制部分5共同作用用于实现输入参考电压Vref高质量的在电路内部的远距离传递，使得第一NMOS管Mn1的源极和第一PMOS管Mp1的源极输出的正参考电压Vrefp具有较强的驱动能力。
本实施例中，正参考电压等效输出跨导为第一NMOS管Mn1的跨导值与第一PMOS管Mp1的跨导值之和。当第一NMOS管Mn1的跨导值与第一PMOS管Mp1的跨导值相等，此时输出等效阻抗为仅用单管时的一半，所以能耗效率提高近一倍。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (10)

1.一种差分参考电压缓冲器，其特征在于，包括复制缓冲输出部分，所述复制缓冲输出部分包括第一NMOS管和第一PMOS管，所述第一NMOS管和所述第一PMOS管共用一路偏置电流，所述第一NMOS管的源极和所述第一PMOS管的源极相连并输出正参考电压，所述第一PMOS管的漏极输出负参考电压。
2.如权利要求1所述的差分参考电压缓冲器，其特征在于，所述负参考电压接地。
3.如权利要求2所述的差分参考电压缓冲器，其特征在于，所述复制缓冲输出部分还包括第二NMOS管，所述第二NMOS管的源极与所述第一NMOS管的漏接连接，所述第二NMOS管的漏极接电源电压。
4.如权利要求3所述的差分参考电压缓冲器，其特征在于，所述差分参考电压缓冲器还包括去耦部分，所述去耦部分包括第一电容、第二电容和第三电容；
所述第一电容的一端与所述第一PMOS管的栅极连接，所述第一电容的另一端与所述第一NMOS管的栅极连接；
所述第二电容的一端接地，所述第二电容的另一端与所述第一NMOS管的栅极连接；
所述第三电容的一端接地，所述第三电容的另一端与所述第二NMOS管的栅极连接。
5.如权利要求4所述的差分参考电压缓冲器，其特征在于，所述去耦部分还包括第四电容，所述第四电容的一端接地，所述第四电容的另一端与所述电源电压连接。
6.如权利要求4所述的差分参考电压缓冲器，其特征在于，所述差分参考电压缓冲器还包括基准电流产生部分、控制部分和电流镜，所述电流镜的第一端与所述基准电流产生部分连接，所述电流镜的第二端与所述控制部分连接；所述控制部分输出的第一电压与所述第一PMOS管的栅极连接；
所述基准电流产生部分用于将输入参考电压转换成与所述输入参考电压正相关的第一电流；
所述电流镜用于将所述第一电流传递至所述控制部分；
所述控制部分用于将所述电流镜的第二端输出的电流转换为所述第一电压。
7.如权利要求6所述的差分参考电压缓冲器，其特征在于，所述控制部分包括第一运算放大器，所述第一运算放大器的输出端与所述第一PMOS管的栅极连接。
8.如权利要求7所述的差分参考电压缓冲器，其特征在于，所述控制部分还包括第一电阻、第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管和第二PMOS管；
所述第三NMOS管的源极与所述第五NMOS管的漏极连接，所述第四NMOS管的源极与所述第六NMOS管的漏极连接；
所述第二NMOS管的栅极、所述第三NMOS管的栅极、所述第四NMOS管的栅极、所述第一电阻的一端均与所述电流镜的第二端连接；所述第一NMOS管的栅极、所述第五NMOS管的栅极、所述第六NMOS管的栅极、所述第一电阻的另一端及所述第三NMOS管的漏极连接；
所述第五NMOS管的源极与所述第一运算放大器的正输入端连接，所述第六NMOS管的源极、所述第二PMOS管的源极和所述第一运算放大器的负输入端连接；所述第二PMOS管的栅极与所述第一运算放大器的输出端连接，所述第二PMOS管的漏极接地。
9.如权利要求6所述的差分参考电压缓冲器，其特征在于，所述基准电流产生部分包括第二运算放大器、第七NMOS管和第二电阻，所述第二电阻的一端接地，所述第二电阻的另一端、所述第七NMOS管的源极和所述第二运算放大器的负输入端连接，所述第二运算放大器的正输入端与所述输入参考电压连接，所述第二运算放大器的输出端与所述第七NMOS管的栅极连接，所述第七NMOS管的漏极与所述电流镜的第一端连接。
10.如权利要求1至9中任一项所述的差分参考电压缓冲器，其特征在于，所述第一NMOS管的跨导值与所述第一PMOS管的跨导值相等。
CN201610633452.2A 2016-08-04 2016-08-04 差分参考电压缓冲器 Active CN107688367B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610633452.2A CN107688367B (zh) 2016-08-04 2016-08-04 差分参考电压缓冲器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610633452.2A CN107688367B (zh) 2016-08-04 2016-08-04 差分参考电压缓冲器

Publications (2)

Publication Number Publication Date
CN107688367A true CN107688367A (zh) 2018-02-13
CN107688367B CN107688367B (zh) 2020-08-07

Family

ID=61151590

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610633452.2A Active CN107688367B (zh) 2016-08-04 2016-08-04 差分参考电压缓冲器

Country Status (1)

Country Link
CN (1) CN107688367B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108563276A (zh) * 2018-06-01 2018-09-21 电子科技大学 一种带有交叉耦合滤波网络的高速参考电压缓冲器
CN112104372A (zh) * 2020-08-25 2020-12-18 复旦大学 一种应用于高速高精度模数转换器中的参考电压缓冲器
CN112416044A (zh) * 2020-12-03 2021-02-26 电子科技大学 一种高电源抑制比的电压基准电路
CN114189247A (zh) * 2021-12-07 2022-03-15 苏州大学 一种用于差分逐次逼近寄存器型adc的参考电压缓冲器
CN114189247B (zh) * 2021-12-07 2024-06-04 苏州大学 一种用于差分逐次逼近寄存器型adc的参考电压缓冲器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185269A (ja) * 2000-12-18 2002-06-28 Yokogawa Electric Corp バッファアンプ
CN101166026A (zh) * 2006-10-20 2008-04-23 佳能株式会社 缓冲电路
CN201233548Y (zh) * 2008-07-25 2009-05-06 深圳市远望谷信息技术股份有限公司 电压-电流转换电路
CN101464700A (zh) * 2007-12-18 2009-06-24 原景科技股份有限公司 电流镜电路
CN204335010U (zh) * 2014-12-23 2015-05-13 深圳市蓝丝腾科技有限公司 一种新型led恒流驱动电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185269A (ja) * 2000-12-18 2002-06-28 Yokogawa Electric Corp バッファアンプ
CN101166026A (zh) * 2006-10-20 2008-04-23 佳能株式会社 缓冲电路
CN101464700A (zh) * 2007-12-18 2009-06-24 原景科技股份有限公司 电流镜电路
CN201233548Y (zh) * 2008-07-25 2009-05-06 深圳市远望谷信息技术股份有限公司 电压-电流转换电路
CN204335010U (zh) * 2014-12-23 2015-05-13 深圳市蓝丝腾科技有限公司 一种新型led恒流驱动电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108563276A (zh) * 2018-06-01 2018-09-21 电子科技大学 一种带有交叉耦合滤波网络的高速参考电压缓冲器
CN112104372A (zh) * 2020-08-25 2020-12-18 复旦大学 一种应用于高速高精度模数转换器中的参考电压缓冲器
CN112104372B (zh) * 2020-08-25 2024-03-08 复旦大学 一种应用于高速高精度模数转换器中的参考电压缓冲器
CN112416044A (zh) * 2020-12-03 2021-02-26 电子科技大学 一种高电源抑制比的电压基准电路
CN114189247A (zh) * 2021-12-07 2022-03-15 苏州大学 一种用于差分逐次逼近寄存器型adc的参考电压缓冲器
CN114189247B (zh) * 2021-12-07 2024-06-04 苏州大学 一种用于差分逐次逼近寄存器型adc的参考电压缓冲器

Also Published As

Publication number Publication date
CN107688367B (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
CN103219961B (zh) 一种带宽可调的运算放大器电路
CN108832916A (zh) 一种低动态失调的高速低功耗比较器电路
CN105958994B (zh) 一种具有宽输入电压范围的亚阈值电平转换器
CN104216455B (zh) 用于4g通信芯片的低功耗基准电压源电路
CN107688367A (zh) 差分参考电压缓冲器
CN106027030B (zh) 一种高速高线性全差分跟随器
CN1266838C (zh) 低电源电压下亦可产生稳定恒流的半导体集成电路器件
CN102480276B (zh) 折叠式共源共栅运算放大器
US10228464B2 (en) Implementing enhanced CMOS inverter based optical transimpedance amplifier
CN103888093A (zh) 差分信号的共模电平重置电路
WO2017167177A1 (zh) 一种适用于硅光调制器的高速率高摆幅的驱动器电路
CN104202022B (zh) 一种新型低功耗比较器
CN109947172A (zh) 一种低压降高输出电阻镜像电流源电路
CN110855274B (zh) 一种低失调轨对轨动态锁存比较器
CN102545883A (zh) 基于cmos工艺实现的高速多选一复用器
CN102355212A (zh) 一种带电流补偿的轨到轨输入级
CN104702268B (zh) 电压缓冲电路及具有其的驱动负载随时序切换的电路
CN107463201A (zh) 一种电压转电流电路及装置
CN209297190U (zh) 一种低压降镜像电流源电路
CN101834575B (zh) 运算放大器
CN107992144B (zh) 带隙基准源的启动电路
CN110445482A (zh) 一种低功耗高摆率的比较器
CN102064777B (zh) 放大电路
CN206948279U (zh) 一种高压器件工作在低电压下的全差分低功耗比较器
CN106292817B (zh) 快速提升输出电流的电压缓冲电路及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant